CN102986025A - 密封型半导体装置及其制造方法 - Google Patents

密封型半导体装置及其制造方法 Download PDF

Info

Publication number
CN102986025A
CN102986025A CN2012800018733A CN201280001873A CN102986025A CN 102986025 A CN102986025 A CN 102986025A CN 2012800018733 A CN2012800018733 A CN 2012800018733A CN 201280001873 A CN201280001873 A CN 201280001873A CN 102986025 A CN102986025 A CN 102986025A
Authority
CN
China
Prior art keywords
conductive path
plate
hole
insulating trip
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800018733A
Other languages
English (en)
Other versions
CN102986025B (zh
Inventor
南尾匡纪
笹冈达雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102986025A publication Critical patent/CN102986025A/zh
Application granted granted Critical
Publication of CN102986025B publication Critical patent/CN102986025B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

本发明提供一种密封型半导体装置及其制造方法。该密封型半导体装置具备第1导电路径形成板(1)、与第1导电路径形成板接合的第2导电路径形成板(5)、与第1导电路径形成板粘接的功率元件(12)、隔着绝缘性散热片(13)被保持于第1导电路径形成板的散热板(14)、和对第1导电路径形成板及第2导电路径形成板进行密封的密封树脂体(9)。在第1导电路径形成板的与绝缘性散热片接触的区域中形成了贯通孔(3)或引线的间隙(1b)。在贯通孔或引线的间隙中压入了绝缘性散热片。

Description

密封型半导体装置及其制造方法
技术领域
本发明涉及可使大电流流过的密封型半导体装置及其制造方法。
背景技术
密封型半导体装置要求可使大电流流过。该密封型半导体装置有效利用于空调中的半导体开关元件与控制电路的连接、或电动汽车中的电池彼此或者电容器彼此的连接等。
图10表示专利文献1所记载的现有半导体装置的一部分的概略构成。如图10所示，现有半导体装置在散热用的金属板27之上隔着树脂片26和陶瓷薄板28搭载了粘接有半导体元件24的隔离层(island)21和内部引线23。陶瓷薄板28适用氧化铝或低熔点铅玻璃。
这样，专利文献1所记载的半导体装置采用了在隔离层21及内部引线23的背面粘贴陶瓷薄板28、进而在陶瓷薄板28的背面隔着树脂片26粘贴金属板27的结构。专利文献1所记载的半导体装置通过在树脂片26与隔离层21及内部引线23之间设置陶瓷薄板28，从而能够使内部引线23的接合性稳定。
此外，专利文献2所记载的半导体装置由电力控制用半导体元件、金属基底、和成为布线导体图案的引线框构成。在此，电力控制用半导体元件构成主电路部。金属基底具有用于向外部有效地发散电力控制用半导体元件所产生的热的散热效果。成为布线导体图案的引线框在与金属基底之间夹持绝缘粘接片，且连接电力控制用半导体元件和连接线。
在先技术文献
专利文献
专利文献1：日本特开平5-243476号公报
专利文献2：日本特开2001-358263号公报
发明内容
发明要解决的技术问题
但是，在所述现有半导体装置中，从本申请发明人们的各种实验中发现了：有时无法发挥充分的绝缘性能。
例如，有时在隔离层与内部引线之间的间隙(产生电位差的金属部件的间隙)中未填充密封用树脂材料，从而会形成空隙(微孔)。此时，电荷会集中在夹着空隙而以高电位对置的金属部件的对置部分中，从而有可能会引起短路。
因此，本发明的目的在于实现能够发挥充分的绝缘性能的密封型半导体装置及其制造方法。
用于解决技术问题的技术方案
为了达到上述目的，本发明所涉及的密封型半导体装置的特征在于具备：第1导电路径形成板、与第1导电路径形成板接合的第2导电路径形成板、与第1导电路径形成板粘接的半导体元件、隔着绝缘片被保持于第1导电路径形成板的散热板、和对第1导电路径形成板及第2导电路径形成板进行密封的密封树脂体，在第1导电路径形成板的与绝缘片接触的区域中形成了贯通孔或引线的间隙，在贯通孔或引线的间隙中压入绝缘片。
此外，为了达成上述目的，本发明所涉及的密封型半导体装置的制造方法的特征在于，在准备了具有贯通孔或引线的间隙的第1导电路径形成板、及第2导电路径形成板之后，隔着绝缘片将散热板保持于第1导电路径形成板，通过将第1导电路径形成板及第2导电路径形成板按压到散热板侧，从而使绝缘片的一部分压入到贯通孔或引线的间隙中，对第1导电路径形成板、第2导电路径形成板、绝缘片及散热板的一部分进行密封。
发明效果
根据本发明，能够实现发挥充分的绝缘性能的密封型半导体装置及其制造方法。
附图说明
图1是表示本发明的一实施方式所涉及的树脂密封型半导体装置的示意剖视图。
图2(a)是表示本发明的一实施方式的一变形例所涉及的树脂密封型半导体装置的示意剖视图。图2(b)是表示本发明的一实施方式的一变形例所涉及的树脂密封型半导体装置的示意底视图。
图3是表示本发明的一实施方式的一变形例所涉及的树脂密封型半导体装置的制造方法的一工序的示意俯视图。
图4是表示本发明的一实施方式的一变形例所涉及的树脂密封型半导体装置的制造方法的、图3的IV-IV线处的示意剖视图。
图5(a)～图5(d)是表示本发明的一实施方式的一变形例所涉及的树脂密封型半导体装置的制造方法中的形成突入部(接合部)的一工序的放大剖视图。
图6是表示本发明的一实施方式的一变形例所涉及的树脂密封型半导体装置的制造方法中的突入部(接合部)的放大剖视图。
图7(a)是表示本发明的一实施方式的一变形例所涉及的树脂密封型半导体装置的制造方法的一工序的示意俯视图。图7(b)是图7(a)的VIIb-VIIb线处的示意剖视图。
图8是表示本发明的一实施方式的一变形例所涉及的树脂密封型半导体装置的制造方法的一工序的示意剖视图。
图9是表示本发明的一实施方式的一变形例所涉及的树脂密封型半导体装置的制造方法的流程图。
图10是表示现有半导体装置的部分的概略剖视图。
具体实施方式
参照附图，对本发明的一实施方式进行说明。另外，在以下的说明中，通过对同一构成部件附加同一符号，从而适当省略说明。
(一实施方式)
图1表示本发明的一实施方式所涉及的树脂密封型半导体装置的剖面构成。另外，在以下的说明中，第2导电路径形成板5、电线9及控制元件15虽然不存在于该剖面中，但是为了易于理解，适当图示来进行说明。
如图1所示，在第1导电路径形成板1的上表面的一部分设有第1连接部1a。第1导电路径形成板1例如由板状的铜(Cu)构成。第1连接部1a与第2导电路径形成板5电连接。在第1连接部1a中形成有在后述的图5(a)～图5(d)中说明的贯通孔3。
在第1导电路径形成板1的背面，通过绝缘性散热片(insulative heatdissipating sheet)13保持有散热板14。第1导电路径形成板1的背面是与粘接了功率元件12的第1导电路径形成板1的粘接面相反侧的面。绝缘性散热片13是绝缘片的一例。
在第1导电路径形成板1的上方，配置有与第1连接部1a的上表面重叠的第2导电路径形成板5。第2导电路径形成板5具有第2连接部5a，主体由板状的铜(Cu)构成。但是，如利用图6后述的那样，在第2导电路径形成板5的表面形成有镀镍膜6。
在第2连接部5a形成有突入部7。突入部7是第2导电路径形成板5的一部分向贯通孔3的内部突入的部分。
将在后面记载效果，本实施方式所涉及的树脂密封型半导体装置使绝缘性散热片13的一部分流入到突入了突入部7的贯通孔3或间隙1b(参照图7(a)、(b))的内部。以下，通过压入，将流入到贯通孔3或间隙1b中的绝缘性散热片13的一部分作为压入部。另外，树脂密封型半导体装置是密封型半导体装置的一例。
此外，如图6所示，在形成于第1导电路径形成板1中的贯通孔3的内表面与形成于第2导电路径形成板5中的突入部7的外表面(侧面)构成倾斜接合面8。倾斜接合面8是通过使突入部7向贯通孔3的内部突入而构成的。即，倾斜接合面8是相对于第1导电路径形成板1与第2导电路径形成板5的重叠面(第1导电路径形成板1的上表面)而倾斜的接合面。即，在本实施方式中，第1导电路径形成板1与第2导电路径形成板5的接合面是从水平面倾斜的倾斜接合面8。在本实施方式中，通过将接合面作为倾斜接合面8，从而与接合面没有倾斜的情况相比，可以增大接合面的面积。
而且，在本实施方式中，通过铆接形成第2导电路径形成板5的突入部7。因此，倾斜接合面8处的贯通孔3的内表面与突入部7的外表面都形成金属流动面。由此，贯通孔3的内表面及突入部7的外表面不是简单的接触状态，而是铜金属彼此被一体化的状态。其结果，在第1连接部1a与第2连接部5a之间能够使电阻极小。
在第1导电路径形成板1之上通过钎焊材料粘接有功率元件12。此外，在第2导电路径形成板5之上通过钎焊材料粘接有控制元件15。另外，功率元件12通过电线9而与第1导电路径形成板1电连接。此外，控制元件15通过电线9而与第2导电路径形成板5电连接。在此，功率元件12例如可以使用IGBT(绝缘栅型双极性晶体管)或MOSFET(金属氧化物半导体场效应晶体管)。
第1导电路径形成板1、第2导电路径形成板5、功率元件12、控制元件15、绝缘性散热片13、以及散热板14的上表面的一部分及侧面被密封树脂体19密封。散热板14的下表面为了进行散热而从密封树脂体19露出。
(一实施方式的一变形例)
图2(a)及图2(b)表示本实施方式的一变形例所涉及的树脂密封型半导体装置。
如图2(a)及图2(b)所示，本变形例所涉及的树脂密封型半导体装置在密封树脂体19的底面B处的散热板14的周围形成了片槽19a。该片槽19a是在制造树脂密封型半导体装置时因被夹在下模具(mold)的内表面与散热板14之间的弹性树脂片20(参照图4)而形成的。另外，片槽19a的宽度及深度大于弹性树脂片20的厚度的2分之1。
另外，如图2(a)所示，在本变形例中，由于在夹持弹性树脂片20的状态下进行树脂密封，因此密封树脂体19的底面B处的角部的曲率半径R0大于密封树脂体19的上表面A处的角部的曲率半径R1。
将在后面详细叙述，但是如该变形例所述，若弹性树脂片20(参照图4)介于下模具与散热板14之间，则可以减轻互相按压下模具和上模具时的按压力。
(制造方法)
以下，参照图3～图8，说明本实施方式的一变形例所涉及的树脂密封型半导体装置的制造方法。
首先，在第1导电路径形成板1的上表面(例如，冲模垫(die pad)的上表面)预先安装功率元件12。同样地，在第2导电路径形成板5的上表面(例如，冲模垫的上表面)预先安装对功率元件12的动作进行控制的控制元件15。此外，在第1导电路径形成板1的下表面，例如隔着由聚酰亚胺树脂构成的绝缘性散热片13来保持散热板14。此处的第1导电路径形成板1及第2导电路径形成板5都处于引线框的状态。此外，此处的例如第1导电路径形成板1未被填充密封树脂体19，存在有可能产生空隙(微孔)的贯通孔3及引线彼此的间隙1b。即，如上所述，贯通孔3及间隙1b未被填充密封树脂体19，有可能产生空隙(微孔)。
接着，如图4所示，在下模具10的内表面搭载弹性树脂片20。弹性树脂片20例如可以使用聚对苯二甲酸乙二醇酯(PET)。另外，弹性树脂片20若是能够覆盖下模具10的内表面的尺寸，则也可以预先粘贴在散热板14的下表面。
其次，在上模具11与下模具10之间配置保持了散热板14的第1导电路径形成板1与第2导电路径形成板5。在上模具11中设有3根按压销(holding pin)16、17及18。这些按压销之中的按压销16是为了进行后述的图5(a)～图5(d)中说明的铆接加工而设置的。为了进行铆接加工而形成突入部7，如图4所示按压销16形成为其前端部比较细。相对于此，其他按压销17、18为了以均匀的状态按压第1导电路径形成板1来进行保持，因此其前端部形成为平面状。
参照图5(a)～图5(d)，详细说明使第2导电路径形成板5向第1导电路径形成板1的贯通孔3突入而形成突入部7的方法。
首先，如图5(a)所示在第1导电路径形成板1的第1连接部1a的上表面与第2导电路径形成板5的第2连接部5a的下表面重叠的状态下，在下模具10之中配置第1导电路径形成板1和第2导电路径形成板5。
接着，如图5(b)及图5(c)所示，通过按压销16而使第2连接部5a的一部分向贯通孔3突入。此时，按压销16起到冲头的作用。在此，突入到贯通孔3中的第2连接部5a的一部分在第2连接部5a中是与贯通孔3对置的部分。
另外，在此，通过使工具从第2导电路径形成板5的相反侧(图面下侧)向第2导电路径形成板5侧(图面上侧)贯通，从而形成第1导电路径形成板1的贯通孔3。因此，如图5(a)所示，在贯通孔3的下端部形成有朝向上方的R部分(所谓的塌角)。并且，在本实施方式所涉及的一变形例中，通过该R部分，可减轻电场集中在贯通孔3的下端部的可能性。另外，如图5(a)所示，在贯通孔3的上端部形成锐角部分(所谓的毛刺)。
按压销16的前端具有销突入部16a和销按压部16b。销突入部16a使平面状的第2连接部5a向贯通孔3的内部突入。销按压部16b是销突入部16a的外围部，将贯通孔3的外侧部分按压到第1导电路径形成板1侧。
通过使用这种按压销16，从而利用销突入部16a使平面状的第2连接部5a向贯通孔3的内部突入时，可利用销按压部16b将第2连接部5a的平面状部分按压到第1导电路径形成板1。由此，能够防止第2连接部5a从第1导电路径形成板1浮起。
其结果，在贯通孔3的内部形成有其周围部分与第1导电路径形成板1接触的突入部7。进而，通过使突入部7向贯通孔3的内部突入，从而在贯通孔3的内表面与突入部7的外表面上形成有相对于第1导电路径形成板1与第2导电路径形成板5的重叠面(第1导电路径形成板1的上表面)倾斜的倾斜接合面8(参照图6)。另外，在此，如图5(d)所示，在突入了突入部7的贯通孔3的下部形成有空间3a。
此外，如上所述，倾斜接合面8处的贯通孔3的内表面及突入部7的外表面成为金属流动面，因此第1连接部1a与第2连接部5a之间的电阻变得极小。
进一步详细叙述这一点。
第1导电路径形成板1由铜构成。在通常的保管状态下，在第1导电路径形成板1的整个表面形成有氧化膜(未图示)。此外，在形成贯通孔3之后，立刻在贯通孔3的内表面也形成有氧化膜(未图示)。另一方面，如图6所示，第2导电路径形成板5是在铜的表面上形成镀镍膜6而构成。
这样，在使表面上形成有镀镍膜6的铜板、即第2导电路径形成板5向第1导电路径形成板1的贯通孔3突入的情况下，第2导电路径形成板5的突入部7的表面部分的镀镍膜6与贯通孔3的内表面的氧化膜互相摩擦的同时，向贯通孔3的内部突入。镀镍膜6的硬度(维氏硬度：150Hv～700Hv)高于铜的氧化膜的硬度(维氏硬度：约120Hv)。因此，在镀镍膜6与铜的氧化膜互相摩擦的情况下，由于硬度更高的镀镍膜6，贯通孔3的内表面的铜的氧化膜被削落。即，若突入部7向贯通孔3的内部突入，则由于突入部7的镀镍膜6，贯通孔3的内表面的铜的氧化膜被削落。
另外，在本实施方式中，第2导电路径形成板5的板厚比第1导电路径形成板1的板厚薄。由此，通过按压销16的销突入部16a，能够容易使第2导电路径形成板5的突入部7向第1导电路径形成板1的贯通孔3突入。
接着，使上模具11下降而如图7(b)所示，在下模具10之上配置上模具11。此时，使3根按压销16、17及18同时从上模具11朝向下模具10下降。
如图7(a)所示，各按压销16、17及18在本实施方式所涉及的半导体装置的构成中，被配置成均匀地对第1导电路径形成板1及第2导电路径形成板5加压。按压销16为了形成突入部7而规定位置。因此，需要将按压销17、18配置在与按压销16产生的按压位置处的按压力取得平衡的位置上。而且，需要将按压销17、18配置在如下的位置上：可以向形成于贯通孔3中的空间3a及第1导电路径形成板1中的引线彼此的间隙1b压入绝缘性散热片13，从而空间3a及间隙1b被填充绝缘性散热片13的位置。另外，此处的压入意味着按照与贯通孔3或间隙1b的内表面相接触的方式，通过加热使具有流动性的绝缘性散热片13流入。
具体而言，需要将按压销16配置在第2导电路径形成板5中的贯通孔3的上侧部分。此外，需要将按压销17、18配置在第1导电路径形成板1中的引线彼此的间隙1b的附近。例如，在本实施方式中，在第1导电路径形成板1的冲模垫的2个角部、与露出到外部而成为引线的2根第1导电路径形成板1之间，形成有2处引线的间隙1b。因此，在冲模垫的2个角部，分别配置按压销17、18。另外，希望随着露出到外部的第1导电路径形成板1的根数增加而按压销的根数也增加，并在对应的位置上配置按压销。
此外，在本实施方式中，在由按压销16、17及18按压第1导电路径形成板1及第2导电路径形成板5时，加热下模具10及上模具11，从而处于加热状态。
这样，通过多个按压销16、17及18，同时向下模具10按压第2导电路径形成板5，从而由聚酰亚胺树脂构成的绝缘性散热片13的一部分被压入到形成于贯通孔3中的空间3a的内部、和引线彼此的间隙1b中。其结果，如图7(b)所示，成为绝缘性散热片13的一部分作为压入部被填充到空间3a的内部及引线彼此的间隙1b中的状态。
在此，绝缘性散热片13向贯通孔3的空间3a的填充是绝缘性散热片13在贯通孔3的内部与突入部7的至少一部分接触的状态。此时，最优选的状态是绝缘性散热片13与贯通孔3内部的突入部7的整体接触的状态。另外，该状态是第1导电路径形成板1(引线)的角部被埋入到绝缘性散热片13中的状态。
此外，绝缘性散热片13向引线彼此的间隙1b的填充是间隙1b的体积的30％以上被绝缘性散热片13填充的状态。此时，最优选的状态是间隙1b的体积的50％以上被绝缘性散热片13填充的状态。
本实施方式的绝缘性散热片13为了在加热状态下向空间3a及间隙1b填充下模具10及上模具11，使用玻璃转移点温度Tg为160℃以上且200℃以下、并且加热状态的弹性模量为10GPa以上的材料。
此外，为使绝缘性散热片13均匀地填充到空间3a内，期望按压销16、17及18的按压力在每根按压销上是4.9N以上、且3根按压销的按压力相同。该按压力是在贯通孔3的内部将第2导电路径形成板5的突入部7与被填充的绝缘性散热片13的压入部相接触所需的力。即，该按压力是在贯通孔3中、突入部7与绝缘性散热片13的压入部之间不残留空间3a所需的力。
此外，该按压力也是如图5(a)所示那样的、形成于贯通孔3的开口部的上端部中的锐角部分(所谓毛刺)被压坏从而使其不露出所需的力。并且，该按压力也是用于使绝缘性散热片13填充到第1导电路径形成板1的冲模垫的角部、与成为第1导电路径形成板1的外部引线的第1导电路径形成板1之间的间隙1b中所需的力。在此，绝缘性散热片13向间隙1b的填充优选：填充到在为了后续工序的密封而流入的密封树脂体19与绝缘性散热片13之间不残留空隙的程度。
接着，如图8所示，在处于加热状态的下模具10与上模具11之间，使具有流动性的密封树脂19b流入。此时，在沉入搭载于下模具10上的弹性树脂片20的状态下保持被按压销16、17及18按压的散热板14。通过该散热板14的沉入，在散热板14的周围，在弹性树脂片20中形成片折皱(sheet wrinkle)20a。由于该片折皱20a，在从模具10、11中取出剥离了弹性树脂片20的密封树脂体19时，如图2(a)及图2(b)所示，在密封树脂体19的底面B形成有片槽19a。
另外，这样通过在下模具10与散热板14之间夹持弹性树脂片20，从而能够减轻互相按压下模具10和上模具11时的按压力。
此外，由于片折皱20a而在散热板14的周围形成了片槽19a，从而在组散热板(set heatsink)上安装该半导体装置时，可获得防止涂抹在散热板14或组散热板上的润滑脂的渗出的效果。片槽19a是沟槽部的一例。
以上，能够制造图2(a)所示的树脂密封型半导体装置。在该树脂密封型半导体装置中，第1导电路径形成板1、第2导电路径形成板5、功率元件12、控制元件15、绝缘性散热片13、以及散热板14的露出面即上表面的一部分及侧面被密封树脂体19密封，散热板14的下表面从密封树脂体19露出。
利用图9所示的流程图，说明以上说明过的一变形例的制造方法的各工序。
首先，在步骤S01中，在下模具10的内表面搭载弹性树脂片20。另外，如上所述，弹性树脂片20也可以预先粘贴在散热板14的下表面。即，在步骤S01中，在下模具10的内表面配置弹性树脂片20。
接着，在步骤S02中，在模具10、11之中(上模具11与下模具10之间)配置隔着绝缘性散热片13保持的散热板14、粘接了功率元件12的第1导电路径形成板1、及粘接了控制元件15的第2导电路径形成板5。在此，预先准备粘接了功率元件12的第1导电路径形成板1、及粘接了控制元件15的第2导电路径形成板5。
接着，在步骤S03中，如图5(b)～图5(d)所示，通过按压销16按压第2导电路径形成板5中的第1导电路径形成板1的贯通孔3的上侧部分，从而形成突入部7。
接着，在步骤S04中，如图7(a)及图7(b)所示，通过按压销16、17及18，同时按压第1导电路径形成板1及第2导电路径形成板5。由此，向贯通孔3内的空间3a及引线的间隙1b压入了绝缘性散热片13。即，使绝缘性散热片13填充到贯通孔3内的空间3a及引线的间隙1b中。
接着，在步骤S05中，如图8所示，在贯通孔3的空间3a及引线的间隙1b中填充了绝缘性散热片13的状态下，使被加热的密封树脂19b流入到下模具10与上模具11之间。由此，模具10、11的内部被密封树脂体19密封。
接着，在步骤S06中，通过从冷却后的模具中取出，从而获得图2所示的树脂密封型半导体装置。
如以上所述，通过步骤S01～S06的各工序，能够制造本实施方式的一变形例所涉及的树脂密封型半导体装置。另外，在本变形例所涉及的树脂密封型半导体装置的制造方法中，通过在下模具10与散热板14之间夹持弹性树脂片20，从而能够减轻互相按压下模具10和上模具11时的按压力。
另外，在本变形例中，在步骤S03中，在上模具11与下模具10之间与散热板14一起配置了第1导电路径形成板1和第2导电路径形成板5的状态下，利用按压销16，由第2导电路径形成板5形成了突入部7。但是，突入部7的形成并不限于该顺序。例如，突入部7也可以在投入到模具中之前利用模具外的冲头形成。
此外，在下模具10与散热板14之间没有夹持弹性树脂片20的制造方法的情况下，通过省略步骤S01，从而能够获得图1所示的树脂密封型半导体装置。
在以上说明过的本实施方式及其变形例所涉及的树脂密封型半导体装置中，在形成于第1导电路径形成板1中的贯通孔3及间隙1b内填充了绝缘性散热片13的一部分。因此，能够减轻在贯通孔3及引线的间隙1b中产生电场集中的可能性。因此，本实施方式及其变形例所涉及的树脂密封型半导体装置即使在对存在贯通孔3、间隙1b的导电路径形成板进行树脂密封的情况下也能够发挥充分的绝缘性能。
产业上的可利用性
本发明所涉及的密封型半导体装置可利用于能够使大电流流过的例如空调中的半导体开关元件与控制电路的连接、或电动汽车中的电池彼此或者电容器彼此的串联或并联连接等中。
符号说明
1第1导电路径形成板
1a第1连接部
1b间隙
3贯通孔
3a空间
5第2导电路径形成板
5a第2连接部
6镀镍膜
7突入部
8倾斜接合面
9电线
10下模具
11上模具
12功率元件
13绝缘性散热片
14散热板
15控制元件
16、17、18按压销
16a销突入部
16b销按压部
19密封树脂体
19a片槽
19b密封树脂
20弹性树脂片
20a片折皱
权利要求书(按照条约第19条的修改)
1.(修改后)一种密封型半导体装置，具备：
第1导电路径形成板；
与所述第1导电路径形成板接合的第2导电路径形成板；
与所述第1导电路径形成板粘接的半导体元件；
隔着绝缘片被保持于所述第1导电路径形成板的散热板；和
对所述第1导电路径形成板及所述第2导电路径形成板进行密封的密封树脂体，
在所述第1导电路径形成板的与所述绝缘片接触的区域中形成了贯通孔或引线的间隙，
在所述贯通孔或所述引线的间隙中压入所述绝缘片到在与所述密封树脂体之间不残留空隙的程度，由此提高了绝缘性。
2.根据权利要求1所述的密封型半导体装置，其中，
被压入到所述贯通孔或所述引线的间隙中的所述绝缘片，与所述贯通孔或所述引线的间隙的内表面接触。
3.根据权利要求1或2所述的密封型半导体装置，其中，
所述第2导电路径形成板通过向形成于所述第1导电路径形成板中的所述贯通孔突入的突入部而与所述第1导电路径形成板接合，
所述绝缘片在所述贯通孔内与所述突入部接触。
4.(修改后)一种密封型半导体装置，具备：
第1导电路径形成板；
与所述第1导电路径形成板接合的第2导电路径形成板；
与所述第1导电路径形成板粘接的半导体元件；
隔着绝缘片被保持于所述第1导电路径形成板的散热板；和
对所述第1导电路径形成板及所述第2导电路径形成板进行密封的密封树脂体，
在所述第1导电路径形成板的与所述绝缘片接触的区域中形成了贯通孔或引线的间隙，
在所述贯通孔或所述引线的间隙中压入所述绝缘片，
所述贯通孔的与所述绝缘片对置侧的开口口径大于所述贯通孔的与所述绝缘片相反侧的开口口径。
5.根据权利要求4所述的密封型半导体装置，其中，
在所述贯通孔的与所述绝缘片相反侧的开口部中形成了毛刺。
6.根据权利要求1至5任一项所述的密封型半导体装置，其中，
所述引线的间隙的体积的30％以上的体积的所述绝缘片被填充到所述引线的间隙中。
7.根据权利要求1至6任一项所述的密封型半导体装置，其中，
所述绝缘片是玻璃转移点温度为160℃以上且200℃以下、并且加热状态的弹性模量为10GPa以上的材料。
8.根据权利要求1至7任一项所述的密封型半导体装置，其中，
所述绝缘片由聚酰亚胺树脂构成。
9.根据权利要求1至8任一项所述的密封型半导体装置，其中，
与所述第1导电路径形成板粘接的所述半导体元件是功率元件。
10.根据权利要求1至9任一项所述的密封型半导体装置，其中，
在所述散热板的周围，在所述密封树脂体中形成了沟槽部。
11.(修改后)一种密封型半导体装置的制造方法，其中，
在准备了具有贯通孔或引线的间隙的第1导电路径形成板、及第2导电路径形成板之后，隔着绝缘片将散热板保持于所述第1导电路径形成板，
通过将所述第1导电路径形成板及所述第2导电路径形成板按压到所述散热板侧，从而使所述绝缘片的一部分压入到所述贯通孔或所述引线的间隙中，
对所述第1导电路径形成板、所述第2导电路径形成板、所述绝缘片及所述散热板的一部分进行密封时，
在将所述散热板保持于所述第1导电路径形成板之后、且在使所述绝缘片的一部分压入到所述贯通孔中之前，
通过突入工具按压与所述贯通孔对置的所述第2导电路径形成板的一部分，从而形成所述第2导电路径形成板的一部分向所述贯通孔内突入的突入部。
12.根据权利要求11所述的密封型树脂半导体装置的制造方法，其中，
通过使所述绝缘片的一部分压入到所述贯通孔或所述引线的间隙中，从而使所述贯通孔或所述引线的间隙的内表面与所述绝缘片接触。
13.(删除)
14.(修改后)根据权利要求11或12所述的密封型半导体装置的制造方法，其中，
按照所述绝缘片的一部分与所述突入部接触的方式，按压所述第1导电路径形成板及所述第2导电路径形成板。
15.(修改后)根据权利要求11、12及14任一项所述的密封型半导体装置的制造方法，其中，
在使所述绝缘片的一部分压入到所述贯通孔或所述引线的间隙中之前，
在所述散热板的与所述绝缘片相反侧的面上配置弹性片。
16.(修改后)根据权利要求11、12及14任一项所述的密封型半导体装置的制造方法，其中，
所述贯通孔是通过从所述第1导电路径形成板中的与所述绝缘片对置侧向相反侧贯通而形成的。

Claims (16)

1.一种密封型半导体装置，具备：
第1导电路径形成板；
与所述第1导电路径形成板接合的第2导电路径形成板；
与所述第1导电路径形成板粘接的半导体元件；
隔着绝缘片被保持于所述第1导电路径形成板的散热板；和
对所述第1导电路径形成板及所述第2导电路径形成板进行密封的密封树脂体，
在所述第1导电路径形成板的与所述绝缘片接触的区域中形成了贯通孔或引线的间隙，
在所述贯通孔或所述引线的间隙中压入所述绝缘片。
2.根据权利要求1所述的密封型半导体装置，其中，
被压入到所述贯通孔或所述引线的间隙中的所述绝缘片，与所述贯通孔或所述引线的间隙的内表面接触。
3.根据权利要求1或2所述的密封型半导体装置，其中，
所述第2导电路径形成板通过向形成于所述第1导电路径形成板中的所述贯通孔突入的突入部而与所述第1导电路径形成板接合，
所述绝缘片在所述贯通孔内与所述突入部接触。
4.根据权利要求1至3任一项所述的密封型半导体装置，其中，所述贯通孔的与所述绝缘片对置侧的开口口径大于所述贯通孔的与所述绝缘片相反侧的开口口径。
5.根据权利要求4所述的密封型半导体装置，其中，
在所述贯通孔的与所述绝缘片相反侧的开口部中形成了毛刺。
6.根据权利要求1至5任一项所述的密封型半导体装置，其中，
所述引线的间隙的体积的30％以上的体积的所述绝缘片被填充到所述引线的间隙中。
7.根据权利要求1至6任一项所述的密封型半导体装置，其中，
所述绝缘片是玻璃转移点温度为160℃以上且200℃以下、并且加热状态的弹性模量为10GPa以上的材料。
8.根据权利要求1至7任一项所述的密封型半导体装置，其中，
所述绝缘片由聚酰亚胺树脂构成。
9.根据权利要求1至8任一项所述的密封型半导体装置，其中，
与所述第1导电路径形成板粘接的所述半导体元件是功率元件。
10.根据权利要求1至9任一项所述的密封型半导体装置，其中，
在所述散热板的周围，在所述密封树脂体中形成了沟槽部。
11.一种密封型半导体装置的制造方法，其中，
在准备了具有贯通孔或引线的间隙的第1导电路径形成板、及第2导电路径形成板之后，隔着绝缘片将散热板保持于所述第1导电路径形成板，
通过将所述第1导电路径形成板及所述第2导电路径形成板按压到所述散热板侧，从而使所述绝缘片的一部分压入到所述贯通孔或所述引线的间隙中，
对所述第1导电路径形成板、所述第2导电路径形成板、所述绝缘片及所述散热板的一部分进行密封。
12.根据权利要求11所述的密封型树脂半导体装置的制造方法，其中，
通过使所述绝缘片的一部分压入到所述贯通孔或所述引线的间隙中，从而使所述贯通孔或所述引线的间隙的内表面与所述绝缘片接触。
13.根据权利要求11或12所述的密封型半导体装置的制造方法，其中，
在将所述散热板保持于所述第1导电路径形成板之后、且在使所述绝缘片的一部分压入到所述贯通孔中之前，通过突入工具按压与所述贯通孔对置的所述第2导电路径形成板的一部分，从而形成所述第2导电路径形成板的一部分向所述贯通孔内突入的突入部。
14.根据权利要求13所述的密封型半导体装置的制造方法，其中，
按照所述绝缘片的一部分与所述突入部接触的方式，按压所述第1导电路径形成板及所述第2导电路径形成板。
15.根据权利要求11至14任一项所述的密封型半导体装置的制造方法，其中，
在使所述绝缘片的一部分压入到所述贯通孔或所述引线的间隙中之前，
在所述散热板的与所述绝缘片相反侧的面上配置弹性片。
16.根据权利要求11至14任一项所述的密封型半导体装置的制造方法，其中，
所述贯通孔是通过从所述第1导电路径形成板中的与所述绝缘片对置侧向相反侧贯通而形成的。
CN201280001873.3A 2011-04-05 2012-03-26 密封型半导体装置的制造方法 Expired - Fee Related CN102986025B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011083300 2011-04-05
JP2011-083300 2011-04-05
PCT/JP2012/002089 WO2012137439A1 (ja) 2011-04-05 2012-03-26 封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN102986025A true CN102986025A (zh) 2013-03-20
CN102986025B CN102986025B (zh) 2015-04-22

Family

ID=46968853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280001873.3A Expired - Fee Related CN102986025B (zh) 2011-04-05 2012-03-26 密封型半导体装置的制造方法

Country Status (5)

Country Link
US (2) US9030003B2 (zh)
EP (1) EP2597675B1 (zh)
JP (1) JP5649142B2 (zh)
CN (1) CN102986025B (zh)
WO (1) WO2012137439A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808868A (zh) * 2017-10-13 2018-03-16 矽力杰半导体技术(杭州)有限公司 芯片封装结构及其制造方法
CN113473803A (zh) * 2021-06-30 2021-10-01 青岛海信移动通信技术股份有限公司 均温板以及终端设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102167858B1 (ko) * 2013-04-05 2020-10-20 온세미컨덕터코리아 주식회사 파워 모듈 및 그 제조 방법
US9368475B2 (en) * 2013-05-23 2016-06-14 Industrial Technology Research Institute Semiconductor device and manufacturing method thereof
US9620440B1 (en) * 2016-02-25 2017-04-11 Texas Instruments Incorporated Power module packaging with dual side cooling
EP3545550B1 (en) * 2016-11-23 2021-02-17 ABB Schweiz AG Manufacturing of a power semiconductor module
JP6891904B2 (ja) * 2017-02-06 2021-06-18 富士電機株式会社 半導体モジュール、電気自動車およびパワーコントロールユニット
JP6810279B2 (ja) * 2017-10-26 2021-01-06 新電元工業株式会社 電子部品
US11652078B2 (en) 2021-04-20 2023-05-16 Infineon Technologies Ag High voltage semiconductor package with pin fit leads
FR3124918A1 (fr) * 2021-06-30 2023-01-06 Valeo Systemes De Controle Moteur Systeme electronique et engin de mobilite comprenant un tel systeme electronique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0767494A2 (en) * 1995-10-03 1997-04-09 Mitsubishi Denki Kabushiki Kaisha Method of fabricating power semiconductor device and lead frame
EP0777273A2 (en) * 1995-11-30 1997-06-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20050067719A1 (en) * 2003-09-30 2005-03-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for producing the same
CN1815719A (zh) * 2004-11-19 2006-08-09 株式会社电装 半导体器件及其制造方法和装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
US5184285A (en) 1987-11-17 1993-02-02 Advanced Interconnections Corporation Socket constructed with molded-in lead frame providing means for installing additional component such as a chip capacitor
JP2833916B2 (ja) 1992-02-26 1998-12-09 九州日本電気株式会社 半導体装置
DE19655310B4 (de) 1995-09-19 2006-11-02 National Semiconductor Corp., Santa Clara Halbleiterkomponentensatz
US5757070A (en) * 1995-10-24 1998-05-26 Altera Corporation Integrated circuit package
JP3345241B2 (ja) 1995-11-30 2002-11-18 三菱電機株式会社 半導体装置
JPH09199645A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
US5672547A (en) * 1996-01-31 1997-09-30 Industrial Technology Research Institute Method for bonding a heat sink to a die paddle
JP2811170B2 (ja) * 1996-06-28 1998-10-15 株式会社後藤製作所 樹脂封止型半導体装置及びその製造方法
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
JP3605547B2 (ja) 1999-06-11 2004-12-22 松下電器産業株式会社 放熱基板及びその製造方法
JP2001358263A (ja) 2000-06-12 2001-12-26 Hitachi Ltd 半導体装置およびその回路形成方法
JP2002050713A (ja) 2000-07-31 2002-02-15 Hitachi Ltd 半導体装置及び電力変換装置
JP2003045920A (ja) 2001-07-31 2003-02-14 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体装置の製造方法
WO2009069308A1 (ja) 2007-11-30 2009-06-04 Panasonic Corporation 放熱構造体基板とこれを用いたモジュール及び放熱構造体基板の製造方法
US7683494B1 (en) 2008-06-18 2010-03-23 Zilog, Inc. Press-fit integrated circuit package involving compressed spring contact beams
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0767494A2 (en) * 1995-10-03 1997-04-09 Mitsubishi Denki Kabushiki Kaisha Method of fabricating power semiconductor device and lead frame
EP0777273A2 (en) * 1995-11-30 1997-06-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20050067719A1 (en) * 2003-09-30 2005-03-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for producing the same
CN1815719A (zh) * 2004-11-19 2006-08-09 株式会社电装 半导体器件及其制造方法和装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808868A (zh) * 2017-10-13 2018-03-16 矽力杰半导体技术(杭州)有限公司 芯片封装结构及其制造方法
CN107808868B (zh) * 2017-10-13 2020-03-10 矽力杰半导体技术(杭州)有限公司 芯片封装结构及其制造方法
CN113473803A (zh) * 2021-06-30 2021-10-01 青岛海信移动通信技术股份有限公司 均温板以及终端设备
CN113473803B (zh) * 2021-06-30 2022-11-15 青岛海信移动通信技术股份有限公司 均温板以及终端设备

Also Published As

Publication number Publication date
EP2597675A4 (en) 2013-07-31
EP2597675A1 (en) 2013-05-29
EP2597675B1 (en) 2015-10-21
US9240369B2 (en) 2016-01-19
JPWO2012137439A1 (ja) 2014-07-28
JP5649142B2 (ja) 2015-01-07
WO2012137439A1 (ja) 2012-10-11
US20130056885A1 (en) 2013-03-07
US20150235928A1 (en) 2015-08-20
US9030003B2 (en) 2015-05-12
CN102986025B (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
CN102986025A (zh) 密封型半导体装置及其制造方法
EP1394826B1 (en) Micro-relay and method for manufacturing the same
US9887142B2 (en) Power semiconductor device
US7235876B2 (en) Semiconductor device having metallic plate with groove
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
US9947613B2 (en) Power semiconductor device and method for manufacturing the same
US9859197B2 (en) Integrated circuit package fabrication
US9275983B2 (en) Integrated circuit package
EP3285288A1 (en) Semiconductor device
US9214418B2 (en) Lead frame with radiator plate, method for manufacturing lead frame with radiator plate, semiconductor device, and method for manufacturing semiconductor device
US9123709B2 (en) Semiconductor device and method of manufacturing the same
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
CN217507316U (zh) 芯片封装结构
JP2009267054A (ja) 半導体装置およびその製造方法
KR20190005736A (ko) 반도체 모듈
JP5895549B2 (ja) 半導体装置及びその製造方法
JP2003133329A (ja) 半導体装置
JP2011204863A (ja) 半導体装置およびその製造方法
US10818581B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2009076551A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150422