CN217507316U - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN217507316U
CN217507316U CN202220498847.7U CN202220498847U CN217507316U CN 217507316 U CN217507316 U CN 217507316U CN 202220498847 U CN202220498847 U CN 202220498847U CN 217507316 U CN217507316 U CN 217507316U
Authority
CN
China
Prior art keywords
chip
conductive connecting
lead frame
packaging
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220498847.7U
Other languages
English (en)
Inventor
李政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiguang Semiconductor Shaoxing Co ltd
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202220498847.7U priority Critical patent/CN217507316U/zh
Application granted granted Critical
Publication of CN217507316U publication Critical patent/CN217507316U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本申请涉及半导体封装技术领域，具体公开了一种芯片封装结构，芯片封装结构包括引线框架、导电连接片及封装体，所述引线框架承载有芯片；所述导电连接片分别连接所述引线框架和所述芯片，用于所述芯片的电性引出；所述封装体用于封装所述引线框架、芯片以及所述导电连接片，所述导电连接片远离所述引线框架的一侧暴露于所述封装体外。封装体内部的芯片产生的热量可以通过外漏的导电连接片对外释放，解决了芯片封装结构与PCB板接触时产生的高热量无法释放的问题，延长了芯片的使用寿命。

Description

芯片封装结构
技术领域
本申请涉及半导体封装技术领域，特别涉及一种芯片封装结构。
背景技术
在目前的半导体封装技术中，常常通过导线将芯片上的电极与导线框架上的电极引脚连接，进而形成芯片与导线框架之间的通路，以实现芯片的电性引出。随着技术的发展，目前已经出现采用导电连接片(例如clip铜片等)替代导线的方式，以导电连接片作为芯片和导线框架之间的连接桥梁。但在终端使用过程中，由于芯片封装结构与PCB板接触面产生的大量热量无法有效释放，缩短了芯片的使用寿命。
发明内容
基于此，有必要针对上述技术问题，提供一种芯片封装结构。
一种芯片封装结构，其特征在于，包括：
引线框架，承载有芯片；
导电连接片，分别连接所述引线框架和所述芯片，用于所述芯片的电性引出；
封装体，用于封装所述引线框架、芯片以及所述导电连接片，所述导电连接片远离所述引线框架的一侧暴露于所述封装体外。
在其中一个实施例中，所述封装体包括相对的第一封装面和第二封装面，所述导电连接片远离所述引线框架的一侧暴露于所述第一封装面外，所述第二封装面设置有散热片。
在其中一个实施例中，在所述封装体位于所述第一封装面处设置有下沉台阶。
在其中一个实施例中，所述下沉台阶的下沉深度位于0.1毫米至0.35毫米之间。
在其中一个实施例中，所述下沉台阶与暴露于所述第一封装面外的所述导电连接片的外缘之间的距离位于0.15毫米至1毫米之间。
在其中一个实施例中，所述引线框架包括基座以及框架电极，所述基座用于承载所述芯片，所述框架电极经所述导电连接片连接至所述芯片的芯片电极。
在其中一个实施例中，所述基座与所述芯片连接的一面上间隔分布有凸起。
在其中一个实施例中，所述凸起的高度位于20微米至35微米之间。
在其中一个实施例中，所述基座与所述芯片之间通过锡膏连接。
在其中一个实施例中，所述芯片封装结构内包括至少两个并列设置的所述芯片、至少两个所述导电连接片，所述导电连接片与所述芯片一一对应，每个所述芯片均通过对应的所述导电连接片连接至对应的所述框架电极。
上述芯片封装结构，以引线框架承载芯片，导电连接片分别连接引线框架和芯片进而实现芯片的电性引出；封装体用于对引线框架、芯片及导电连接片进行封装，其中，导电连接片远离引线框架的一侧暴露于封装体外，即，封装体内部的芯片产生的热量可以通过外漏的导电连接片对外释放，解决了芯片封装结构与PCB板接触时产生的高热量无法释放的问题，延长了芯片的使用寿命。
附图说明
图1是本实施例提供的芯片封装结构的平面示意图；
图2是图1中沿B-B线的剖面图；
图3是图2中虚线框内的结构放大图。
附图标记说明：
100、引线框架；110、基座；111、凸起；120、框架电极；200、导电连接片；300、封装体；310、第一封装面；311、下沉台阶；320、第二封装面；400、芯片；410、第一面；420、第二面；421、芯片电极。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本申请能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本申请的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为"在…上"、"连接到"其它元件或层时，其可以直接地在其它元件或层上、连接其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为"直接在…上"、"直接连接到"其它元件或层时，则不存在居间的元件或层。尽管可使用术语第一、第二等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。
在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。
正如背景技术中所述，在芯片封装技术中，传统技术是通过导线将芯片上的电极连接至导线框架上的电极引脚，实现芯片的电性引出，目前已经出现采用导电连接片替代导线的方式，通过导电连接片分别连接芯片上的电极与导线框架上的电极引脚，再将导电连接片、芯片以及引线框架进行整体封装。然而，在实际使用时，由于导电连接片、芯片以及引线框架均封装于封装体内，芯片封装结构与PCB板接触面产生的大量热量无法得到快速有效释放，使芯片长期处于高热量状态，缩短了芯片的使用寿命，同时也降低了芯片的使用性能。
基于此，本申请提供了一种芯片封装结构，以避免芯片封装结构在使用过程中，因热量无法得到有效释放而缩短芯片使用寿命的问题。
以下结合附图和具体实施例对本申请提出的技术方案作进一步详细说明。根据下面说明，本申请的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本申请实施例的目的。
在一个实施例中，提供了一种芯片封装结构。
参照图1和图2，本实施例提供的芯片封装结构包括引线框架100、导电连接片200以及封装体300。其中，引线框架100承载有芯片400，导电连接片200分别连接引线框架100和芯片400，用于芯片400的电性引出，封装体300用于封装引线框架100、芯片400以及导电连接片200，导电连接片200远离引线框架100的一侧暴露于封装体300外。
上述芯片封装结构，以引线框架100承载芯片400，导电连接片200分别连接引线框架100和芯片400，进而实现芯片400的电性引出；封装体300用于对引线框架100、芯片400及导电连接片200进行封装，其中，导电连接片200远离引线框架100的一侧暴露于封装体300外，即，封装体300内部的芯片400产生的热量可以通过外漏的导电连接片200对外释放，解决了芯片封装结构与PCB板接触时产生的高热量无法释放的问题，延长了芯片400的使用寿命。
具体地，引线框架100可以包括基座110以及框架电极120，基座110用于承载芯片400，框架电极120经导电连接片200连接至芯片400的芯片电极421。其中，芯片400包括第一面410和第二面420，第一面410连接基座110，第二面420具有芯片电极421；导电连接片200的一端连接芯片电极421，导电连接片200的另一端连接框架电极120。
本实施例中，引线框架100的基座110起到承载芯片400的作用，芯片400的第一面410与基座110连接，连接方式可以通过锡膏连接，芯片400的第二面420与导电连接片200连接，导电连接片200还与引线框架100上的框架电极120连接，继而通过导电连接片200可以实现芯片400第二面420上的芯片电极421与引线框架100上的框架电极120之间的电性连接。其中，导电连接片200可以包括铜片等。
框架电极120连接于基座110上，框架电极120的数量可以与芯片电极421的数量相同，假设芯片400可以为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)芯片400，MOSFET芯片400的芯片电极421包括栅极、源极和漏极，则框架电极120可以包括与芯片电极421对应的栅极、源极和漏极，在封装时，将芯片电极421和与之对应的框架电极120连接即可，进而实现将芯片电极421引出的效果。
需要说明的是，并非所有的芯片电极421均需通过导电连接片200与框架电极120连接，例如，对于MOSFET芯片而言，可以通过导电连接片200将芯片电极421中的源极与框架电极120中的源极连接，通过金属线将芯片电极421中的栅极与框架电极120中的栅极连接。
封装体300可以包括相对的第一封装面310和第二封装面320，导电连接片200远离引线框架100的一侧暴露于第一封装面310外。
本实施例中，封装体300可以包括塑封体，具体地，当引线框架100、芯片400以及导电连接片200组装完成后，可以通过环氧树脂等材料对组装完成的产品进行塑封并固化，形成封装体300。若以引线框架100的基座110为底，那么，封装体300的第一封装面310即为芯片封装结构的正面，封装体300的第二封装面320即为芯片封装结构的背面，导电连接片200靠近第一封装面310，引线框架100靠近第二封装面320，且导电连接片200远离引线框架100的一侧暴露于第一封装面310外，即，在最终成型的封装结构中，导电连接片200并未完全被封装体300包裹，而是保持一侧表面露出在外，通过暴露在外的部分能够实现释放芯片封装结构内部热量的作用。
具体地，本实施例中，可以是在形成包裹引线框架100、芯片400、导电连接片200的完整封装体300之后，再通过模组辅助磨胶工艺将第一封装面310的封装材料部分去除，以使导电连接片200的一侧表面露出。
本实施例中的导电连接片200是采用药水腐蚀工艺得到的，相对于传统的机械冲压成型方式，药水腐蚀工艺得到的导电连接片200不存在材料机械变形的问题，可改善压合应力。另外，导电连接片200的截面积远大于传统导线线材的截面积，当产品流经大电流时会产生大量热量，导电连接片200可承载更多的热量，热容量更大，在瞬间大功率的冲击下，芯片400温升低、封装结构内部的芯片400不易过热烧毁。
在其中一个实施例中，第二封装面320设置有散热片。即，除了可以通过第一封装面310上露出的导电连接片200对外释放热量，还可以通过第二封装面320的散热片对外散热，进而实现双面散热的效果，进一步保障热量快速有效地被释放，提升芯片400封装产品的使用寿命和使用性能。
其中，散热片可以设置在第一封装面310上与芯片400位置对应的位置处。
在其中一个实施例中，参照图2，在封装体300位于第一封装面310处设置有下沉台阶311。具体地，在实际封装过程中，可以直接采用包含台阶构造的注塑模具对组装完成后的产品进行封装，以在相应位置处形成下沉台阶311。
其中，台阶的倾斜角度即为脱模角度，一般位于45度至82度之间，具体可以为45度或82度或55度或70度等，在此不做具体限制。
在其中一个实施例中，下沉台阶311的下沉深度位于0.1毫米至0.35毫米之间。下沉深度的设置不宜过大也不宜过小，过大则难以确保封装材料彻底包裹住外围区域(可以是导电连接片200所在区域以外的区域)的结构，过小则无法根据各区域的不同需求有效减少封装材料的用量，以降低封装成本。本实施例中，将下沉台阶311的下沉深度设置在0.1毫米至0.35毫米之间，一方面，保证外围区域封装材料的用量能够满足将外围区域的结构包裹住的基本要求，另一方面，能够根据外围区域对封装材料相对较小的用量需求，最大限度减少外围区域封装材料的用量，降低封装成本。其中，下沉台阶311的下沉深度可以设置为0.1毫米或0.35毫米或0.2毫米或0.25毫米等，可根据实际需求而定，在此不做具体限制。
在其中一个实施例中，下沉台阶311与暴露于第一封装面310外的导电连接片200的外缘之间的距离位于0.15毫米至1毫米之间。由于导电连接片200所在区域的整体厚度较大，其对封装材料的用量需求较高，而与导电连接片200所在区域相邻的以外区域对封装材料的用量需求较低，由于两种区域位置邻近，为了避免封装时，错误地减少导电连接片200所在区域的封装材料而导致导电连接片200所在区域的封装材料不足的情况，本实施例中优选地将导电连接片200所在区域的外缘与下沉台阶311之间的距离设置在0.15毫米至1毫米的距离范围内时，例如，导电连接片300所在区域的外缘与下沉台阶311之间的距离为0.15毫米或0.2毫米或0.5毫米或1毫米等，由此，下沉台阶311可以与导电连接片200所在区域之间可以拉开一定的距离，在通过封装材料进行封装时，可以避免因错误地估算下沉台阶和导电连接片所在区域的位置而导致导电连接片200所在区域所需的封装材料的用量被错误减少的情况发生。
在其中一个实施例中，参照图3，基座110与芯片400连接的一面上间隔分布有凸起111。凸起111的设置能够限制基座110与芯片400之间的连接材料的厚度，例如，基座110与芯片400之间通过锡膏连接时，锡膏会沉积于相邻两个凸起111之间的间隙内，凸起111越高，锡膏的沉积厚度就会越大，即锡膏的厚度受到基座110上凸起111高度的限制，一般来说，锡膏的厚度即为凸起111的高度，通过设置凸起111及其高度，可以确保芯片400与基座110连接用锡膏处于适当的厚度，进而在保障基板与芯片400的连接强度的同时，降低锡膏的厚度。通过设置凸起111的方式限制连接材料的厚度，可防止锡膏高温熔融溢出影响美观，且易于实施，成本较低。
本实施例中，凸起111可以是通过电镀工艺形成于基座110上，凸起111的数量至少大于2个，各凸起111可以是无规则散点排布，也可以是有规律的间隔排布。本实施例中优选地是将各凸起111设置为有规律的间隔排布，由此可均匀控制基座110与芯片400的接触面上各处的连接材料的厚度。
在其中一个实施例中，凸起111的高度位于20微米至35微米之间。将凸起111的高度设置在20微米至35微米的范围内时，相当于将基座110与芯片400之间的连接材料的厚度保持在20微米至35微米的范围内，可在满足基座110与芯片400之间的连接强度的同时，使基座110与芯片400之间的连接材料的厚度达到相对较低值。具体地，凸起111的高度可以为20微米或25微米或30微米或35微米等，可以根据实际需求而定，在此不做绝对限制。
另外，凸起111的形状可以是半圆球状、圆柱体、长方体、梯形体等，具体可根据实际需求而设定，在此不做具体限制。凸起111的材料可以选用铜等。
优选地，本实施例中，基座110与芯片400之间通过锡膏连接。
下面通过一具体示例对封装过程进行完整地介绍：
在该具体示例中，芯片400为MOSFET芯片，导电连接片200选用铜片，封装体300选用塑封体。
首先，在引线框架100的基座110上电镀出若干个均匀间隔排布的凸起111，在基座110设置有凸起111的一侧和引线框架100的框架电极120上涂覆锡膏，通过相关设备吸取芯片400，将芯片400放置于基座110上，实现芯片400与基座110的组装，其中，由于基座110与芯片400连接的一面上设置有凸起111，进而可通过凸起111对连接用锡膏的厚度进行限制，基座110与芯片400之间的连接用锡膏的厚度与凸起111的高度基本相同。
然后，通过相关设备吸取导电连接片200，将导电连接片200的一端与芯片电极421中的源极通过锡膏连接，同时将导电连接片200的另一端与框架电极120上的源极通过锡膏连接，由此实现芯片电极421中的源极与框架电极120中的源极的电性导通。随后将封装半成品送入高温炉，以固化锡膏。
接着，通过金属线将芯片电极421中的栅极与框架电极120中的栅极进行连接，实现芯片电极421中的栅极与框架电极120中的栅极电性导通。
最后，通过环氧树脂对上述组装完毕的产品进行塑封并固化，在塑封过程中，采用带有台阶构造的模具，以使形成的封装结构中外围区域的高度小于其余区域的高度，即，减少外围区域的塑封所用环氧树脂的用量。另外，通过模具辅助磨胶工艺去除封装体300表面的环氧树脂材料，以露出导电连接片200的表面，在实际应用中，可通过外露的导电连接片200的表面进行散热。
在其中一个实施例中，参照图1，本实施例提供的芯片封装结构内包括至少两个并列设置的芯片400、至少两个导电连接片200，导电连接片200与芯片400一一对应，且每个芯片400均通过对应的导电连接片200连接至对应的框架电极120上。即，引线框架100上设置有多组框架电极120，各组框架电极120对应着各芯片400，在组装时，每个芯片400均通过各自对应的导电连接片200连接至各组框架电极120，当组装完毕后，对引线框架100、各芯片400以及各导电连接片200进行统一封装，并确保各导电连接片200远离引线框架100的一侧暴露于第一封装面310外，进而针对芯片封装结构内的每个芯片400，均可经外露的导电连接片200进行散热。
另外，第二封装面320上设置的散热片也可以有多个，每个散热片可设置于第二封装面320上每个芯片400所对应的位置处，进而针对每个芯片400，均可通过散热片和导电连接片200进行双面散热，实现良好的散热效果。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：
引线框架，承载有芯片；
导电连接片，分别连接所述引线框架和所述芯片，用于所述芯片的电性引出；
封装体，用于封装所述引线框架、所述芯片以及所述导电连接片，所述导电连接片远离所述引线框架的一侧暴露于所述封装体外。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述封装体包括相对的第一封装面和第二封装面，所述导电连接片远离所述引线框架的一侧暴露于所述第一封装面外，所述第二封装面设置有散热片。
3.根据权利要求2所述的芯片封装结构，其特征在于，在所述封装体位于所述第一封装面处设置有下沉台阶。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述下沉台阶的下沉深度位于0.1毫米至0.35毫米之间。
5.根据权利要求3所述的芯片封装结构，其特征在于，所述下沉台阶与暴露于所述第一封装面外的所述导电连接片的外缘之间的距离位于0.15毫米至1毫米之间。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述引线框架包括基座以及框架电极，所述基座用于承载所述芯片，所述框架电极经所述导电连接片连接至所述芯片的芯片电极。
7.根据权利要求6所述的芯片封装结构，其特征在于，所述基座与所述芯片连接的一面上间隔分布有凸起。
8.根据权利要求7所述的芯片封装结构，其特征在于，所述凸起的高度位于20微米至35微米之间。
9.根据权利要求6所述的芯片封装结构，其特征在于，所述基座与所述芯片之间通过锡膏连接。
10.根据权利要求6-9任一项所述的芯片封装结构，其特征在于，所述芯片封装结构内包括至少两个并列设置的所述芯片、至少两个所述导电连接片，所述导电连接片与所述芯片一一对应，每个所述芯片均通过对应的所述导电连接片连接至对应的所述框架电极。
CN202220498847.7U 2022-03-07 2022-03-07 芯片封装结构 Active CN217507316U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220498847.7U CN217507316U (zh) 2022-03-07 2022-03-07 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202220498847.7U CN217507316U (zh) 2022-03-07 2022-03-07 芯片封装结构

Publications (1)

Publication Number Publication Date
CN217507316U true CN217507316U (zh) 2022-09-27

Family

ID=83345875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220498847.7U Active CN217507316U (zh) 2022-03-07 2022-03-07 芯片封装结构

Country Status (1)

Country Link
CN (1) CN217507316U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115602656A (zh) * 2022-12-12 2023-01-13 英诺赛科（苏州）半导体有限公司（Cn） 半导体组件及其制备方法、半导体装置
CN116246993A (zh) * 2023-01-13 2023-06-09 芯朋半导体科技(如东)有限公司 一种铜夹片邦头生产用吸料装置及贴料方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115602656A (zh) * 2022-12-12 2023-01-13 英诺赛科（苏州）半导体有限公司（Cn） 半导体组件及其制备方法、半导体装置
CN115602656B (zh) * 2022-12-12 2023-10-27 英诺赛科(苏州)半导体有限公司 半导体组件及其制备方法、半导体装置
CN116246993A (zh) * 2023-01-13 2023-06-09 芯朋半导体科技(如东)有限公司 一种铜夹片邦头生产用吸料装置及贴料方法
CN116246993B (zh) * 2023-01-13 2023-09-12 芯朋半导体科技(如东)有限公司 一种铜夹片邦头生产用吸料装置及贴料方法

Similar Documents

Publication Publication Date Title
CN101752329B (zh) 带有堆积式互联承载板顶端散热的半导体封装及其方法
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
JP5442368B2 (ja) 直付リード線を備えるｉｃチップパッケージ
CN217507316U (zh) 芯片封装结构
US9892998B2 (en) Package module of power conversion circuit and manufacturing method thereof
US8072057B2 (en) Semiconductor device and method of fabrication
JP6605382B2 (ja) 半導体装置及び半導体装置の製造方法
CN102420217A (zh) 多芯片半导体封装体及其组装
US20080119065A1 (en) Circuit device
CN108962863A (zh) 具有冷却表面的半导体芯片封装体及其制造方法
US20140191378A1 (en) Integrated circuit package
JP2019186326A (ja) 半導体装置およびその製造方法
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP2010109255A (ja) 半導体装置
JP2006237503A (ja) 半導体装置およびその製造方法
CN110429070B (zh) 可双面散热的功率元件
CN212810277U (zh) 一种半导体封装体
KR20210062131A (ko) 반도체 패키지 및 그 제조 방법
KR20190085587A (ko) 고열전도성 반도체 패키지
CN216563112U (zh) 一种引线框架单元、引线框架以及封装体
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
JP2005135969A (ja) 放熱板付きｂｇａ型半導体装置および製造方法
CN219778877U (zh) Mos器件在印制电路板上的连接结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221212

Address after: 312000 No. 518-16, Linjiang Road, Gaobu Street, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: Jiguang Semiconductor (Shaoxing) Co.,Ltd.

Address before: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.