CN108962863A - 具有冷却表面的半导体芯片封装体及其制造方法 - Google Patents

具有冷却表面的半导体芯片封装体及其制造方法 Download PDF

Info

Publication number
CN108962863A
CN108962863A CN201810516744.7A CN201810516744A CN108962863A CN 108962863 A CN108962863 A CN 108962863A CN 201810516744 A CN201810516744 A CN 201810516744A CN 108962863 A CN108962863 A CN 108962863A
Authority
CN
China
Prior art keywords
semiconductor
metal plate
semiconductor chip
capsulation body
ship
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810516744.7A
Other languages
English (en)
Inventor
L·陈
G·德拉罗策
W·H·顾
T·S·李
T·施特克
J·Y·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108962863A publication Critical patent/CN108962863A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体芯片封装体包括导电载体和设置在所述导电载体之上的半导体芯片。所述半导体芯片具有面向所述导电载体的第一表面和与所述第一表面相反的第二表面。金属板具有机械连接到半导体芯片的所述第二表面的第一表面和与金属板的所述第一表面相反的第二表面。所述金属板完全重叠半导体芯片的所述第二表面。金属板的所述第二表面至少部分地在所述半导体芯片封装体的外围处暴露。

Description

具有冷却表面的半导体芯片封装体及其制造方法
技术领域
本公开总体上涉及半导体器件封装技术，特别涉及提供高功率耗散能力的半导体芯片封装体的多个方面。
背景技术
半导体器件制造商不断努力提高其产品性能，同时努力降低其制造成本。在半导体器件封装体的制造中的成本密集区域是封装半导体芯片。半导体器件的性能可以取决于封装体所提供的热量耗散能力。此外，需要在低费用下提供具有高热稳健性的半导体封装体的封装方法。
发明内容
本公开的一个方面涉及一种半导体芯片封装体。半导体芯片封装体包括导电载体和设置在导电载体之上的半导体芯片。半导体芯片具有面向导电载体的第一表面和与所述第一表面相反的第二表面。包括在半导体芯片封装体中的金属板具有机械连接到半导体芯片的所述第二表面的第一表面和与金属板的所述第一表面相反的第二表面。金属板完全重叠半导体芯片的所述第二表面。金属板的所述第二表面至少部分地在半导体芯片封装体的外围处暴露。
本公开的一个方面涉及一种控制单元装置。所述控制单元装置包括衬底。如本文所公开的半导体芯片封装体安装在衬底上。控制单元装置还包括容纳衬底和半导体芯片封装体的壳体。金属板的暴露的第二表面机械连接到散热装置。散热装置可以例如是壳体的壁或可以是包含在壳体中的对流板。
本公开的一个方面涉及一种制造半导体芯片封装体的方法。所述方法包括将金属板放置在临时载体上。将半导体芯片结合在金属板上。将导电载体结合在半导体芯片上。导电载体形成半导体芯片封装体的第一外部端子。将包封材料施加到导电载体、半导体芯片和临时载体，以形成包封物剂。然后，将临时载体从包封物移除。
附图说明
包括附图以提供对多个方面的进一步理解，结合附图并构成该说明书的一部分。附图示出了多个方面并且与具体实施方式部分一起用于解释方面的原理。其它方面和各个方面的许多预期优点将容易理解，这是因为通过参考以下详细描述，它们变得更好地理解。附图的元件不一定相对于彼此成比例。相同的附图标记可以指代相应的类似部分。应该理解的是，除非特别指出，否则下面描述的实施例的各种示例的特征可以彼此组合。
图1A是沿着图1B中的线A-A所作的半导体芯片封装体100的一个示例的剖视图。
图1B是图1A的示例性半导体芯片封装体100的顶视图。
图2A是沿着图2B中的线A-A所作的半导体芯片封装体200的一个示例的剖视图。
图2B是图2A的示例性半导体芯片封装体200的顶视图。
图2C是未施加包封物的图2A的示例性半导体芯片封装体200的顶部透明视图。
图3是沿着图2B中的线A-A所作的半导体芯片封装体300的一个示例的剖视图，示出了更小厚度的导电载体。
图4A是半导体芯片封装体400的一个示例的剖视图，示出了鸥翼型封装体类型。
图4B是图4A的示例性半导体芯片封装体400的顶视图。
图5是半导体芯片封装体500的一个示例的剖视图，示出了金属板的暴露的侧面。
图6是半导体芯片封装体600的一个示例的剖视图，示出了布置在金属板与包封物之间的填充物。
图7是半导体芯片封装体700的一个示例的剖视图，示出了附连到金属板的散热装置。
图8是半导体芯片封装体800的一个示例的剖视图，示出了水平器件半导体芯片。
图9是示出了根据本公开的制造半导体芯片封装体的一种示例性方法的各个阶段的流程图。
图10A-10F示意性地示出了根据本公开的制造半导体芯片封装体的一种示例性方法的各个阶段的剖视图。
图11是包括容纳在壳体中并且耦合到壳体内的对流板的半导体芯片封装体的控制单元装置的一个示例的剖视图。
图12是包括容纳在壳体中并且耦合到壳体的壁的半导体芯片封装体的控制单元装置的一个示例的剖视图。
具体实施方式
在下面的详细描述中，参考了构成说明书的一部分的附图，所述附图通过图示说明可以实施本发明的具体实施例。在这点上，参考所描述的图的取向使用诸如“顶”、“底”、“前”、“后”、“上”、“下”等的方向性术语。因为实施例的构件可以以多个不同的取向定位，所以方向性术语用于说明的目的，而不是限制性的。应当理解，在不脱离本发明的范围的情况下，可以利用其它实施例并且可以进行结构或逻辑改变。因此，下面的详细描述不应被认为是限制性的，本发明的范围由所附权利要求限定。
如本说明书中所采用的，术语“结合”、“附连”、“连接”、“安装”、“耦合”和/或“电连接/电耦合”不意味着元件或层必须直接接触在一起；而是可以在被“结合”、“附连”、“连接”、“安装”、“耦合”和/或“电连接/电耦合”的元件之间相应地提供插入元件或层。然而，根据本公开，上述术语也可以可选地具有这样的特定含义，即元件或层直接接触在一起，即在被“结合”、“附连”、“连接”、“安装”、“耦合”和/或“电连接/电耦合”的元件之间没有提供插入元件或层。
此外，这里关于在一表面“之上”形成或定位的部件、元件或材料层中使用的词语“在...之上”可以用于表示所述部件、元件或材料层被“直接”定位(例如放置、形成、沉积等)在所述表面上，例如与所述表面直接接触。这里关于在表面“之上”形成或定位的部件、元件或材料层中使用的词语“在...之上”可以用于表示所述部件、元件或材料层被“间接地”定位(例如放置、形成、设置等)在所述表面上而在所述表面与部件、元件或材料层之间布置一个或两个以上附加的部件、元件或层。
此外，这里在两个或两个以上构件的相对取向方面可以使用词语“垂直”和“平行”。可以理解，这些术语可能不一定必然意味着指定的几何关系是以完美的几何意义来实现的。相反，在这点上可能需要考虑相关构件的制造公差。例如，如果半导体封装体的包封材料的两个表面被指定为彼此垂直(或平行)，则这些表面之间的实际角度可以以一偏差值偏离90(或0)度的精确值，所述偏差值可能特别是与在应用用于制造由包封材料制成的壳体的技术时通常可能发生的公差有关。
这里描述的半导体芯片封装体包括一个或两个以上半导体芯片。特别地，可以涉及一个或两个以上功率半导体芯片。半导体功率芯片单片地集成了一个或两个以上半导体功率器件。一个半导体功率器件可以例如是一个晶体管，例如一个下面列举的任何类型的晶体管。
更具体地，功率半导体芯片可以例如被配置为功率MISFET(金属绝缘体半导体场效应晶体管：Metal Insulator Semiconductor Field Effect Transistor)、功率MOSFET(金属氧化物半导体场效应晶体管：Metal Oxide Semiconductor Field EffectTransistor)、IGBT(绝缘栅双极晶体管：Insulated Gate Bipolar Transistor)、JFET(结栅极场效应晶体管：Junction Gate Field Effect Transistor)、HEMT(高电子迁移率晶体管：High Electron Mobility Transistor)、功率双极晶体管或功率二极管(例如，PIN二极管或肖特基二极管)。
功率半导体芯片可以例如具有垂直结构，也就是说，半导体芯片可以以电流可以在垂直于半导体芯片的主表面的方向上流动的方式制造。具有垂直结构的半导体芯片在其两个主表面上，也就是说在其顶侧和底侧上具有电极。作为示例，在垂直式器件中，功率MISFET或功率MOSFET或功率JFET或HEMT的源极接触电极和栅极接触电极可以位于一个主表面上，而功率MISFET或功率MOSFET或功率JEFT或功率HEMT的漏极接触电极可以布置在另一个主表面上。类似地，在双极晶体管垂直式器件中，功率IGBT的发射极接触电极和栅极接触电极可以位于一个主表面上，而功率IGBT的集电极接触电极可以布置在另一个主表面上。在功率二极管的情况下，阳极接触电极可以位于一个主表面上，而功率二极管的阴极接触电极可以布置在另一个主表面上。此外，漏极(集电极)接触电极和栅极接触电极位于一个主表面上而源极(发射极)接触电极位于另一个主表面上也是可能的。
可以涉及包含具有水平结构的半导体芯片的半导体芯片封装体。具有水平结构的半导体芯片仅在其两个主表面中的一个上(例如在有源表面上)具有芯片电极。逻辑集成电路芯片以及功率半导体芯片(例如功率MISFET或功率MOSFET或功率JFET或功率HEMT)可以具有水平结构。
半导体芯片可以例如由诸如Si、SiC、SiGe、GaAs、GaN、AlGaN、InGaAs、InAlAs等的特定半导体材料制造，此外，还可以包含不是半导体的无机和/或有机材料。半导体芯片可以是不同类型的并且可以通过不同的技术来制造。
半导体芯片可以具有允许与包括在半导体芯片中的集成电路电接触的电极(芯片焊盘)。电极可以包括施加到半导体芯片的半导体材料上的一个或两个以上金属层。金属层可以以任何期望的几何形状和任何期望的材料组分制造。例如，金属层可以成覆盖一区域的层或焊接区的形式。作为示例，能够形成焊料接合或扩散焊料接合的任何期望的金属，例如Cu、Ni、NiSn、Au、Ag、Pt、Pd、In、Sn以及这些金属中的一种或两种以上的合金可以用作所述材料。金属层不一定是均匀的或仅由一种材料制造，也就是说，金属层中可以包含各种组分和浓度的材料。
这里描述的半导体芯片封装体包括导电载体。导电载体可以例如形成结构化金属片(例如引线框架)的一部分。导电载体可以形成结构化金属片(例如引线框架)的裸片焊盘。结构化金属片可以例如进一步包括至少一个端子焊盘。结构化金属片可以由任何金属或金属合金(例如铜或铜合金)制成。在其它实施例中，导电载体可以由塑料或陶瓷制成。例如，导电芯片载体可以包括涂覆有金属层的塑料层。作为示例，这种芯片载体可以是单层PCB或多层PCB。在其它实施例中，导电载体可以包括涂覆有金属层的陶瓷片，例如金属结合的陶瓷衬底。作为示例，导电载体可以是DCB(直接铜结合，Direct Copper Bonded)陶瓷衬底。
这里描述的半导体芯片封装体包括金属板。金属板可以机械地、热地并且例如电地连接到半导体芯片。金属板可以由任何金属或金属合金制成、特别是由具有高热导率和/或高热容量的金属制成。作为示例，金属板可以包括铜或铜合金或者可以由铜或铜合金制成。金属板可以由块状金属材料制成。金属板既可以允许实现半导体芯片的热功率损耗的有效静态热耗散，又允许实现有效动态热耗散。这允许在半导体芯片封装体中使用具有高热功率损耗面密度的半导体功率芯片。
导电载体、半导体芯片以及可选的金属板可以至少部分地被包围或嵌入形成包封物的包封材料中。包封物可以形成半导体芯片封装体的外围的一部分，即可以至少部分地限定半导体器件的形状。
包封材料可以是电绝缘材料并且可以包括或者可以是热固性材料或热塑性材料。热固性材料可以例如是基于环氧树脂、硅树脂或丙烯酸树脂制成的。热塑性材料可以例如包括选自以下组中的一种或两种以上材料：聚醚酰亚胺(PEI)、聚醚砜(PES)、聚苯硫醚(PPS)、聚酰胺酰亚胺(PAI)和聚对苯二甲酸乙二醇酯(PET)。热塑性材料通过在模制或层合过程中施加压力和热量而熔化，并且在冷却和压力释放时(可逆地)硬化。
包封材料可以包括或者可以是聚合物材料，例如硬质塑料聚合物材料。包封材料可以包括填充或未填充的模制材料、填充或未填充的热塑性材料、填充或未填充的热固性材料、填充或未填充的层合材料、纤维增强的层合材料、纤维增强的聚合物层合材料和具有填料颗粒的纤维增强聚合物层合材料，或者可以是填充或未填充的模制材料、填充或未填充的热塑性材料、填充或未填充的热固性材料、填充或未填充的层合材料、纤维增强的层合材料、纤维增强的聚合物层合材料和具有填料颗粒的纤维增强聚合物层合材料中的至少一种。
特别地，包封材料可以是模制材料。然后，可以通过模制成型将包封材料施加在半导体芯片、导电载体以及可选的金属板之上。例如，可以使用各种技术，例如模压成型、注射成型、粉末成型、液态成型、传递成型或膜辅助成型(FAM：Film-Assisted Molding)来形成包封物。
这里描述的半导体封装体可以是带引线封装体或无引线封装体。引线可以突出到包封物之外，以形成半导体芯片封装体的外部端子。也就是说，这里描述的半导体芯片封装体的一个或两个以上实施例可以包括被配置用于表面贴装技术(SMT：Surface MountTechnology)的带引线芯片载体(LCC：Leaded Chip Carrier)、特别是引线框架。
各种不同类型的电子器件可以被配置成使用本文所述的半导体芯片封装体。作为示例，根据本公开的电子器件可以例如构成发动机控制单元(ECU：Engine Control Unit)、电源、DC-DC电压转换器、AC-DC电压转换器、功率放大器以及许多其它器件、特别是功率器件。
通常，包括具有高热功率损耗和相对小的占用区面积来耗散热功率的半导体功率芯片的任何功率器件都可以从本文的公开中受益。作为示例，在运行中具有等于或大于例如1W、3W、5W、7W、10W、15W、20W的热功率损耗以及例如等于或小于25mm2、20mm2、15mm2、10mm2、7mm2、5mm2、3mm2的用于热功率耗散的占用区面积的半导体功率芯片可以使用本文所述的金属块来改善运行期间的热性能和功率耗散。
图1A和1B分别示出了示例性半导体芯片封装体100的剖视图和顶视图。半导体芯片封装体100包括导电载体110、半导体芯片120和金属板130。此外，半导体芯片封装体100可以包括至少部分地嵌埋导电载体110、半导体芯片120以及可选的金属板130的包封物150。
从图1A中可以看出，金属板130具有第一(底部)表面131，所述第一(底部)表面131可以机械地连接或结合到半导体芯片120的第二(上部)表面122。半导体芯片120的与所述第二表面122相反的第一(底部)表面121面向导电载体110并且可以例如通过结合材料(未示出)结合到导电载体110。金属板130的与所述第一表面131相反的第二(上部)表面132在半导体芯片封装体100的外围处至少部分地暴露。
如图1B所示，金属板130的轮廓133包围半导体芯片120的轮廓123。换句话说，金属板130完全重叠半导体芯片120的第二表面122。此外，(可选的)包封物150的轮廓153可以包围金属板130的轮廓133。在图1B中未描绘导电载体110的轮廓。
导电载体110的厚度由Tc表示。在导电载体110的第一(底部)表面111与第二(上部)表面112之间测量的Tc可以例如等于或大于0.1mm、0.2mm、0.3mm、0.5mm。Tc可以等于或小于0.7mm、0.5mm、0.4mm、0.3mm、0.2mm或0.1mm。
金属板130的厚度由Tp表示。Tp是在金属板130的第一表面131与第二表面132之间测量的。Tp可以例如等于或大于0.3mm、0.4mm、0.5mm、0.6mm、0.7mm或0.8mm。特别地，Tp可以等于或大于Tc的1.0、1.25、1.5、1.75或2.00倍。
金属板130的暴露的第二表面132的面积尺寸可以等于或大于20mm2、25mm2、30mm2或35mm2。面积尺寸越大，从半导体芯片封装体100去除由半导体芯片120生成的热量就越容易。
包封物150可以例如提供至少一个覆盖金属板130的至少一个侧面135的框架部分155。在图1A-1B中，包封物150具有例如完全围绕或包围金属板130的框架部分。在垂直于半导体芯片封装体100的高度(厚度)方向的方向上测量的框架部分155的宽度W可以等于或小于0.5mm、0.4mm、0.3mm、0.2mm或0.1mm。
当金属板130的暴露的第二表面132的面积尺寸(例如，由轮廓133包围的区域)与由包封物150的轮廓153限定的面积尺寸的比率等于或大于0.7、0.8、0.85或0.9时，可以促进半导体芯片封装体的有效冷却。就侧向封装尺寸(例如，由封装体覆盖面积表示)而言，所述比率越大，半导体芯片封装体100的冷却能力就越好。
如图1A所示，包封物150的第一(底部)表面151可以抵靠着导电载体110的第二表面112。包封物150的第二(上部)表面152可以例如与金属板130的暴露的第二表面132齐平。
金属板130提供了半导体芯片封装体100的顶侧冷却设施。顶侧冷却允许经由金属板130的暴露的第二表面132高效地去除例如在封装体100中生成的大部分热量，因此降低了对经由导电载体110的高热量去除能力的要求。
更具体地，为了避免半导体功率芯片120的过热、劣化或击穿，必须排出在半导体芯片120中生成的热功率。金属板130既提供了改进的静态热功率耗散，又提供了改进的动态热功率耗散。在运行期间在半导体芯片120中连续地产生静态热功率，因此，必须连续地从半导体芯片120导走。由于金属板130完全重叠半导体芯片120的第二表面122，因此通过金属板130将最大尺寸的热流界面提供给半导体芯片120。半导体芯片120与金属块130之间的这种用于热量耗散的大尺寸的过渡区域以及由金属板130的暴露的第二表面132提供的大面积的热流界面允许连续且高效地去除热量。换句话说，金属板130可以被认为是“散热器”，其被成形为从热量生成(即半导体芯片120中的功率损耗)的位置到半导体芯片封装体100的外部具有最小热阻。
动态热功率耗散与半导体芯片120中热功率的生成的波动有关。半导体芯片120中生成的热功率是时变的。例如，时变可以由半导体芯片120的时变操作或者连接到半导体芯片的负载的时变操作或这两者引起。
动态热功率耗散通过金属板130的热容量来进行，所述金属板130通过上述半导体芯片120与金属板130的界面而紧密地耦合到半导体芯片120。金属板130的热容量提供了短时储热设施。在金属板130中存储动态耗散的热量为半导体芯片120提供了临时冷却。换句话说，金属板130将有效热容量添加到半导体芯片120的热容量，这可防止短时功率损耗峰值使半导体芯片120过热。
金属板130的质量越大以及半导体芯片120与金属板130之间的热界面的热阻越低，半导体芯片封装体100的动态热功率耗散效率就越好。
图2A、2B和2C示出了示例性半导体芯片封装体200。包括上面针对半导体芯片封装体100描述的尺寸、材料以及其它量和特性的所有特征可以应用于半导体芯片封装体200，反之亦然。然而，半导体芯片封装体200提供了可以选择性地与其它实施例的特征组合的更详细的特征。
在半导体芯片封装体200中，导电载体110通过结构化金属片(例如引线框架)的裸片焊盘210来实施。结构化金属片或引线框架还可以包括至少一个端子焊盘。
裸片焊盘210(其对应于导电载体110)可以形成半导体芯片封装体200的第一外部端子213。如图2A-2C所示，第一外部端子213可以通过暴露于半导体芯片封装体200的底部处的引线接触区域213a来实施。
端子焊盘可以形成半导体芯片封装体200的第二外部端子215。第二外部端子215的引线接触区域215a可以暴露于半导体芯片封装体200的底部处。
此外，结构化金属片(例如引线框架)可以包括可以形成半导体芯片封装体200的第三外部端子217的另一个端子焊盘。第三外部端子217可以包括暴露于半导体芯片封装体200的底部处的引线接触区域217a。
作为示例，半导体芯片120可以包括布置在半导体芯片120的第一(底部)表面121处的第一(底部)负载电极(未示出)。第一负载电极可以机械连接并且电连接到裸片焊盘210。因此，第一外部端子213可以直接地连接到半导体芯片120的第一负载电极。作为示例，第一负载电极可以是集成在半导体芯片120中的半导体功率器件的源极S(或发射极)电极。
半导体芯片120可以具有布置在半导体芯片120的第二(上部)表面122处的第二负载电极(未示出)。第二负载电极可以机械连接并且电连接到金属板130的第一(底部)表面131。作为示例，半导体芯片120的第二负载电极可以是集成在半导体芯片120中的半导体功率器件的漏极D(或集电极)电极。
形成第二外部端子215的端子焊盘可以电连接并且机械连接到金属板130，例如，连接到金属板130的第一(底部)表面131。这样，第二外部端子215经由金属板130连接到半导体芯片120的第二负载电极(未示出)。
此外，半导体芯片120可以包括例如布置在半导体芯片120的第一(底部)表面121处的控制电极225。控制电极225(例如栅极G)可以机械连接并且电连接到形成半导体芯片封装体200的第三外部端子217的端子焊盘。第三外部端子217可以例如经由夹(未示出)、电连接带或连接导线连接到半导体芯片120的控制电极225。
半导体芯片封装体200可以具有宽度为Wf和长度为Lf的占用区。金属板130的第二表面132可以具有宽度为Wp和长度为Lp的暴露区域。此外，半导体芯片封装体200的总厚度可以由Tt表示，暴露在半导体芯片封装体200的底部处的引线接触区域213a、215a、217a的宽度可以由Wc表示。此外，Ss1表示在裸片焊盘210的第一(底部)表面211与包封物150的第二(底部)表面252之间测量的第一台阶尺寸，Ss2表示在第二外部端子215的底部表面与包封物150的第二表面252之间测量的第二台阶尺寸。此外，Lt表示第一外部端子213、第二外部端子215和/或第三外部端子217的引线的长度。此外，图2C中的虚线X表示台阶在第一外部端子213、第二外部端子215和第三外部端子217处的位置，或换句话说，包围半导体芯片封装体200的底部处由包封物150覆盖的区域(例如，如在图2C的透明视图中未示出的包封物150的第二表面252所表示的区域)。
半导体芯片封装体200的可能尺寸为Wf＝8.0mm、Lf＝7.0mm、Wp＝5.5mm、Lp＝6.0mm、Wc＝1.50mm、Tt＝1.31mm、Tp＝0.50mm、Tc＝0.50mm、Ss1＝0.9mm、Ss2＝0.25mm、Lt＝0.8mm。例如，这种尺寸的半导体芯片封装体200使金属板130的暴露的第二(上部)表面132的顶侧冷却区域为33mm2。
应该指出，上述值是示例性的值而可以变化。所述值中的每一个值可以例如单独变化±10％、±20％、±30％、±40％、±50％，其中，在这些范围内变化的值的所有组合都被理解为在本文中得到公开。
半导体芯片120的厚度可以例如等于或小于或大于0.01mm、0.02mm、0.03mm、0.04mm、0.05mm、0.06mm、0.07mm、0.08mm。此外，半导体芯片120可以通过结合层221和222分别结合到金属板130和裸片焊盘210(导电载体110)。结合层221、222可以是具有例如等于或小于或大于0.01mm、0.02mm、0.03mm、0.04mm、0.05mm、0.06mm的厚度的焊料层。
应该指出，金属板的厚度Tp以及进而的半导体芯片封装体200的厚度Tt可以根据所需的热量耗散特性而变化。因此，Tp/Tt的比率可等于或大于例如0.3、0.4、0.5、0.6、0.7。
此外，应该指出，半导体芯片封装体200的所有外部端子可以例如位于半导体芯片封装体200的底部处，和/或所有外部端子可以例如仅布置在半导体芯片封装体200的四个侧面中的两个侧面处，和/或外部端子213、215和217的引线的间距可以是等距的。
图3示出了示例性半导体芯片封装体300的剖视图。半导体芯片封装体300除了以下区别可以与半导体芯片封装体200相同：结构化金属片或引线框架(即，裸片焊盘210/第一端子焊盘213以及第二和第三端子焊盘215、217)的厚度可以减小，并且其它尺寸被相应调整。作为示例，Wc＝1.00mm、Tc＝0.25mm、Ss1＝0.30mm、Ss2＝0.36mm和Tt＝1.17mm，而针对半导体芯片封装体200所述的其它尺寸可以保持相同。同样，如上所述，尺寸中的每一个都可单独地变化。
图4A和4B示出了鸥翼型半导体芯片封装体400。与半导体芯片封装体200、300不同，鸥翼型半导体芯片封装体400不具有布置在包封物150的底部处的外部端子。而是，第一、第二和第三外部端子413、415、417是由在高度H1处从包封物150突出的引线设计的。外部端子引线向下弯曲到半导体芯片封装体400的底部(对应于包封物150的第二表面252)的水平，以使半导体芯片封装体400具有SMD(表面贴装器件，Surface MountedDevice)能力。
半导体芯片封装体400的可能尺寸为H1＝1.00mm、Wc＝1.0mm、Tt＝1.87mm、Wf＝10.5mm、Lf＝7.0mm，并且其余尺寸例如与上述的尺寸相同。同样，值在上述范围内或其之外的变化是可能的。
由于半导体芯片封装体400的外部端子的引线提供了增强的机械柔性以及因此在功率运行期间具有更高的接触可靠性，同时由于鸥翼型外部端子引线的较低热导率可以由金属板130的先进的顶侧冷却特征来补偿，因此鸥翼型封装体特征与顶侧冷却散热器(金属板130)相结合可以应对高热功率损耗并同时具有高的封装体安装可靠性。
图5和6分别示出了半导体芯片封装体500和600的剖视图。半导体芯片封装体500、600可以与半导体芯片封装体200相似或相同，但除了包封物150不嵌埋金属板130之外。更具体地，金属板130的一些或所有侧面可以从包封物150中暴露出来。此外，金属板130的第一表面131也可以从包封物150中暴露出来。
这允许增加金属板130的尺寸Lp、Wp(例如参见图2B)以等于或超过包封物150的对应尺寸。换句话说，金属板130的暴露的第二表面132的面积大小与由包封物150的轮廓153限定的面积大小的比率可以例如超过0.9、0.95、或者甚至可以等于或大于1.0。除此之外，包括上面针对半导体芯片封装体100、200、300和400所列出的尺寸、材料以及其它量和特性的所有特征可以分别应用于半导体芯片封装体500和600，反之亦然，并且为了避免重复，请参考上面的描述。
如图6所示，半导体芯片封装体600还包括布置在金属板130的第一(底部)表面131与包封物150的第二(上部)表面152之间的填充材料610。填充材料610可以是电绝缘聚合物材料，所述电绝缘聚合物材料密封金属板130与包封物150之间的间隙，以提供防止环境侵蚀的保护。
图7示出了示例性半导体芯片封装体700的剖视图。半导体芯片封装体700可以与半导体芯片封装体100、200、300、400、500、600相同，但除了散热装置720通过电绝缘材料710机械地固定到金属板130的暴露的第二(上部)表面132上并且例如也通过电绝缘材料710固定到包封物150的第二(上部)表面152上之外。电绝缘材料710可以具有高的热传递性质，即可以提供低热阻以便支持从金属板130到散热装置720的热传递。散热装置720可以是可以例如被成形为辐射器的金属结构。电绝缘材料710可以例如包括或可以是聚合物材料或陶瓷材料或聚合物材料与陶瓷材料的混合物。
图8示出了示例性半导体芯片封装体800的剖视图。半导体芯片封装体800可以与前述半导体芯片封装体100-700相同或相似，但除了在封装体中实施了水平式器件半导体芯片820之外。半导体芯片820的所有芯片电极可以布置在半导体芯片820的第一(底部)表面821处。半导体芯片820的与所述第一表面821相反的第二(上部)表面822可以没有任何芯片电极。
对应于载体110的导电载体810可以包括彼此电隔离的第一裸片焊盘810_1和第二裸片焊盘810_2。第一裸片焊盘810_1(对应于裸片焊盘210)可以结合到半导体芯片820的第一负载电极(未示出)并且可以连接到第一外部端子213，第二裸片焊盘810_2可以结合到半导体芯片820的第二负载电极(未示出)并且可以连接到第二外部端子215。控制电极(未示出)可以连接到如例如图2C中的附图标记217处所示的第三外部端子。与本文描述的其它半导体芯片封装体不同，金属板130不需要具有电功能，即不需要传导负载电极电流。此外，应该指出，如果例如散热装置720(参见图7)耦合到半导体芯片封装体800，则不需要电绝缘材料710。然而，由于金属板130可以如其它半导体芯片封装体100-700中那样具有热功能，如上所述的所有特征可以类似地应用于半导体芯片封装体800。
图9和图10A-10F示出了制造例如如上所述的半导体芯片封装体的方法的示例性阶段。在图9的S1处并且如图10A所示，将金属板130放置在临时载体1010上。金属板130可以以第二表面132面向临时载体1010地放置在临时载体1010上。
如图10B所示，可以将结合层1020、1022施加到金属板130的第一表面131。结合层1020、1022可以是由例如软焊料、硬焊料、扩散焊料、烧结金属的焊料和/或导电粘合剂构成。
在S2(图9)处，将半导体芯片120结合在金属板130上。更具体地，如图10C所示，可以将半导体芯片120结合到结合层1022。如上所述，半导体芯片120的漏极(集电极)电极或源极(发射极)电极可以电连接并且机械连接到结合层1022。
在S3处，将导电载体110结合在半导体芯片120上，其中，导电载体110被配置成形成待制造的半导体芯片封装体的第一外部端子213。参考图10D，可以将结合层1024施加到半导体芯片120的第一表面121，例如施加到位于第一表面121处的负载电极。
图10E示出了将导电载体110(例如引线框架的裸片焊盘210)结合在半导体芯片120上的过程。同时，可以经由结合层1020将端子焊盘215结合在金属板130上。应该指出，此时，裸片焊盘210和端子焊盘215可以通过引线框架的连接条或桥(未示出)彼此连接。
对本领域技术人员来说，显见的是，引线框架(裸片焊盘210、端子焊盘215)结合到下面的结构，类似于在传统封装体构造工艺中使用夹结合的方式。因此，引线框架的裸片焊盘210实际上具有用于负载电极(例如源极)和控制电极(例如栅极)结合的夹的功能。另一方面，用作散热器并且允许在最终完成的半导体芯片封装体100-800中进行顶侧冷却的金属板130实际上承担了传统封装体构造工艺中所使用的引线框架的角色。
在图9中的S4处，将包封材料施加到导电载体、半导体芯片和临时载体，以形成包封物。图10F中示出了所述过程的一个示例。可以采用各种技术用包封材料来覆盖导电载体110、半导体芯片120和临时载体1010。作为示例，可以使用诸如模压成型、注射成型、粉末成型、液态成型、传递成型和/或膜辅助成型(FAM)等模制成型工艺。
上模具半体1060可以向下移动到下模具半体1050上，所述下模具半体1050例如可以由临时载体1010形成。然后，将包封材料(模制材料)引入到形成在上模具半体1060与下模具半体1050之间的空腔中。所述过程可以伴随着热量和压力的施加。在固化之后，包封材料是坚硬的的并且形成了包封物150。
应当指出，所述制造方法中的模制成型工艺(图10F)可以非常廉价，因为可以使用传统的传递成型工艺而不是诸如膜辅助成型(FAM)工艺的更复杂的技术。如本领域中已知的那样，昂贵的FAM通常需要使用，这是因为它提供了优于传统的传递成型(无膜辅助)的许多优点。然而，在这里描述的模制成型过程中，大尺寸的金属板130可以直接抵靠着下模具半体1050(或临时载体1010)，以保持金属板130的第二表面132从包封材料中暴露出来。因此，至少在临时载体1010或下模具半体1050处不需要膜(即FAM技术)，这可以在封装体制造中节省大量成本。
在S5处，将临时载体1010从包封物150移除。为此，可以打开形成在上模具半体1060与下模具半体1050之间的空腔，并且可以移除半导体芯片封装体。
图11示出了示例性控制单元装置1100、例如发动机控制单元(ECU)的剖视图。控制单元装置1100例如包括诸如PCB(印刷电路板，Printed Circuit Board)的衬底1110。半导体芯片封装体100(例如上述封装体中的一种)通过例如SMD技术安装在衬底1110上。金属板的暴露的第二表面132机械地连接到散热装置1120。散热装置可以例如是对流板，所述对流板与衬底1110和半导体封装体100一起包含在壳体1130中。
壳体1130可以包括塑料或者可以是塑料的。壳体1130可以不具有与散热装置1120的任何机械接触。相反，从半导体芯片封装体100传递到散热装置1120的热量通过对流从散热装置1120去除。
在图12的控制单元装置1200(例如ECU)中，金属板130的暴露的第二表面132可以机械地连接到壳体1230的壁。在这种情况下，壳体1230的壁作为散热装置以通过固态热传导从金属板130去除热量。控制单元装置1200的壳体1230或至少用于热传导的壁可以由金属(例如铝或任何其它适当的金属)制成。
应该指出，在控制单元装置1100和1200中，冷却经由衬底1110仅在很小的程度上进行。因此，在控制单元装置1100、1200中不需要衬底1110中的热过孔和/或Cu嵌体或衬底1110与壳体1130、1230之间的诸如传统的ECU中所使用的热界面材料(TIM：ThermalInterfacial Material)。因此，衬底1110(例如，PCB)上的用于热原因的空间(由热过孔、较厚的Cu内层或嵌体消耗)以及与这种高热导率衬底相关联的成本可以节省。“直接冷却”方法与大的散热器(金属板130)的顶侧暴露的表面相结合，允许热绕过衬底的高热阻(Rth)，并因此克服了传统的基于衬底的冷却方法的缺点。
更具体地，如本文所公开的具有用于直接冷却的顶侧冷却能力的SMD半导体芯片封装体允许将电路径(经由衬底1110)和热路径(经由金属板130的暴露的第二表面132)彼此分离开。因此，可以从封装体侧获得低Ron值和低电感。此外，还可以增加芯片尺寸与封装体占用区面积的比率，例如，在例如7mm×8mm的半导体芯片封装体轮廓中可以实现等于或大于10mm2、11mm2、12mm2、13mm2、14mm2、15mm2的芯片尺寸。此外，“引线框夹”(例如参见图10E)的概念实现了本文公开的半导体芯片封装体100-800的高电流能力。
以下示例与本公开的其它方面有关：
示例1是一种半导体芯片封装体，包括：导电载体；设置在所述导电载体之上的半导体芯片，其中，所述半导体芯片具有面向所述导电载体的第一表面和与所述第一表面相反的第二表面；以及金属板，其具有机械连接到半导体芯片的第二表面的第一表面和与金属板的所述第一表面相反的第二表面，其中，金属板完全重叠半导体芯片的第二表面，并且金属板的第二表面至少部分地在半导体芯片封装体的外围处暴露。
在示例2中，示例1的主题可以可选地包括：其中，半导体芯片包括布置在半导体芯片的第一表面处的第一负载电极，第一负载电极机械连接并且电连接到导电载体，导电载体形成半导体芯片封装体的第一外部端子。
在示例3中，示例2的主题可以可选地包括：其中，半导体芯片包括布置在半导体芯片的第二表面处的第二负载电极，第二负载电极机械连接并且电连接到金属板的第一表面。
在示例4中，示例3的主题可以可选地包括：其中，金属板电连接到半导体芯片封装体的第二外部端子，其中，第一外部端子和第二外部端子形成引线框架的相应部分。
在示例5中，示例2的主题可以可选地包括：其中，半导体芯片包括布置在半导体芯片的第一表面处的第二负载电极，第二负载电极机械连接并且电连接到半导体芯片封装体的第二外部端子，其中，第一外部端子和第二外部端子形成引线框架的相应部分。
在示例6中，示例4或示例5的主题可以可选地包括：其中，半导体芯片包括布置在半导体芯片的第一表面处的控制电极，控制电极机械连接并且电连接到半导体芯片封装体的第三外部端子，其中，第一外部端子、第二外部端子和第三外部端子形成引线框架的相应部分。
在示例7中，示例1至6中的任一示例的主题可以可选地包括：其中，金属板具有在金属板的第一与第二表面之间测量的厚度，所述厚度等于或大于导电载体的厚度的1.0、1.25、1.5、1.75或2.0倍。
在示例8中，示例1至7中的任一示例的主题可以可选地包括：其中，金属板具有在金属板的第一与第二表面之间测量的厚度，所述厚度等于或大于0.2mm、0.3mm、0.4mm、0.5mm、0.6mm、0.7mm或0.8mm。
在示例9中，示例1至8中的任一示例的主题可以可选地包括：其中，金属板的暴露的第二表面的面积尺寸等于或大于20mm2、25mm2、30mm2或者35mm2。
在示例10中，示例1至9中的任一示例的主题可以可选地包括：所述半导体芯片封装体还包括嵌埋导电载体、半导体芯片和金属板的包封物，其中，金属板的暴露的第二表面的面积尺寸与由包封物的轮廓限定的面积尺寸的比率等于或大于0.7、0.8、0.85或0.9。
在示例11中，示例1至10中的任一示例的主题可以可选地包括：其中，包封物的框架部分覆盖金属板的至少一个侧面，并且其中，框架部分的宽度等于或小于0.5mm、0.4mm、0.3mm、0.2mm或0.1mm。
在示例12中，示例10或11的主题可以可选地包括：其中，包封物的表面与金属板的暴露的第二表面齐平。
在示例13中，示例1至9中的任一示例的主题可以可选地包括：所述半导体芯片封装体还包括嵌埋导电载体和半导体芯片的包封物，其中，金属板的所有侧面都从包封物中暴露出。
示例14是一种控制单元装置，包括：衬底、安装在衬底上的前述示例中的任一示例的半导体芯片封装体以及容纳衬底和半导体芯片封装体的壳体，由此金属板的暴露的第二表面机械连接到散热装置。
在示例15中，示例14的主题可以可选地包括：其中，散热装置是壳体的壁或者是包含在壳体中的对流板。
示例16是一种制造半导体芯片封装体的方法，所述方法包括：将金属板放置在临时载体上；将半导体芯片结合在所述金属板上；将导电载体结合在所述半导体芯片上，其中，导电载体形成所述半导体芯片封装体的第一外部端子，将包封材料施加到所述导电载体、所述半导体芯片和所述临时载体，以形成包封物；以及将所述临时载体从所述包封物移除。
在示例17中，示例16的主题可以可选地包括：其中，包封物通过模制成型、特别是通过在临时载体处在没有膜辅助的情况下进行传递成型来形成。
在示例18中，示例16或17的主题可以可选地包括：所述方法还包括将半导体芯片封装体的第二外部端子结合在所述金属板上。
在示例19中，示例18的主题可以可选地包括：其中，第一外部端子和第二外部端子形成引线框架的相应部分。
在示例20中，示例16至19中的任一示例的主题可以可选地包括：所述方法还包括将半导体芯片封装体的第三外部端子结合在所述半导体芯片上。
虽然这里已经示出和描述了特定实施例，但是本领域普通技术人员将会理解，在不脱离本发明的范围的情况下，各种替代的和/或等同的实施方式可以替代所示的和所描述的特定实施例。本申请旨在覆盖本文讨论的特定实施例的任何修改或变化。因此，本发明旨在仅由权利要求及其等同替换来限制。

Claims (20)

1.一种半导体芯片封装体，包括：
导电载体；
设置在所述导电载体之上的半导体芯片，其中，所述半导体芯片具有面向所述导电载体的第一表面和与所述第一表面相反的第二表面；以及
金属板，其具有机械连接到半导体芯片的所述第二表面的第一表面和与金属板的所述第一表面相反的第二表面，
其中，所述金属板完全重叠半导体芯片的所述第二表面，
其中，金属板的所述第二表面至少部分地在所述半导体芯片封装体的外围处暴露。
2.根据权利要求1所述的半导体芯片封装体，其中，所述半导体芯片包括布置在半导体芯片的所述第一表面处的第一负载电极，其中，所述第一负载电极机械连接并且电连接到所述导电载体，其中，所述导电载体形成所述半导体芯片封装体的第一外部端子。
3.根据权利要求2所述的半导体芯片封装体，其中，所述半导体芯片包括布置在半导体芯片的所述第二表面处的第二负载电极，其中，所述第二负载电极机械连接并且电连接到金属板的所述第一表面。
4.根据权利要求3所述的半导体芯片封装体，其中，所述金属板电连接到所述半导体芯片封装体的第二外部端子，其中，所述第一外部端子和所述第二外部端子形成引线框架的相应部分。
5.根据权利要求2所述的半导体芯片封装体，其中，所述半导体芯片包括布置在半导体芯片的所述第一表面处的第二负载电极，其中，所述第二负载电极机械连接并且电连接到所述半导体芯片封装体的第二外部端子，其中，所述第一外部端子和所述第二外部端子形成引线框架的相应部分。
6.根据权利要求4所述的半导体芯片封装体，其中，所述半导体芯片包括布置在半导体芯片的所述第一表面处的控制电极，其中，所述控制电极机械连接并且电连接到所述半导体芯片封装体的第三外部端子，其中，所述第一外部端子、所述第二外部端子和所述第三外部端子形成引线框架的相应部分。
7.根据权利要求1所述的半导体芯片封装体，其中，所述金属板具有在金属板的所述第一与第二表面之间测量的厚度，所述厚度等于或大于所述导电载体的厚度的1.0、1.25、1.5、1.75或2.0倍。
8.根据权利要求1所述的半导体芯片封装体，其中，所述金属板具有在金属板的所述第一与第二表面之间测量的厚度，所述厚度等于或大于0.2mm、0.3mm、0.4mm、0.5mm、0.6mm、0.7mm、或0.8mm。
9.根据权利要求1所述的半导体芯片封装体，其中，所述金属板的暴露的第二表面的面积尺寸等于或大于20mm2、25mm2、30mm2或35mm2。
10.根据权利要求1所述的半导体芯片封装体，其中，所述半导体芯片封装体还包括：
嵌埋所述导电载体、所述半导体芯片和所述金属板的包封物，
其中，所述金属板的暴露的第二表面的面积尺寸与由所述包封物的轮廓限定的面积尺寸的比率等于或大于0.7、0.8、0.85或0.9。
11.根据权利要求10所述的半导体芯片封装体，其中，所述包封物的框架部分覆盖所述金属板的至少一个侧面，其中，所述框架部分的宽度等于或小于0.5mm、0.4mm、0.3mm、0.2mm或0.1mm。
12.根据权利要求10所述的半导体芯片封装体，其中，所述包封物的表面与所述金属板的暴露的第二表面齐平。
13.根据权利要求1所述的半导体芯片封装体，其中，所述半导体芯片封装体还包括：
嵌埋所述导电载体和所述半导体芯片的包封物，
其中，所述金属板的所有侧面都从包封物中暴露出。
14.一种控制单元装置，包括：
衬底；
安装在所述衬底上的半导体芯片封装体，所述半导体芯片封装体包括：
导电载体；
设置在所述导电载体之上的半导体芯片，所述半导体芯片具有面向所述导电载体的第一表面和与所述第一表面相反的第二表面；以及
金属板，其具有机械连接到半导体芯片的所述第二表面的第一表面和与金属板的所述第一表面相反的第二表面，所述金属板完全重叠半导体芯片的所述第二表面，金属板的所述第二表面至少部分地在所述半导体芯片封装体的外围处暴露；以及
壳体，其容纳所述衬底和所述半导体芯片封装体，使得所述金属板的暴露的第二表面机械连接到散热装置。
15.根据权利要求14所述的控制单元装置，其中，所述散热装置是所述壳体的壁或者是包含在所述壳体中的对流板。
16.一种制造半导体芯片封装体的方法，所述方法包括：
将金属板放置在临时载体上；
将半导体芯片结合在所述金属板上；
将导电载体结合在所述半导体芯片上，所述导电载体形成所述半导体芯片封装体的第一外部端子；
将包封材料施加到所述导电载体、所述半导体芯片和所述临时载体，以形成包封物；以及
将所述临时载体从所述包封物移除。
17.根据权利要求16所述的方法，其中，所述包封物通过在所述临时载体处在没有膜辅助的情况下进行传递成型来形成。
18.根据权利要求16所述的方法，其中，所述方法还包括：
将所述半导体芯片封体的第二外部端子结合在所述金属板上。
19.根据权利要求18所述的方法，其中，所述第一外部端子和所述第二外部端子形成引线框架的相应部分。
20.根据权利要求16所述的方法，其中，所述方法还包括：
将所述半导体芯片封装体的第三外部端子结合在所述半导体芯片上。
CN201810516744.7A 2017-05-25 2018-05-25 具有冷却表面的半导体芯片封装体及其制造方法 Pending CN108962863A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/605,091 2017-05-25
US15/605,091 US10727151B2 (en) 2017-05-25 2017-05-25 Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package

Publications (1)

Publication Number Publication Date
CN108962863A true CN108962863A (zh) 2018-12-07

Family

ID=64109524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810516744.7A Pending CN108962863A (zh) 2017-05-25 2018-05-25 具有冷却表面的半导体芯片封装体及其制造方法

Country Status (3)

Country Link
US (1) US10727151B2 (zh)
CN (1) CN108962863A (zh)
DE (1) DE102018112498A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114980481A (zh) * 2021-05-06 2022-08-30 英诺赛科(苏州)科技有限公司 一种适于实施氮化物基半导体装置的印刷电路板、半导体模块及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021006297A1 (ja) * 2019-07-10 2021-01-14 株式会社デンソー 半導体パッケージ、電子装置、および半導体パッケージの製造方法
JP3238263U (ja) 2019-07-25 2022-07-13 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト パワー半導体モジュール
DE102019127791B4 (de) * 2019-10-15 2022-09-01 Infineon Technologies Ag Package mit separaten Substratabschnitten und Verfahren zum Herstellen eines Packages
DE102019216723A1 (de) * 2019-10-30 2021-05-06 Robert Bosch Gmbh Mold-Modul
JPWO2022080081A1 (zh) * 2020-10-16 2022-04-21
US12046540B2 (en) * 2020-12-10 2024-07-23 Infineon Technologies Ag Leadframe package with adjustable clip
JP2022144459A (ja) * 2021-03-19 2022-10-03 ローム株式会社 半導体装置
US11791238B2 (en) * 2021-06-23 2023-10-17 Infineon Technologies Austria Ag Semiconductor package with releasable isolation layer protection
DE102021124003A1 (de) 2021-09-16 2023-03-16 Infineon Technologies Ag Leistungshalbleitervorrichtung, Verfahren zur Herstellung einer Leistungshalbleitervorrichtung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001532A1 (en) * 2006-01-10 2009-01-01 Sanken Electric Co., Ltd. Plastic-Encapsulated Semiconductor Device with an Exposed Radiator at the Top and Manufacture Thereof
US20150162261A1 (en) * 2013-12-09 2015-06-11 International Rectifier Corporation Power Semiconductor Package with Integrated Heat Spreader and Partially Etched Conductive Carrier
US20150162303A1 (en) * 2013-12-09 2015-06-11 International Rectifier Corporation Array Based Fabrication of Power Semiconductor Package with Integrated Heat Spreader
US20150214138A1 (en) * 2014-01-30 2015-07-30 Kabushiki Kaisha Toshiba Semiconductor device
US20160172281A1 (en) * 2014-05-30 2016-06-16 Delta Electronics, Inc. Packaging structure
WO2016179111A1 (en) * 2015-05-04 2016-11-10 Adventive Technology, Ltd. Low-profile footed power package
US20170069563A1 (en) * 2015-09-04 2017-03-09 Kabushiki Kaisha Toshiba Semiconductor package and method of manufacturing semiconductor package

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507120B2 (en) * 2000-12-22 2003-01-14 Siliconware Precision Industries Co., Ltd. Flip chip type quad flat non-leaded package
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
JP3736516B2 (ja) * 2002-11-01 2006-01-18 松下電器産業株式会社 リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
US7443015B2 (en) * 2005-05-05 2008-10-28 Stats Chippac Ltd. Integrated circuit package system with downset lead
US20070045785A1 (en) * 2005-08-30 2007-03-01 Noquil Jonathan A Reversible-multiple footprint package and method of manufacturing
JP4450230B2 (ja) * 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
US7576429B2 (en) * 2005-12-30 2009-08-18 Fairchild Semiconductor Corporation Packaged semiconductor device with dual exposed surfaces and method of manufacturing
US7476978B2 (en) * 2006-05-17 2009-01-13 Infineon Technologies, Ag Electronic component having a semiconductor power device
US7663211B2 (en) * 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US7812437B2 (en) * 2006-05-19 2010-10-12 Fairchild Semiconductor Corporation Flip chip MLP with folded heat sink
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
US20080157300A1 (en) * 2006-12-27 2008-07-03 Shih-Fang Chuang Thermally Enhanced IC Package and Method
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US8237268B2 (en) * 2007-03-20 2012-08-07 Infineon Technologies Ag Module comprising a semiconductor chip
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
KR101561934B1 (ko) * 2007-11-16 2015-10-21 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
US20120181677A1 (en) * 2008-04-04 2012-07-19 Gem Services, Inc. Semiconductor device package with two component lead frame
US8193618B2 (en) * 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
US8049312B2 (en) * 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
CN102034782A (zh) * 2009-09-30 2011-04-27 万国半导体有限公司 一种用于功率半导体器件的混合合金引线框架
US8513784B2 (en) * 2010-03-18 2013-08-20 Alpha & Omega Semiconductor Incorporated Multi-layer lead frame package and method of fabrication
JP5822468B2 (ja) * 2011-01-11 2015-11-24 ローム株式会社 半導体装置
US8933545B2 (en) * 2011-07-28 2015-01-13 Alpha & Omega Semiconductor, Inc. Double-side exposed semiconductor device
WO2013021647A1 (ja) * 2011-08-10 2013-02-14 株式会社デンソー 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
US20140103505A1 (en) * 2012-10-16 2014-04-17 Broadcom Corporation Die down integrated circuit package with integrated heat spreader and leads
US9478484B2 (en) * 2012-10-19 2016-10-25 Infineon Technologies Austria Ag Semiconductor packages and methods of formation thereof
JP2014197658A (ja) * 2013-03-06 2014-10-16 株式会社デンソー 電子制御装置
US9620439B2 (en) * 2013-03-09 2017-04-11 Adventive Ipbank Low-profile footed power package
JP2015056638A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置およびその製造方法
US9653386B2 (en) * 2014-10-16 2017-05-16 Infineon Technologies Americas Corp. Compact multi-die power semiconductor package
JP2015142072A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
JP2015144217A (ja) * 2014-01-31 2015-08-06 株式会社東芝 コネクタフレーム及び半導体装置
US9564389B2 (en) * 2014-03-18 2017-02-07 Infineon Technologies Americas Corp. Semiconductor package with integrated die paddles for power stage
US9824949B2 (en) * 2015-03-11 2017-11-21 Gan Systems Inc. Packaging solutions for devices and systems comprising lateral GaN power transistors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001532A1 (en) * 2006-01-10 2009-01-01 Sanken Electric Co., Ltd. Plastic-Encapsulated Semiconductor Device with an Exposed Radiator at the Top and Manufacture Thereof
US20150162261A1 (en) * 2013-12-09 2015-06-11 International Rectifier Corporation Power Semiconductor Package with Integrated Heat Spreader and Partially Etched Conductive Carrier
US20150162303A1 (en) * 2013-12-09 2015-06-11 International Rectifier Corporation Array Based Fabrication of Power Semiconductor Package with Integrated Heat Spreader
US20150214138A1 (en) * 2014-01-30 2015-07-30 Kabushiki Kaisha Toshiba Semiconductor device
US20160172281A1 (en) * 2014-05-30 2016-06-16 Delta Electronics, Inc. Packaging structure
WO2016179111A1 (en) * 2015-05-04 2016-11-10 Adventive Technology, Ltd. Low-profile footed power package
US20170069563A1 (en) * 2015-09-04 2017-03-09 Kabushiki Kaisha Toshiba Semiconductor package and method of manufacturing semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114980481A (zh) * 2021-05-06 2022-08-30 英诺赛科(苏州)科技有限公司 一种适于实施氮化物基半导体装置的印刷电路板、半导体模块及其制造方法

Also Published As

Publication number Publication date
US20180342438A1 (en) 2018-11-29
DE102018112498A1 (de) 2018-11-29
US10727151B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
CN108962863A (zh) 具有冷却表面的半导体芯片封装体及其制造方法
US10734250B2 (en) Method of manufacturing a package having a power semiconductor chip
US11139278B2 (en) Low parasitic inductance power module and double-faced heat-dissipation low parasitic inductance power module
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
CN103681584A (zh) 具有夹接触部的半导体器件
CN109637983B (zh) 芯片封装
US20160358837A1 (en) Package module, stack structure of package module, and fabricating methods thereof
CN109216313A (zh) 具有包括钎焊的导电层的芯片载体的模制封装
CN102456652A (zh) 功率半导体装置
US9147631B2 (en) Semiconductor power device having a heat sink
CN104485321A (zh) 半导体管芯封装件及其制造方法
CN107799484A (zh) 具有重复的覆盖区模的半导体芯片封装
CN105679720A (zh) 散热器、包括散热器的电子模块及其制作方法
US12094793B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
CN104051397B (zh) 包括非整数引线间距的封装器件及其制造方法
CN104620372A (zh) 半导体装置
CN109801898A (zh) 具有多个模塑料的功率封装
CN104037152B (zh) 芯片载体结构、芯片封装及其制造方法
JP2009070934A (ja) パワー半導体モジュール及びその製法
US20160021780A1 (en) Carrier, Semiconductor Module and Fabrication Method Thereof
KR101490751B1 (ko) 반도체장치 및 그 제조방법
CN112018058B (zh) 一种电力逆变器模块及其制造方法
JP6472568B2 (ja) 半導体装置の製造方法
KR20220015220A (ko) 파워모듈 및 그 제조방법
CN104882440B (zh) 具有安装到载体的多个芯片的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181207

WD01 Invention patent application deemed withdrawn after publication