JP2015142072A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015142072A
JP2015142072A JP2014015207A JP2014015207A JP2015142072A JP 2015142072 A JP2015142072 A JP 2015142072A JP 2014015207 A JP2014015207 A JP 2014015207A JP 2014015207 A JP2014015207 A JP 2014015207A JP 2015142072 A JP2015142072 A JP 2015142072A
Authority
JP
Japan
Prior art keywords
lead frame
electrode
semiconductor chip
connector
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014015207A
Other languages
English (en)
Inventor
毅 宮川
Takeshi Miyagawa
毅 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014015207A priority Critical patent/JP2015142072A/ja
Priority to CN201410305694.XA priority patent/CN104821305A/zh
Priority to US14/454,159 priority patent/US9275921B2/en
Publication of JP2015142072A publication Critical patent/JP2015142072A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】信頼性の高い半導体装置を提供する。【解決手段】コネクタは、半導体チップの第２面上に設けられ第２電極に接合された第１部分と、第１部分から第２リードフレーム側に突出し、第１部分よりも薄い第２部分と、を有する。第１部分は、半導体チップの第２電極に接合された第１接合面と、第１接合面に対向し、樹脂から露出した放熱面と、を有する。第２部分は、第２リードフレームに接合された第２接合面と、第２接合面よりも第１部分側に第２接合面に近接して設けられた凹部と、を有する。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
近年、パワーデバイスにおいて、低抵抗化のため、チップと外部リードとの接続構造として、ワイヤボンディングではなく、銅などの板状のコネクタまたはストラップを用いた構造が提案され、そのような製品も多くなってきている。
また、チップ上に搭載したコネクタを樹脂から露出させ、実装基板側のパッケージ下面と、パッケージ上面の両面から放熱する構造が提案されている。この構造では、パッケージ上面を露出させることによる特有の問題が懸念され、その問題に対する解決が求められる。
特開２００８−１２４３９０号公報 特開２０１１−１２９８１８号公報
本発明の実施形態は、信頼性の高い半導体装置を提供する。
実施形態によれば、半導体装置は、第１リードフレームと、前記第１リードフレームに対して離間して設けられた第２リードフレームと、前記第１リードフレーム上に設けられた半導体チップと、前記半導体チップを封止する樹脂と、コネクタと、を備えている。前記半導体チップは、第１面と前記第１面に対向する第２面とを持つ半導体層と、前記第１面に設けられ前記第１リードフレームに接合された第１電極と、前記第２面に設けられた第２電極と、を有する。前記コネクタは、前記半導体チップの前記第２面上に設けられ前記第２電極に接合された第１部分と、前記第１部分から前記第２リードフレーム側に突出し、前記第１部分よりも薄い第２部分と、を有する。前記第１部分は、前記半導体チップの前記第２電極に接合された第１接合面と、前記第１接合面に対向し、前記樹脂から露出した放熱面と、を有する。前記第２部分は、前記第２リードフレームに接合された第２接合面と、前記第２接合面よりも前記第１部分側に前記第２接合面に近接して設けられた凹部と、を有する。
実施形態の半導体装置の模式断面図。 実施形態の半導体装置の模式上面図。 半導体チップの模式平面図。 実施形態の半導体装置の模式上面図。 図２（ｂ）におけるＡ−Ａ拡大断面図。 （ａ）は実施形態の半導体チップの模式平面図であり、（ｂ）は図６（ａ）にコネクタの接合面を重ねた模式平面図。 実施形態の半導体装置の模式上面図。 実施形態の半導体装置の模式断面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図１は、実施形態の半導体装置１の模式断面図である。
図２（ａ）は、実施形態の半導体装置１の模式上面図であり、図２（ｂ）は、樹脂８０を取り除いた模式上面図である。図２（ｂ）において樹脂８０は側面の外形線のみを図示している。
実施形態の半導体装置１は、半導体チップ１０と、半導体チップ１０と電気的に接続されたリードフレーム２１、３１、４１と、半導体チップ１０とリードフレーム３１とを接続するコネクタ５０と、これら要素を封止する樹脂８０と、を有する。
半導体チップ１０は、半導体層における一方の面側に設けられた第１電極と、他方の面側に設けられた第２電極との間を結ぶ縦方向に電流経路が形成される縦型デバイスである。半導体チップ１０は、例えば、縦型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。あるいは、半導体チップ１０は、縦型ＩＧＢＴ（Insulated Gate Bipolar Transistor）、縦型ダイオードである。
半導体としてはシリコンが用いられる。あるいは、シリコン以外の半導体（例えばＳｉＣ、ＧａＮ等の化合物半導体）を用いてもよい。
図３（ａ）は、半導体チップ１０の第１面１２の模式平面図であり、図３（ｂ）は、第１面１２の反対側の第２面１４の模式平面図である。
図３（ａ）に示すように、半導体層１１の第１面１２には、第１電極１３が形成されている。例えばＭＯＳＦＥＴにおいては、第１電極１３はドレイン電極である。第１電極１３は、第１面１２の大部分を占めて形成されている。
図３（ｂ）に示すように、半導体層１１の第２面１４には、第２電極１５と第３電極１６とが互いに絶縁分離されて形成されている。第２電極１５は、第２面１４の大部分を占めて形成され、例えばＭＯＳＦＥＴにおいてはソース電極である。第３電極１６の面積は、第２電極１５の面積よりも小さく、例えばＭＯＳＦＥＴにおいてはゲート電極である。
図２（ｂ）に示すように、第１リードフレーム２１は、ダイパッド２２と、複数本のリード２３とを有する。ダイパッド２２の平面形状は四角形状に形成され、その一辺から複数本のリード２３が突出している。第１リードフレーム２１は金属板の型加工により成形され、ダイパッド２２及びリード２３は一体に設けられている。
第１リードフレーム２１のリード２３の突出方向の反対側には、第１リードフレーム２１に対して離間して第２リードフレーム３１が設けられている。
第２リードフレーム３１は、第１リードフレーム２１側に設けられたインナーリード３２と、インナーリード３２から突出した複数本のアウターリード３３とを有する。アウターリード３３は、第１リードフレーム２１のリード２３の突出方向の逆方向に突出している。インナーリード３２は、アウターリード３３の突出方向、および第１リードフレーム２１のリード２３の突出方向に対して直交する方向に延びている。
第２リードフレーム３１は金属板の型加工により成形され、インナーリード３２及びアウターリード３３は一体に設けられている。
また、第１リードフレーム２１のリード２３の突出方向の反対側には、第３リードフレーム４１も第１リードフレーム２１に対して離間して設けられている。第３リードフレーム４１は、第２リードフレーム３１のインナーリード３２の長手方向の隣に設けられている。第３リードフレーム４１は、第２リードフレーム３１に対して離間している。
第３リードフレーム４１は、第１リードフレーム２１側に設けられたインナーリード４２と、インナーリード４２から突出した１本のアウターリード４３とを有する。アウターリード４３は、第２リードフレーム３１のアウターリード３３の突出方向と同じ方向に突出している。
図１に示すように、第１リードフレーム２１のリード２３とダイパッド２２との間には段差は形成されず、リード２３の上面とダイパッド２２の上面はフラットにつながり、リード２３の下面とダイパッド２２の下面はフラットにつながっている。
第２リードフレーム３１は、インナーリード３２とアウターリード３３との間の部分で屈曲し、インナーリード３２とアウターリード３３との間に段差が形成されている。第３リードフレーム４１も、第２リードフレーム３１と同様、インナーリード４２とアウターリード４３との間の部分で屈曲し、インナーリード４２とアウターリード４３との間に段差が形成されている。
第２リードフレーム３１のアウターリード３３の下面は、第１リードフレーム２１の下面（リード２３の下面及びダイパッド２２の下面）と同じ高さレベルにある。第３リードフレーム４１のアウターリード４３の下面は、第１リードフレーム２１の下面、および第２リードフレーム３１のアウターリード３３の下面と同じ高さレベルにある。
アウターリード３３、４３の下面および第１リードフレーム２１の下面を高さ方向（上下方向）の基準にして、インナーリード３２、４２の上面は、ダイパッド２２の上面よりも上方に位置している。
半導体チップ１０は、第１リードフレーム２１のダイパッド２２上に搭載されている。半導体チップ１０は、第１電極１３が形成された第１面１２をダイパッド２２側に向けている。
第１電極１３は、図１に示す導電性接合材（例えば、はんだ）２５を介してダイパッド２２に接合されている。したがって、半導体チップ１０の第１電極１３は、第１リードフレーム２１と電気的に接続されている。
半導体チップ１０の第２面１４上には、コネクタ５０が搭載されている。コネクタ５０は、第１部分５１と第２部分５２とを有する。第１部分５１と第２部分５２は、相対的に厚さが異なり、第１部分５１は第２部分５２よりも厚い。
コネクタ５０は金属板の型加工により成形され、第１部分５１及び第２部分５２は一体に設けられている。コネクタ５０は、例えば、電気伝導および熱伝導に優れた銅からなる。なお、コネクタ５０として、銅を主成分とする銅合金を使ってもよい。
第１部分５１は、各リードフレーム２１、３１、４１の厚みよりも厚く、例えば、０．５ｍｍ以上１ｍｍ以下である。第１部分５１は、半導体チップ１０の第２電極１５に例えばはんだなどの導電性接合材５５を介して接合された第１接合面５４を有する。また、第１部分５１は、第１接合面５４の反対側に形成され、樹脂８０から露出した放熱面５３を有する。
第２部分５２は、第１部分５１から第２リードフレーム３１側に突出している。第２部分５２の先端部の下面（第２接合面）５２ａは、第２リードフレーム３１のインナーリード３２の上に重なり、例えばはんだなどの導電性接合材３５を介してインナーリード３２の上面３２ａに接合している。
したがって、コネクタ５０は、半導体チップ１０の第２電極１５と、第２リードフレーム３１とを電気的に接続している。
第２接合面５２ａは平坦面である。また、第２部分５２の下面には、第２部分５２の上面側に向かってくぼんだ凹部として溝６１が設けられている。溝６１は、第２部分５２の突出方向に対して直交する方向に連続して延びている。
溝６１は、第２接合面５２ａよりも第１部分５１側に、第２接合面５２ａに近接して設けられている。第２接合面５２ａと溝６１との間には段差が形成されている。溝６１は、第２リードフレーム３１のインナーリード３２の上面３２ａの上には重ならず、インナーリード３２よりも第１リードフレーム２１側に形成されている。
また、図２（ｂ）に示すように、半導体チップ１０の第３電極（ゲート電極）１６と、第３リードフレーム４１は、ゲートコネクタ７０によって電気的に接続されている。あるいは、第３電極１６と第３リードフレーム４１は、ワイヤボンディング接続でもよい。
ゲートコネクタ７０の一端部７１は、例えばはんだなどの導電性接合材を介して第３電極１６に接合されている。ゲートコネクタ７０の他端部７２は、第３リードフレーム４１のインナーリード４２の上に重なり、例えばはんだなどの導電性接合材を介して第３リードフレーム４１のインナーリード４２の上面に接合している。
半導体チップ１０は、樹脂封止され、外部環境から保護されている。樹脂８０は、半導体チップ１０、ダイパッド２２の上面、第２リードフレーム３１のインナーリード３２、第３リードフレーム４１のインナーリード４２、コネクタ５０の第１部分５１の側面、コネクタ５０の第２部分５２を覆っている。
また、樹脂８０は、第１電極１３とダイパッド２２との接合部、第２電極１５とコネクタ５０との接合部、コネクタ５０の第２部分５２と第２リードフレーム３１のインナーリード３２との接合部、第３電極１６と第３リードフレーム４１のインナーリード４２との接合部を覆っている。
第１リードフレーム２１の下面（リード２３の下面およびダイパッド２２の下面）、第２リードフレーム３１のアウターリード３３の下面、および第３リードフレーム４１のアウターリード４３の下面は、樹脂８０で覆われずに、樹脂８０から露出している。
それら第１リードフレーム２１の下面、第２リードフレーム３１のアウターリード３３の下面、および第３リードフレーム４１のアウターリード４３の下面は、図示しない実装基板（配線基板）の導体パターンに対して例えばはんだを介して接合される。
また、図１、図２（ａ）に示すように、コネクタ５０の第１部分５１の上面は樹脂８０から露出され、放熱面５３として機能する。コネクタ５０の放熱面５３上には、必要に応じてヒートシンクを接合することもできる。
半導体チップ１０で発生した熱は、第１電極１３よりも広い面積のダイパッド２２を通じて実装基板に放熱され、なおかつ、コネクタ５０の放熱面５３を通じて半導体装置１の外部（例えば空気中）に放熱される。すなわち、実施形態の半導体装置１は、両面放熱パッケージ構造を有し、特にチップ発熱量が大きくなりがちな電力用途の場合に放熱性を高めることができる。
コネクタ５０の第１部分５１は、半導体チップ１０と第２リードフレーム３１との電気的接続だけでなく、実装面の反対方向への放熱を担う放熱体としても機能する。そのコネクタ５０の第１部分５１は、半導体チップ１０の直上に搭載され、半導体チップ１０の第２電極１５の面積に対する、第２電極１５と第１部分５１との接合面の面積の比は８０％以上である。また、半導体チップ１０の第２電極１５の面積に対する、コネクタ５０の放熱面５３の面積の比は１００％以上である。
すなわち、第２電極１５の大部分の面がコネクタ５０への熱伝導面として使われ、コネクタ５０に伝導した熱は、第２電極１５の面積以上の放熱面５３から半導体装置１の外部に放熱される。このため、コネクタ５０を放熱体として有効に利用することができ、放熱効率に優れる。
コネクタ５０は全体を厚くするのではなく、第１部分５１よりも薄い第２部分５２を設けることで、コネクタ５０の上面側から樹脂８０が被さる領域を設けている。すなわち、第２部分５２において、樹脂８０はコネクタ５０の上面を覆っている。第２部分５２が樹脂８０に食い込んだ構造となっている。このため、コネクタ５０の上面のすべてを樹脂８０から露出させる構造に比べて、樹脂８０の剥離（コネクタ５０の抜け）を抑制できる。
前述した接合材としては、はんだに限らず、例えば銀ペーストのような導電性ペーストを使ってもよい。いずれにしても接合材は加熱により溶融した状態または流動性を持つ状態から固化して、対象となる２要素間を固定するとともに電気的に接続する。
ここで、コネクタ５０と半導体チップ１０とを接合する接合材５５と、コネクタ５０と第２リードフレーム３１とを接合する接合材３５が溶融した状態では、コネクタ５０は溶融した接合材の上に乗っている状態となり、コネクタ５０の位置ずれ（面方向の位置ずれ）が懸念される。
例えば、コネクタ５０の第２部分５２が第２リードフレーム３１のインナーリード３２上から大きく外れて、アウターリード３３の方までずれてしまうと、後に樹脂８０をモールドする工程で、コネクタ５０の第２部分５２が金型と干渉することが起こり得る。コネクタ５０と金型との干渉は、コネクタ５０や金型の変形や破損につながり得る。
また、コネクタ５０の上面（放熱面）５３を樹脂８０から露出させる両面放熱パッケージ構造では、図２において２点鎖線で例示するようにコネクタ５０のずれがデバイスの外観上に現れるため、品位不良となる場合があり得る。
そこで、実施形態によれば、コネクタ５０の第２接合面５２ａに近接して溝６１を形成することで、第２接合面５２ａの幅（第２部分５２の突出方向に対して平行な方向の幅）を制限している。
この溝６１によって、溶融した接合材３５がコネクタ５０の第２部分５２の下面を第１部分５１側にぬれ広がることが抑制される。したがって、第２部分５２の図１における左右方向の位置ずれが抑制される。溝６１に接合材３５が流れ込んでも、溝６１が溶融した接合材３５で満たされて接合材３５が溝６１から溢れ出さなければ、第２部分５２を位置ずれさせるような接合材３５の広がりを防ぐことができる。
第２リードフレーム３１に対する第２部分５２の位置ずれの抑制は、コネクタ５０全体の位置ずれを抑制し、半導体チップ１０に対する第１部分５１の位置ずれも抑制することができる。
また、図４に示すように、コネクタ５０の第２部分５２の第２接合面５２ａと、第２リードフレーム３１のインナーリード３２の上面３２ａとで、第２部分５２の突出方向の幅ａを同じにすれば、溶融した接合材３５がその幅ａを超えて幅方向に広がることがなく、コネクタ５０の第２部分５２が幅方向にずれる余地がない。
前述した溝６１を形成することで、第２接合面５２ａの幅を、第２リードフレーム３１の上面３２ａの幅に簡単にそろえることができる。
さらに、コネクタ５０の第２部分５２の第２接合面５２ａと、第２リードフレーム３１のインナーリード３２の上面３２ａとで、第２部分５２の突出方向に対して直交する方向の長さｂを同じにすれば、溶融した接合材３５がその長さｂを超えて長さ方向に広がることがなく、コネクタ５０の第２部分５２が長さ方向にずれる余地がない。
また、長さ方向のずれを抑制する構造として、図５の構造を用いることもできる。
図５は、図２（ｂ）におけるＡ−Ａ拡大断面を表す。
例えば、図５に示す例では、コネクタ５０の第２部分５２の第２接合面５２ａに凹部６２を設け、第２リードフレーム３１のインナーリード３２の上面３２ａに凸部６３を設けている。これら凹部６２と凸部６３との嵌合により、第２リードフレーム３１のインナーリード３２に対するコネクタ５０の第２部分５２の位置ずれ（第２部分５２の突出方向に対して直交する方向の位置ずれ）が規制される。
第２部分５２の第２接合面５２ａと、インナーリード３２の上面３２ａとは接合材３５を介して接合され、凸部６３は凹部６２の内壁に対して接合材３５を介して接合される。
凹部６２は図５において紙面を貫く方向に延びる溝として形成され、これに合わせて、凸部６３も紙面を貫く方向に延びている。あるいは、凸部６３は突起、凹部６２はホールであってもよい。
また、コネクタ５０の第２部分５２の第２接合面５２ａに凸部を、第２リードフレーム３１のインナーリード３２の上面３２ａに凹部を設けてもよい。
次に、半導体チップ１０に対するコネクタ５０の位置ずれを抑制する構造について説明する。
図３（ｂ）に示すように、半導体チップ１０の第２面１４には、第２電極１５と第３電極１６が形成されている。その第２面１４には、図６（ａ）に示すように、絶縁膜９０が形成されている。絶縁膜９０は、例えば樹脂膜であり、例えばポリイミド膜である。
絶縁膜９０には第１開口９１と第２開口９２が形成されている。第１開口９１には第２電極１５が露出している。第２開口９２には第３電極１６が露出している。第２電極１５のエッジ（破線で表す）は絶縁膜９０に覆われている。第１開口９１の面積は第２電極１５の面積よりも小さく、第１開口９１のエッジ９１ａは第２電極１５のエッジよりも内側に位置している。
同様に、第３電極１６のエッジ（破線で表す）は絶縁膜９０に覆われている。第２開口９２の面積は第３電極１６の面積よりも小さく、第２開口９２のエッジは第３電極１６のエッジよりも内側に位置している。
図６（ｂ）は、図６（ａ）にコネクタ５０の第１部分５１の底面（第１接合面５４）を重ねた模式平面図である。すなわち、図６（ｂ）には、コネクタ５０において、接合材５５（図１に示す）を介して半導体チップ１０の第２電極１５に接合される部分（面）のみを模式的に図示している。
コネクタ５０の第１接合面５４の面積は、第２電極１５の面積および絶縁膜９０の第１開口９１の面積よりも小さく、第１接合面５４のエッジ５４ａは第１開口９１のエッジ９１ａよりも内側に位置している。第１接合面５４のエッジ５４ａは、５０μｍ以上２００μｍ以下の距離ｄを隔てて、絶縁膜９０の第１開口９１のエッジ９１ａよりも内側に位置している。
したがって、溶融した接合材５５を介してコネクタ５０の第１接合面５４が半導体チップ１０の第２電極１５上に乗った状態において、第１接合面５４が第２電極１５に対して面方向にずれるとしても距離ｄ（５０μｍ以上２００μｍ以下）に制限することができる。コネクタ５０の第１接合面５４は、絶縁膜９０の第１開口９１のエッジ９１ａを超えて第１開口９１の外側にずれることがない。したがって、半導体チップ１０に対するコネクタ５０の位置ずれを抑制することができる。
また、第２電極１５の面積に対する絶縁膜９０の第１開口９１の面積の比は、８０％以上１００％未満である。すなわち、第２電極１５は、面積比で８０％以上の領域でコネクタ５０の第１部分５１と接合しているため、半導体チップ１０とコネクタ５０との接合部の電気抵抗を低減でき、さらに半導体チップ１０からコネクタ５０への放熱性も向上できる。
以上説明した実施形態によれば、半導体チップ１０および第２リードフレーム３１に対して、それら半導体チップ１０と第２リードフレーム３１とを接続するコネクタ５０の位置ずれを抑制することができる。このため、コネクタ５０を介した半導体チップ１０と第２リードフレーム３１との間の電気的接続の抵抗上昇を抑えることができる。また、半導体チップ１０に対するコネクタ５０の熱的接続の低下もまねかずに、コネクタ５０を通じた放熱性を高めることができる。コネクタ５０の位置精度が上がれば、製造が安定し、信頼性も向上する。
図７は、他の実施形態の半導体装置の模式上面図である。
図８は、他の実施形態の半導体装置の模式断面図である。
樹脂８０から露出するコネクタ５０の放熱面５３が四角形状であると、コネクタ５０が放熱面５３に対して平行な面内で回転するように位置ずれした場合、図２（ａ）において２点鎖線で示すように、パッケージ外形線（樹脂８０の外形線）に対して放熱面５３の外形線が非平行になり、外観上の品位が損なわれやすい。
これに対して、図７に示すように、樹脂８０から露出する放熱面５３の形状を円形にすると、コネクタ５０が回転方向にずれたとしても外観には現れず、外観上の品位低下をまねかない。
なお、コネクタ５０の第１部分５１において、半導体チップ１０の第２電極１５との接合面５４は、円形放熱面５３の面積よりも大きな角形（例えば略四角形）にすることで、第２電極１５とコネクタ５０との接合面積の低下を防げる。
すなわち、図７、８に示すように、コネクタ５０の第１部分５１は、四角い板状の下部５６の上に円錐台形状の上部５７が設けられた構造を有する。下部５６の下面は略四角形の第１接合面５４であり、上部５７の上面は円形の放熱面５３である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体チップ、１１…半導体層、１２…第１面、１３…第１電極、１４…第２面、１５…第２電極、１６…第３電極、２１…第１リードフレーム、２２…ダイパッド、２３…リード、３１…第２リードフレーム、３２…インナーリード、３３…アウターリード、４１…第３リードフレーム、４２…インナーリード、４３…アウターリード、５０…コネクタ、５１…第１部分、５２…第２部分、５２ａ…第２接合面、５３…放熱面、５４…第１接合面、６１…凹部（溝）、６２…凹部、６３…凸部、７０…ゲートコネクタ、８０…樹脂、９０…絶縁膜、９１…開口

Claims (9)

  1. 第１リードフレームと、
    前記第１リードフレームに対して離間して設けられた第２リードフレームと、
    前記第１リードフレーム上に設けられた半導体チップであって、第１面と前記第１面に対向する第２面とを持つ半導体層と、前記第１面に設けられ前記第１リードフレームに接合された第１電極と、前記第２面に設けられた第２電極と、を有する半導体チップと、
    前記半導体チップを封止する樹脂と、
    前記半導体チップの前記第２面上に設けられ前記第２電極に接合された第１部分であって、前記半導体チップの前記第２電極に接合された第１接合面と、前記第１接合面に対向し、前記樹脂から露出した放熱面と、を有する第１部分と、
    前記第１部分から前記第２リードフレーム側に突出し、前記第１部分よりも薄い第２部分であって、前記第２リードフレームに接合された第２接合面と、前記第２接合面よりも前記第１部分側に前記第２接合面に近接して設けられた凹部と、を有する第２部分と、
    を有するコネクタと、
    を備えた半導体装置。
  2. 前記凹部は、前記第２部分の突出方向に対して直交する方向に延びる溝である請求項１記載の半導体装置。
  3. 前記コネクタの前記第２接合面と、前記第２接合面と接合された前記第２リードフレームの上面とは、前記第２部分の突出方向の幅が同じである請求項１または２に記載の半導体装置。
  4. 前記コネクタの前記第２接合面と、前記第２接合面と接合された前記第２リードフレームの上面とは、前記第２部分の突出方向に対して直交する方向の長さが同じである請求項１〜３のいずれか１つに記載の半導体装置。
  5. 第１リードフレームと、
    前記第１リードフレームに対して離間して設けられた第２リードフレームと、
    前記第１リードフレーム上に設けられた半導体チップであって、第１面と前記第１面に対向する第２面とを持つ半導体層と、前記第１面に設けられ前記第１リードフレームに接合された第１電極と、前記第２面に設けられた第２電極と、を有する半導体チップと、
    前記半導体チップを封止する樹脂と、
    前記半導体チップの前記第２面上に設けられ前記第２電極に接合された第１部分であって、前記半導体チップの前記第２電極に接合された第１接合面と、前記第１接合面に対向し、前記樹脂から露出した放熱面と、を有する第１部分と、
    前記第１部分から前記第２リードフレーム側に突出し、前記第１部分よりも薄い第２部分であって、前記第２リードフレームに接合された第２接合面を有する第２部分と、
    を有するコネクタと、
    を備え、
    前記コネクタの前記第２接合面に第１凹部または第１凸部が設けられ、前記第２接合面と接合された前記第２リードフレームの上面に、前記第１凹部と嵌合する第２凸部または前記第１凸部と嵌合する第２凹部が設けられている半導体装置。
  6. 第１リードフレームと、
    前記第１リードフレームに対して離間して設けられた第２リードフレームと、
    前記第１リードフレーム上に設けられた半導体チップであって、第１面と前記第１面に対向する第２面とを持つ半導体層と、前記第１面に設けられ前記第１リードフレームに接合された第１電極と、前記第２面に設けられた第２電極と、を有する半導体チップと、
    前記第２面に設けられ、前記第２電極を露出させる開口を有する絶縁膜と、
    前記半導体チップを封止する樹脂と、
    前記半導体チップの前記第２面上に設けられ前記第２電極に接合された第１部分であって、前記半導体チップの前記第２電極に接合された第１接合面と、前記第１接合面に対向し、前記樹脂から露出した放熱面と、を有する第１部分と、
    前記第１部分から前記第２リードフレーム側に突出し、前記第１部分よりも薄い第２部分であって、前記第２リードフレームに接合された第２接合面を有する第２部分と、
    を有するコネクタと、
    を備え、
    前記コネクタの前記第１部分の前記第１接合面のエッジは、５０μｍ以上２００μｍ以下の距離を隔てて、前記絶縁膜の前記開口のエッジよりも内側に位置している半導体装置。
  7. 前記第２電極の面積に対する前記開口の面積の比は、８０％以上１００％未満である請求項６記載の半導体装置。
  8. 前記コネクタの前記第１部分の前記放熱面が円形である請求項１〜７のいずれか１つに記載の半導体装置。
  9. 前記第１部分の前記第１接合面は、前記放熱面の面積よりも広い面積の角形である請求項８記載の半導体装置。
JP2014015207A 2014-01-30 2014-01-30 半導体装置 Pending JP2015142072A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014015207A JP2015142072A (ja) 2014-01-30 2014-01-30 半導体装置
CN201410305694.XA CN104821305A (zh) 2014-01-30 2014-06-30 半导体装置
US14/454,159 US9275921B2 (en) 2014-01-30 2014-08-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014015207A JP2015142072A (ja) 2014-01-30 2014-01-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2015142072A true JP2015142072A (ja) 2015-08-03

Family

ID=53679727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014015207A Pending JP2015142072A (ja) 2014-01-30 2014-01-30 半導体装置

Country Status (3)

Country Link
US (1) US9275921B2 (ja)
JP (1) JP2015142072A (ja)
CN (1) CN104821305A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017213210A1 (de) 2016-09-14 2018-03-15 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
JP2019153756A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置
JP2019169610A (ja) * 2018-03-23 2019-10-03 株式会社東芝 半導体装置
CN112542438A (zh) * 2019-09-20 2021-03-23 株式会社东芝 半导体装置
WO2024029385A1 (ja) * 2022-08-05 2024-02-08 ローム株式会社 半導体装置
US11929306B2 (en) 2021-03-22 2024-03-12 Kabushiki Kaisha Toshiba Semiconductor device comprising first and second lead frames

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373895B2 (en) * 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
EP3584832A1 (en) 2018-06-20 2019-12-25 Nexperia B.V. A lead frame assembly for a semiconductor device
US11088046B2 (en) * 2018-06-25 2021-08-10 Semiconductor Components Industries, Llc Semiconductor device package with clip interconnect and dual side cooling
US20200168533A1 (en) * 2018-11-26 2020-05-28 Texas Instruments Incorporated Multi-die package with multiple heat channels
US11600547B2 (en) * 2019-12-02 2023-03-07 Infineon Technologies Austria Ag Semiconductor package with expanded heat spreader
DE102020131810A1 (de) 2020-12-01 2022-06-02 Infineon Technologies Ag Eine elektrische verbindungsstruktur und ein elektronisches bauelement mit dieser struktur
IT202200001646A1 (it) 2022-02-01 2023-08-01 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
JP2023138193A (ja) * 2022-03-19 2023-10-02 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153234A (ja) * 2002-09-05 2004-05-27 Toshiba Corp 半導体装置
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
JP2014154780A (ja) * 2013-02-12 2014-08-25 Toyota Motor Corp 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
US6521982B1 (en) * 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
CN100392858C (zh) 2002-05-14 2008-06-04 索尼株式会社 半导体装置、半导体装置的制造方法及其电子设备
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
JP4173751B2 (ja) 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
JP3759131B2 (ja) * 2003-07-31 2006-03-22 Ｎｅｃエレクトロニクス株式会社 リードレスパッケージ型半導体装置とその製造方法
JP2005117009A (ja) * 2003-09-17 2005-04-28 Denso Corp 半導体装置およびその製造方法
JP4628687B2 (ja) * 2004-03-09 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US7256479B2 (en) * 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
JP2008124390A (ja) 2006-11-15 2008-05-29 Toshiba Corp 半導体装置
US7768105B2 (en) 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
US20090230519A1 (en) * 2008-03-14 2009-09-17 Infineon Technologies Ag Semiconductor Device
US8188587B2 (en) * 2008-11-06 2012-05-29 Fairchild Semiconductor Corporation Semiconductor die package including lead with end portion
US8193618B2 (en) * 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
JP5452210B2 (ja) 2009-12-21 2014-03-26 株式会社日立製作所 半導体装置及びその製造方法
WO2012092355A1 (en) * 2010-12-28 2012-07-05 Quintell Of Ohio, Llc Radioactive anomaly discrimination from spectral ratios

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153234A (ja) * 2002-09-05 2004-05-27 Toshiba Corp 半導体装置
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
JP2014154780A (ja) * 2013-02-12 2014-08-25 Toyota Motor Corp 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017213210A1 (de) 2016-09-14 2018-03-15 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
US10373919B2 (en) 2016-09-14 2019-08-06 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2019153756A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置
JP7069848B2 (ja) 2018-03-06 2022-05-18 株式会社デンソー 半導体装置
JP6995674B2 (ja) 2018-03-23 2022-01-14 株式会社東芝 半導体装置
JP2019169610A (ja) * 2018-03-23 2019-10-03 株式会社東芝 半導体装置
JP2021048376A (ja) * 2019-09-20 2021-03-25 株式会社東芝 半導体装置
CN112542438A (zh) * 2019-09-20 2021-03-23 株式会社东芝 半导体装置
US11289408B2 (en) 2019-09-20 2022-03-29 Kabushiki Kaisha Toshiba Semiconductor device
JP7271381B2 (ja) 2019-09-20 2023-05-11 株式会社東芝 半導体装置
CN112542438B (zh) * 2019-09-20 2024-04-16 株式会社东芝 半导体装置
US11929306B2 (en) 2021-03-22 2024-03-12 Kabushiki Kaisha Toshiba Semiconductor device comprising first and second lead frames
WO2024029385A1 (ja) * 2022-08-05 2024-02-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US9275921B2 (en) 2016-03-01
CN104821305A (zh) 2015-08-05
US20150214139A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
JP2015142072A (ja) 半導体装置
US9362192B2 (en) Semiconductor device comprising heat dissipating connector
JP2015144217A (ja) コネクタフレーム及び半導体装置
US11133271B2 (en) Semiconductor device
US10461024B2 (en) Semiconductor device
JP2017174951A (ja) 半導体装置
JP2012199436A (ja) 半導体装置及びその製造方法
JP6602981B2 (ja) 半導体装置
JP2015056638A (ja) 半導体装置およびその製造方法
JP6129355B2 (ja) 電力半導体装置
JP6891274B2 (ja) 電子機器
JP6711098B2 (ja) 半導体装置の放熱構造
CN111373527B (zh) 半导体装置
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
JP2015144216A (ja) 半導体装置及びその製造方法
JP6092645B2 (ja) 半導体装置
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
JP2007027404A (ja) 半導体装置
JP2017069351A (ja) 半導体装置
JP2016004792A (ja) 半導体装置とその製造方法および機器
WO2014132897A1 (ja) 半導体装置
JP2007027403A (ja) 半導体装置
JP2018067623A (ja) 半導体装置
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2017069352A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170802