JP2019153756A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019153756A
JP2019153756A JP2018039958A JP2018039958A JP2019153756A JP 2019153756 A JP2019153756 A JP 2019153756A JP 2018039958 A JP2018039958 A JP 2018039958A JP 2018039958 A JP2018039958 A JP 2018039958A JP 2019153756 A JP2019153756 A JP 2019153756A
Authority
JP
Japan
Prior art keywords
semiconductor element
terminal
semiconductor device
plate
radiator plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018039958A
Other languages
English (en)
Other versions
JP7069848B2 (ja
Inventor
真悟 岩崎
Shingo Iwasaki
真悟 岩崎
美由紀 木戸
Miyuki Kido
美由紀 木戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018039958A priority Critical patent/JP7069848B2/ja
Publication of JP2019153756A publication Critical patent/JP2019153756A/ja
Application granted granted Critical
Publication of JP7069848B2 publication Critical patent/JP7069848B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 半導体装置の製造段階における接合材の広がりを抑制する技術を提供する。【解決手段】 半導体装置は、半導体素子と、半導体素子に接続された放熱板と、放熱板に接合材を介して接合された電力端子と、を備える。電力端子は、接合材に接触する接合エリアとそれに隣接する非接合エリアとの境界において、電力端子の厚み方向に屈曲する屈曲部が形成されている。【選択図】 図5

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献1に、半導体装置が開示されている。この半導体装置は、半導体素子と、半導体素子に接続された放熱板と、放熱板に接合材を介して接合された電力端子と、を備える。
特開2015−130465号公報
上記のような半導体装置では、電力端子が、接合材(例えば、はんだ又は導電性接着剤)に接触する接合エリアと、それに隣接する非接合エリアと、を有する。接合エリアと非接合エリアとの境界は、設計上定められており、半導体装置の製造段階では、流動性を有する接合材が、意図せず広範囲に広がることを防止する必要がある。
本明細書に開示される半導体装置は、半導体素子と、前記半導体素子に接続された放熱板と、前記放熱板に接合材を介して接合された電力端子と、を備える。前記電力端子は、前記接合材に接触する接合エリアとそれに隣接する非接合エリアとの境界において、前記電力端子の厚み方向に屈曲する屈曲部が形成されている。
上記の構成によると、電力端子は、接合材に接触する接合エリアと、それに隣接する非接合エリアとの境界に、屈曲部を有する。この屈曲部は、接合部分の厚み方向に屈曲しているので、半導体装置の製造段階では、流動性を有する接合材が、屈曲部を超えて広がることが抑制される。これにより、接合エリアと非接合エリアとの意図された境界を越えて、接合材が過剰に広がることが防止され得る。
また、電力端子の屈曲部は、半導体装置の製造段階において曲げ加工などにより、容易に形成することができる。即ち、電力端子のうち接合エリアが占めるエリアを容易に変更することができる。このため、接合エリアを、放熱板の形状といった他の設計要件に容易に対応させることができ、それによって、放熱板と電力端子との間の接合面積を最大化させることができる。
半導体装置10の平面図。 半導体装置10の内部構造を示す平面図。 図1のIII−III線における内部構造を示す断面図。 図2のIV部を拡大して示す拡大図。 図4のV−Vにおける断面図。
図面を参照して、実施例の半導体装置10について説明する。本実施例の半導体装置10は、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体装置10の用途は特に限定されない。半導体装置10は、様々な装置や回路に広く採用することができる。
図1、図2、図3に示すように、半導体装置10は、第1半導体素子20と、第2半導体素子40と、封止体12と、複数の外部接続端子14、15、16、18、19と、を備える。第1半導体素子20と第2半導体素子40は、封止体12の内部に封止されている。封止体12は、特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂で構成されている。各々の外部接続端子14、15、16、18、19は、封止体12の外部から内部に亘って延びており、封止体12の内部で第1半導体素子20及び第2半導体素子40の少なくとも一方に電気的に接続されている。一例ではあるが、複数の外部接続端子14、15、16、18、19には、電力用であるP端子14、N端子15及びO端子16と、信号用である複数の第1信号端子18及び複数の第2信号端子19が含まれる。
図3に示すように、第1半導体素子20は、上面電極20aと、下面電極20bと、を有する。上面電極20aは、第1半導体素子20の上面に位置しており、下面電極20bは、第1半導体素子20の下面に位置している。第1半導体素子20は、上下一対の電極20a、20bを有する縦型の半導体素子である。同様に、第2半導体素子40は、上面電極40aと下面電極40bとを有する。上面電極40aは第2半導体素子40の上面に位置しており、下面電極40bは第2半導体素子40の下面に位置する。即ち、第2半導体素子40についても、上下一対の電極40a、40bを有する縦型の半導体素子である。本実施例における第1半導体素子20と第2半導体素子40は、互いに同種の半導体素子であり、詳しくはIGBT(Insulated Gate Bipolar Transistor)とダイオードとを内蔵するRC−IGBT(Reverse Conducting IGBT)素子である。
但し、第1半導体素子20と第2半導体素子40の各々は、RC−IGBT素子に限定されず、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)素子といった他のパワー半導体素子であってもよい。あるいは、第1半導体素子20と第2半導体素子40の各々は、ダイオード素子とIGBT素子(又はMOSFET素子)といった二以上の半導体素子に置き換えられてもよい。第1半導体素子20と第2半導体素子40の具体的な構成は特に限定されず、各種の半導体素子を採用することができる。この場合、第1半導体素子20と第2半導体素子40は、互いに異種の半導体素子であってもよい。また、第1半導体素子20と第2半導体素子40の各々は、例えばシリコン(Si)、炭化ケイ素(SiC)、又は窒化ガリウム(GaN)といった各種の半導体材料を用いて構成されることができる。第1半導体素子20の上面電極20a及び下面電極20bを構成する材料には、特に限定されないが、例えばアルミニウム系又はその他の金属を採用することができる。同様に、第2半導体素子40の上面電極40a及び下面電極40bを構成する材料には、特に限定されないが、例えばアルミニウム系又はその他の金属を採用することができる。
半導体装置10は、第1上側放熱板22と、第1導体スペーサ24と、第1下側放熱板26と、をさらに備える。第1導体スペーサ24は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されている。第1導体スペーサ24は、概して板形状あるいはブロック形状の部材であり、上面24aと、上面24aとは反対側に位置する下面24bと、を有する。第1導体スペーサ24は封止体12内に位置している。第1導体スペーサ24の上面24aは、第1上側放熱板22にはんだ層23を介して接合されている。第1導体スペーサ24の下面24bは、第1半導体素子20の上面電極20aにはんだ層25を介して接合されている。即ち、第1導体スペーサ24は、第1半導体素子20に電気的に接続されている。第1導体スペーサ24は、必ずしも必要とされないが、第1信号端子18を第1半導体素子20に接続する際のスペースを確保する。
第1上側放熱板22及び第1下側放熱板26は、例えば銅、アルミニウム又はその他の金属といった熱伝導性に優れた材料で構成されている。第1上側放熱板22は、概して直方体形状又は板形状の部材であり、上面22aと、上面22aとは反対側に位置する下面22bと、を有する。第1上側放熱板22の上面22aは、封止体12の上面12aにおいて外部に露出されている。また、第1上側放熱板22の下面22bは、前述した第1導体スペーサ24の上面24aにはんだ層23を介して接合されている。即ち、第1上側放熱板22は第1導体スペーサ24を介して第1半導体素子20と電気的及び熱的に接続されている。これにより、第1上側放熱板22は、半導体装置10の電気回路の一部を構成するだけでなく、第1半導体素子20の熱を外部に放出する放熱板としても機能する。
第1下側放熱板26は、概して直方体形状又は板形状の部材であり、上面26aと、上面26aとは反対側に位置する下面26bと、を有する。第1下側放熱板26の下面26bは、封止体12の下面12bにおいて外部に露出されている。また、第1下側放熱板26の上面26aは、第1半導体素子20の下面電極20bにはんだ層27を介して接合されている。即ち、第1下側放熱板26は、第1半導体素子20と電気的及び熱的に接続されている。これにより、第1下側放熱板26においても半導体装置10の電気回路の一部を構成するだけでなく、第1半導体素子20の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置10は、封止体12の両面12a、12bに第1上側放熱板22及び第1下側放熱板26が露出される両面冷却構造を有する。
また、半導体装置10は、第2上側放熱板42と、第2導体スペーサ44と、第2下側放熱板46と、をさらに備える。第2導体スペーサ44は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されている。第2導体スペーサ44は、概して板形状あるいはブロック形状の部材であり、上面44aと、上面44aとは反対側に位置する下面44bと、を有する。第2導体スペーサ44は封止体12内に位置している。第2導体スペーサ44の上面44aは、第2上側放熱板42にはんだ層43を介して接合されている。第2導体スペーサ44の下面44bは、第2半導体素子40の上面電極40aにはんだ層45を介して接合されている。即ち、第2導体スペーサ44は、第2半導体素子40に電気的に接続されている。第2導体スペーサ44は、必ずしも必要とされないが、第2信号端子19を第2半導体素子40に接続する際のスペースを確保する。
第2上側放熱板42及び第2下側放熱板46は、例えば銅、アルミニウム又はその他の金属といった熱伝導性に優れた材料で構成されている。第2上側放熱板42は、概して直方体形状又は板形状の部材であり、上面42aと、上面42aとは反対側に位置する下面42bと、を有する。第2上側放熱板42の上面42aは、封止体12の上面12aにおおいて外部に露出されている。また、第2上側放熱板42の下面42bは、前述した第2導体スペーサ44の上面44aにはんだ層43を介して接合されている。即ち、第2上側放熱板42は第2導体スペーサ44を介して第2半導体素子40と電気的及び熱的に接続されている。これにより、第2上側放熱板42は、半導体装置10の電気回路の一部を構成するだけでなく、第2半導体素子40の熱を外部に放出する放熱板としても機能する。
第2下側放熱板46は、概して直方体形状又は板形状の部材であり、上面46aと、上面46aとは反対側に位置する下面46bと、を有する。第2下側放熱板46の下面46bは、封止体12の下面12bにおいて外部に露出されている。また、第2下側放熱板46の上面46aは、第2半導体素子40の下面電極40bにはんだ層47を介して接合されている。即ち、第2下側放熱板46は、第2半導体素子40と電気的及び熱的に接続されている。これにより、第2下側放熱板46においても半導体装置10の電気回路の一部を構成するだけでなく、第2半導体素子40の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置10は、封止体12の両面12a、12bに第2上側放熱板42及び第2下側放熱板46が露出される両面冷却構造を有する。第2下側放熱板46は、第1上側継手部22c及び第2下側継手部46cを介して、第1上側放熱板22に接続されている。
上述したように、半導体装置10は、外部接続端子として、P端子14、N端子15及びO端子16を備える。本実施例におけるP端子14、N端子15及びO端子16は、銅で構成されている。但し、P端子14、N端子15及びO端子16は、銅に限定されず、他の導体で構成されてもよい。P端子14は、封止体12の内部において、第1下側放熱板26の上面26aに接続されている。N端子15は、封止体12の内部において、第2上側放熱板42の下面42bに接続されている。そして、O端子16は、第2下側放熱板46の上面46aに接続されている。一例ではあるが、P端子14及びO端子16は、それぞれ第1下側放熱板26及び第2下側放熱板46に一体に形成されている。但し、P端子14及びO端子16の一方又は両方は、それぞれ第1下側放熱板26及び第2下側放熱板46に例えば溶接によって接合されてもよい。また、N端子15は、後述するが、第2上側放熱板42の第2上側継手部42cにはんだ付けによって接合されている。半導体装置10は外部接続端子として、複数の第1信号端子18及び複数の第2信号端子19もまた備える。本実施例における複数の信号端子18、19は、第1半導体素子20及び第2半導体素子40に、それぞれ、ボンディングワイヤ18a、19aによって接続されている。
図2、図3に示すように、半導体装置10の第1上側放熱板22は、導体で構成された第1上側継手部22cをさらに有する。同様に第2下側放熱板46は、導体で構成された第2下側継手部46cをさらに有する。第1上側継手部22c及び第2下側継手部46cは、封止体12の内部に位置している。第1上側放熱板22の第1上側継手部22cは、第2下側放熱板46の第2下側継手部46cにはんだ層50を介して接合されている。即ち、第1上側継手部22c及び第2下側継手部46cは、第1上側放熱板22と第2下側放熱板46との間を電気的に接続している。これにより、第1半導体素子20と第2半導体素子40は、第1上側継手部22c及び第2下側継手部46cを介して直列に接続される。第1上側継手部22c及び第2下側継手部46cは、例えば銅で構成されることができる。第1上側継手部22cと第1上側放熱板22とは、一体に形成されていてもよいし、互いに接合されていてもよい。この場合の接合手法は、特に限定されず、例えば溶接によって接合されていてもよい。同様に、第2下側継手部46cの第2下側放熱板46とは、一体に形成されていてもよいし、互いに接合されていてもよい。この場合の接合手法においても、特に限定されず、例えば溶接によって接合されていてもよい。
図2、図3に示すように、第1上側放熱板22の下面22bには、はんだ層23を取り囲むようにはんだ吸収溝22dが設けられている。このはんだ吸収溝22dにより、第1導体スペーサ24と第1上側放熱板22とをはんだ付けする際に、余剰なはんだは収容され、意図しない範囲まではんだが濡れ広がることを防止することができる。同様に、第2上側放熱板42の下面42bには、はんだ層43を取り囲むようにはんだ吸収溝42dが設けられている。このはんだ吸収溝42dにより、第2導体スペーサ44と第2上側放熱板42とをはんだ付けする際に、余剰なはんだは収容され、意図しない範囲まで濡れ広がることを防止することができる。一例ではあるが、本実施例の半導体装置10では、第1上側放熱板22と第2上側放熱板42とに、同じ形状の部材が採用されている。
第1上側放熱板22では、第1上側継手部22cにも、はんだ吸収溝22eが設けられている。はんだ吸収溝22eは、第2下側継手部46cとの間に位置するはんだ層50を取り囲むように設けられている。このはんだ吸収溝22eにより、第1上側継手部22cと第2下側継手部46cとをはんだ付けする際に、余剰なはんだは収容され、意図しない範囲まではんだが濡れ広がることを防止することができる。
図2、図4、図5に示すように、半導体装置10の第2上側放熱板42は、導体で構成された第2上側継手部42cをさらに有しており、N端子15にはんだ層60を介して接続されている。第2上側継手部42cは、例えば銅で構成されることができる。第2上側継手部42cと第2上側放熱板42とは、一体に形成されている。但し、第2上側継手部42cと第2上側放熱板42とは、溶接などによって、互いに接合されていてもよい。
第2上側放熱板42の第2上側継手部42cには、はんだ吸収溝42eが設けられている。このはんだ吸収溝42eは、N端子15との間に位置するはんだ層60を取り囲むように設けられている。このはんだ吸収溝42eにより、第2上側放熱板42の第2上側継手部42cとN端子15とをはんだ付けする際に、余剰なはんだは収容され、意図しない範囲まで濡れ広がることを防止することができる。
N端子15は、はんだ層60と接触している領域である接合エリアS1と、それに隣接する領域である非接合エリアS2と、を備える。また、N端子15は、Z方向における厚み寸法の大きさが厚みt1である厚板区間と、Z方向における厚み寸法の大きさが厚みt1よりも小さい厚みt2である薄板区間と、で構成される。接合エリアS1は、厚板区間と薄板区間との両者に跨って形成されており、非接合エリアS2は、薄板区間にのみ形成されている。N端子15は、薄板区間であり、接合エリアS1と非接合エリアS2との境界Bにおいて、N端子15がZ方向に屈曲している屈曲部15aを有する。屈曲部15aは、はんだ吸収溝42eの下側に位置している。
上記の構成によると、N端子15は、はんだ層60に接触する接合エリアS1とそれに隣接する非接合エリアS2との境界Bに、屈曲部15aを有する。この屈曲部15aは、N端子15のZ方向に屈曲しているので、半導体装置10の製造段階では、流動性を有するはんだ層60が、屈曲部15aを超えて濡れ広がることが抑制される。即ち、N端子15の屈曲部15a及び第2上側放熱板42の第2上側継手部42cによって、製造段階におけるはんだ層60の濡れ広がりは抑制される。これにより、接合エリアS1と非接合エリアS2との意図された境界Bを越えて、はんだ層50が過剰に濡れ広がることが防止される。
また、屈曲部15aは、半導体装置10の製造段階において曲げ加工などにより、容易に形成することができる。即ち、屈曲部15aが形成される位置を変更することで、N端子15のうち接合エリアS1が占めるエリアを容易に変更することができる。このため、接合エリアS1を、第2上側放熱板42の第2上側継手部42cの形状に対応させ、第2上側放熱板42とN端子15との間の接合面積を最大化させることができる。例えば、本実施例でが、屈曲部15aが第2上側放熱板42の第2上側継手部42cのはんだ吸収溝42eの下側に位置されるように、屈曲部15aの位置を容易に調整することができる。これにより、N端子15の屈曲部15a及び第2上側放熱板42の第2上側継手部42cによって、製造段階におけるはんだ層60の濡れ広がりはさらに抑制される。
また、本実施例では、厚み寸法が厚みt2の薄板区間に屈曲部15aが設けられている。このため、屈曲部15aを厚み寸法が厚みt1の厚板区間に形成する場合と比較して、屈曲部15aをより容易に形成することができる。従って、例えば、はんだ吸収溝42eの位置が変更されても、N端子15における屈曲部15aの位置を変更後のはんだ吸収溝42eの位置に容易に対応させることができる。従って、第2上側放熱板42とN端子15との間の接合面積を容易に最大化させることができる。
なお、第2上側放熱板42とN端子15との間の接合面積が大きいほど、第1半導体素子20の発熱時に、N端子15に生じる熱応力は大きくなる。この点に関して、N端子15に屈曲部15aが設けられていると、この熱応力を屈曲部15aによって緩和することができる。従って、第2上側放熱板42とN端子15との間の接合面積を最大化させても、半導体装置10の信頼性が低下することを防止することができる。
上述したように、N端子15における屈曲部15aの位置を変更することで、はんだ層60による接合面積を調整することができる。ここで、はんだ層60による接合面積を大きくするほど、屈曲部15aの位置は、N端子15の長手方向に沿って封止体12の外表面(即ち、封止体12の外部)に近づいていく。この場合、封止体12の外表面から、はんだ層60による接合部分までの距離が短くなるので、外部からN端子15に加えられた振動が、はんだ層60による接合部分まで伝わりやすくなる。はんだ層60による接合部分に、外部からの振動が伝わりやすくなると、例えば、はんだ層60にクラックが生じるといった信頼性の低下が懸念される。しかしながら、N端子15に屈曲部15aが設けられていると、この振動を屈曲部15aによって緩和することができる。従って、N端子15に屈曲部15aを設けることで、はんだ層60による接合面積を大きくしながら、半導体装置10の信頼性が低下することを防止することができる。
(対応関係)
第1下側放熱板26、はんだ層60、N端子15が、それぞれ、「放熱板」、「接合材」、「電力端子」の一例である。Z方向が、「厚み方向」の一例である。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10 :半導体装置
12 :封止体
14 :P端子
15 :N端子
15a :屈曲部
16 :O端子
18、19 :信号端子
20、40 :第1半導体素子
22 :第1上側放熱板
22c :第1上側継手部
22e :第1上側継手部のはんだ吸収溝
23、25、27、43、45、47、50、60 :はんだ層
24 :導体スペーサ
26 :第1下側放熱板
40 :第2半導体素子
42 :第2上側放熱板
42c :第2上側継手部
42e :第2上側継手部のはんだ吸収溝
46 :第2下側放熱板
46c :第2下側継手部
B :境界
S1 :接合エリア
S2 :非接合エリア

Claims (1)

  1. 半導体装置であって、
    半導体素子と、
    前記半導体素子に接続された放熱板と、
    前記放熱板に接合材を介して接合された電力端子と、を備え、
    前記電力端子は、前記接合材に接触する接合エリアとそれに隣接する非接合エリアとの境界において、前記電力端子の厚み方向に屈曲する屈曲部が形成されている、
    半導体装置。
JP2018039958A 2018-03-06 2018-03-06 半導体装置 Active JP7069848B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018039958A JP7069848B2 (ja) 2018-03-06 2018-03-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018039958A JP7069848B2 (ja) 2018-03-06 2018-03-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2019153756A true JP2019153756A (ja) 2019-09-12
JP7069848B2 JP7069848B2 (ja) 2022-05-18

Family

ID=67946972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018039958A Active JP7069848B2 (ja) 2018-03-06 2018-03-06 半導体装置

Country Status (1)

Country Link
JP (1) JP7069848B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012169044A1 (ja) * 2011-06-09 2012-12-13 三菱電機株式会社 半導体装置
US20140103510A1 (en) * 2012-10-17 2014-04-17 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20150214139A1 (en) * 2014-01-30 2015-07-30 Kabushiki Kaisha Toshiba Semiconductor device
JP2017208385A (ja) * 2016-05-16 2017-11-24 株式会社デンソー 電子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012169044A1 (ja) * 2011-06-09 2012-12-13 三菱電機株式会社 半導体装置
US20140103510A1 (en) * 2012-10-17 2014-04-17 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2014082384A (ja) * 2012-10-17 2014-05-08 Renesas Electronics Corp 半導体装置およびその製造方法
US20150214139A1 (en) * 2014-01-30 2015-07-30 Kabushiki Kaisha Toshiba Semiconductor device
JP2015142072A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
JP2017208385A (ja) * 2016-05-16 2017-11-24 株式会社デンソー 電子装置
US20190221490A1 (en) * 2016-05-16 2019-07-18 Denso Corporation Electronic device

Also Published As

Publication number Publication date
JP7069848B2 (ja) 2022-05-18

Similar Documents

Publication Publication Date Title
KR100430772B1 (ko) 반도체장치
JP5954410B2 (ja) 半導体装置
US10699997B2 (en) Semiconductor device
JP2019153752A (ja) 半導体装置
JP7040032B2 (ja) 半導体装置
JP6988345B2 (ja) 半導体装置
JP4349364B2 (ja) 半導体装置
JP2017028105A (ja) 半導体装置
JP2019134018A (ja) 半導体装置
JP2019212809A (ja) 半導体装置
JP7147186B2 (ja) 半導体装置
JP7069848B2 (ja) 半導体装置
CN110943062B (zh) 半导体装置
JP6763246B2 (ja) 半導体装置
JP7147187B2 (ja) 半導体装置
JP7106891B2 (ja) 半導体装置
JP7192886B2 (ja) 半導体装置
JP2019129228A (ja) 半導体装置及びその製造方法
JP2019067950A (ja) 半導体装置の製造方法
WO2020189065A1 (ja) 半導体装置
JP7047915B2 (ja) 半導体装置
JP2019153751A (ja) 半導体装置
JP2019149479A (ja) 半導体装置
JP7159609B2 (ja) 半導体装置
JP2021111719A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220418

R151 Written notification of patent or utility model registration

Ref document number: 7069848

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151