JP2019153751A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019153751A
JP2019153751A JP2018039914A JP2018039914A JP2019153751A JP 2019153751 A JP2019153751 A JP 2019153751A JP 2018039914 A JP2018039914 A JP 2018039914A JP 2018039914 A JP2018039914 A JP 2018039914A JP 2019153751 A JP2019153751 A JP 2019153751A
Authority
JP
Japan
Prior art keywords
solder
joint portion
semiconductor element
radiator plate
joint area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018039914A
Other languages
English (en)
Inventor
真悟 岩崎
Shingo Iwasaki
真悟 岩崎
智 高萩
Satoshi Takahagi
智 高萩
啓太 畑佐
Keita Hatasa
啓太 畑佐
卓矢 門口
Takuya Kadoguchi
卓矢 門口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018039914A priority Critical patent/JP2019153751A/ja
Publication of JP2019153751A publication Critical patent/JP2019153751A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】溶融したはんだの表面張力に起因する吸着力を抑制し、半導体装置の寸法精度を向上する。【解決手段】第1部材と、第1部材にはんだ層を介して接合された第2部材とを備える。第1部材のはんだ層に接触する範囲を第1はんだ接合エリアとし、第2部材のはんだ層に接触する範囲を第2はんだ接合エリアとしたときに、第1部材には、第1はんだ接合エリアの周縁に沿って、はんだ吸収溝が設けられている。第1はんだ接合エリアは、平面視において、第1部材の重心から離れて位置している。はんだ吸収溝の内周縁は、平面視において、第2はんだ接合エリアよりも外側に位置する。【選択図】図3

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献1には、半導体装置が開示されている。この半導体装置は、第1半導体素子と、第2半導体素子と、第1半導体素子を挟んで対向する第1上側放熱板及び第1下側放熱板と、第2半導体素子を挟んで対向する第2上側放熱板及び第2下側放熱板とを備える。第1上側放熱板と第2下側放熱板とのそれぞれには、継手部が設けられている。第1上側放熱板の継手部は、はんだ層を介して第2下側放熱板の継手部に接合されている。第1上側放熱板の継手部には、はんだ層が接触するはんだ接合エリアの周縁に沿って、はんだ吸収溝が設けられている。はんだ吸収溝は、二つの継手部が互いにはんだ付けされるときに、余剰なはんだを吸収する。
特開2012−235081号公報
二つの部材が互いにはんだ付けされるとき、溶融したはんだの表面張力に起因して、二つの部材の間に吸着力が作用する。この吸着力が、二つの部材の相対的な位置や姿勢を変化させると、製品の寸法精度が低下する。この点に関して、上記した半導体装置の製造工程では、第1上側放熱板の継手部と第2下側放熱板の継手部とが互いにはんだ付けされるときに、それぞれの継手部に吸着力が作用する。第1上側放熱板の継手部は、第1上側放熱板の重心から離れて位置するので、その継手部に作用する吸着力は、第1上側放熱板の位置や姿勢を変化させやすい。第2下側放熱板についても同様である。このように、二つの部材が互いにはんだ付けされるときに、溶融したはんだの表面張力に起因する吸着力が、少なくとも一方の部材において重心から離れた位置に作用すると、二つの部材の相対的な位置や姿勢が変化しやすく、製品の寸法精度が低下するおそれがある。本明細書は、このような問題を解決又は少なくとも低減し得る技術を提供する。
本明細書が開示する半導体装置は、第1部材と、第1部材にはんだ層を介して接合された第2部材とを備える。第1部材のはんだ層に接触する範囲を第1はんだ接合エリアとし、第2部材のはんだ層に接触する範囲を第2はんだ接合エリアとしたときに、第1部材には、第1はんだ接合エリアの周縁に沿って、はんだ吸収溝が設けられている。第1はんだ接合エリアは、平面視において、第1部材の重心から離れて位置している。はんだ吸収溝の内周縁は、平面視において、第2はんだ接合エリアよりも外側に位置する。ここでいう平面視とは、第1部材に対して第2部材が接合された方向(即ち、第1はんだ層に垂直な方向)に沿って観察することを意味する。
上記した半導体装置では、第1部材の第1はんだ接合エリアが、第2部材の第2はんだ接合エリアに、はんだ層を介して接合されている。第1はんだ接合エリアの周縁には、はんだ吸収溝が設けられている。このはんだ吸収溝の内周縁は、平面視において、第2はんだ接合エリアよりも外側に位置する。即ち、第1部材における第1はんだ接合エリアの面積が、第2部材における第2はんだ接合エリアの面積よりも大きくなるように、はんだ吸収溝が設けられている。このような構成によると、第1部材と第2部材との間のはんだ付けにおいて、溶融したはんだの第2はんだ接合エリアに対する接触角が、90度よりも十分に大きくなる。ここで、はんだの表面張力に起因して二つの部材の間に作用する吸着力は、接触角に応じて変化し、接触角が90度を超える範囲では、接触角が大きくなるほど吸着力は低下する。二つの部材の間に作用する吸着力が低下することで、二つの部材の相対的な位置や姿勢の変化が抑制され、半導体装置の寸法精度が向上する。
実施例の半導体装置10の平面図。 半導体装置10の内部構造を示す平面図。 図1のIII−III線における内部構造を示す断面図。 第1上側放熱板22の構造を示す下面図。 第1上側放熱板22の第1継手部22cと第2下側放熱板46の第2継手部46cとの接合構造を示す平面図。 図5のVI−VI線における断面図。 第1上側放熱板22上に、第1導体スペーサ24、第1半導体素子20及び第1下側放熱板26の順に配置された第1積層体Xと第2下側放熱板46の第2継手部46cとをそれぞれはんだ付けする工程を示す。
図面を参照して、実施例の半導体装置10について説明する。本実施例の半導体装置10は、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体装置10の用途は特に限定されない。半導体装置10は、様々な装置や回路に広く採用することができる。
図1、図2、図3に示すように、半導体装置10は、第1半導体素子20と、第2半導体素子40と、封止体12と、複数の外部接続端子14、15、16、18、19とを備える。第1半導体素子20と第2半導体素子40は、封止体12の内部に封止されている。封止体12は、特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂で構成されている。各々の外部接続端子14、15、16、18、19は、封止体12の外部から内部に亘って延びており、封止体12の内部で第1半導体素子20及び第2半導体素子40の少なくとも一方に電気的に接続されている。一例ではあるが、複数の外部接続端子14、15、16、18、19には、電力用であるP端子14、N端子15及びO端子16と、信号用である複数の第1信号端子18及び複数の第2信号端子19が含まれる。
第1半導体素子20は、上面電極20aと下面電極20bとを有する。上面電極20aは、第1半導体素子20の上面に位置しており、下面電極20bは、第1半導体素子20の下面に位置している。第1半導体素子20は、上下一対の電極20a、20bを有する縦型の半導体素子である。同様に、第2半導体素子40は、上面電極40aと下面電極40bとを有する。上面電極40aは第2半導体素子40の上面に位置しており、下面電極40bは第2半導体素子40の下面に位置する。即ち、第2半導体素子40についても、上下一対の電極40a、40bを有する縦型の半導体素子である。本実施例における第1半導体素子20と第2半導体素子40は、互いに同種の半導体素子であり、詳しくはIGBT(Insulated Gate Bipolar Transistor)とダイオードとを内蔵するRC−IGBT(Reverse Conducting IGBT)素子である。
但し、第1半導体素子20と第2半導体素子40の各々は、RC−IGBT素子に限定されず、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)素子といった他のパワー半導体素子であってもよい。あるいは、第1半導体素子20と第2半導体素子40の各々は、ダイオード素子とIGBT素子(又はMOSFET素子)といった二以上の半導体素子に置き換えられてもよい。第1半導体素子20と第2半導体素子40の具体的な構成は特に限定されず、各種の半導体素子を採用することができる。この場合、第1半導体素子20と第2半導体素子40は、互いに異種の半導体素子であってもよい。また、第1半導体素子20と第2半導体素子40の各々は、例えばシリコン(Si)、炭化ケイ素(SiC)、又は窒化ガリウム(GaN)といった各種の半導体材料を用いて構成されることができる。第1半導体素子20の上面電極20a及び下面電極20bを構成する材料には、特に限定されないが、例えばアルミニウム系又はその他の金属を採用することができる。同様に、第2半導体素子40の上面電極40a及び下面電極40bを構成する材料には、特に限定されないが、例えばアルミニウム系又はその他の金属を採用することができる。
半導体装置10は、第1上側放熱板22と、第1導体スペーサ24と、第1下側放熱板26とをさらに備える。第1導体スペーサ24は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されている。第1導体スペーサ24は、概して板形状あるいはブロック形状の部材であり、上面24aと、上面24aとは反対側に位置する下面24bとを有する。第1導体スペーサ24は封止体12内に位置している。第1導体スペーサ24の上面24aは、第1上側放熱板22にはんだ層23を介して接合されている。第1導体スペーサ24の下面24bは、第1半導体素子20の上面電極20aにはんだ層25を介して接合されている。即ち、第1導体スペーサ24は、第1半導体素子20に電気的に接続されている。第1導体スペーサ24は、必ずしも必要とされないが、第1信号端子18を第1半導体素子20に接続する際のスペースを確保する。
第1上側放熱板22及び第1下側放熱板26は、例えば銅、アルミニウム又はその他の金属といった熱伝導性に優れた材料で構成されている。第1上側放熱板22は、概して直方体形状又は板形状の部材であり、上面22aと、上面22aとは反対側に位置する下面22bとを有している。第1上側放熱板22の上面22aは、封止体12の上面12aにおいて外部に露出されている。また、第1上側放熱板22の下面22bは、前述した第1導体スペーサ24の上面24aにはんだ層23を介して接合されている。即ち、第1上側放熱板22は第1導体スペーサ24を介して第1半導体素子20と電気的及び熱的に接続されている。これにより、第1上側放熱板22は、半導体装置10の電気回路の一部を構成するだけでなく、第1半導体素子20の熱を外部に放出する放熱板としても機能する。ここで、第1上側放熱板22は、本明細書が開示する技術における第1部材の一例である。
第1下側放熱板26は、概して直方体形状又は板形状の部材であり、上面26aと、上面26aとは反対側に位置する下面26bとを有している。第1下側放熱板26の下面26bは、封止体12の下面12bにおいて外部に露出されている。また、第1下側放熱板26の上面26aは、第1半導体素子20の下面電極20bにはんだ層27を介して接合されている。即ち、第1下側放熱板26は、第1半導体素子20と電気的及び熱的に接続されている。これにより、第1下側放熱板26においても半導体装置10の電気回路の一部を構成するだけでなく、第1半導体素子20の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置10は、封止体12の両面12a、12bに第1上側放熱板22及び第1下側放熱板26が露出される両面冷却構造を有する。
また半導体装置10は、第2上側放熱板42と、第2導体スペーサ44と、第2下側放熱板46とをさらに備える。第2導体スペーサ44は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されている。第2導体スペーサ44は、概して板形状あるいはブロック形状の部材であり、上面44aと、上面44aとは反対側に位置する下面44bとを有する。第2導体スペーサ44は封止体12内に位置している。第2導体スペーサ44の上面44aは、第2上側放熱板42にはんだ層43を介して接合されている。第2導体スペーサ44の下面44bは、第2半導体素子40の上面電極40aにはんだ層45を介して接合されている。即ち、第2導体スペーサ44は、第2半導体素子40に電気的に接続されている。第2導体スペーサ44は、必ずしも必要とされないが、第2信号端子19を第2半導体素子40に接続する際のスペースを確保する。
第2上側放熱板42及び第2下側放熱板46は、例えば銅、アルミニウム又はその他の金属といった熱伝導性に優れた材料で構成されている。第2上側放熱板42は、概して直方体形状又は板形状の部材であり、上面42aと、上面42aとは反対側に位置する下面42bとを有している。第2上側放熱板42の上面42aは、封止体12の上面12aにおいて外部に露出されている。また第2上側放熱板42の下面42bは、前述した第2導体スペーサ44の上面44aにはんだ層43を介して接合されている。即ち、第2上側放熱板42は第2導体スペーサ44を介して第2半導体素子40と電気的及び熱的に接続されている。これにより、第2上側放熱板42は、半導体装置10の電気回路の一部を構成するだけでなく、第2半導体素子40の熱を外部に放出する放熱板としても機能する。
第2下側放熱板46は、概して直方体形状又は板形状の部材であり、上面46aと、上面46aとは反対側に位置する下面46bを有している。第2下側放熱板46の下面46bは、封止体12の下面12bにおいて外部に露出されている。また、第2下側放熱板46の上面46aは、第2半導体素子40の下面電極40bにはんだ層47を介して接合されている。即ち、第2下側放熱板46は、第2半導体素子40と電気的及び熱的に接続されている。これにより、第2下側放熱板46においても半導体装置10の電気回路の一部を構成するだけでなく、第2半導体素子40の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置10は、封止体12の両面12a、12bに第2上側放熱板42及び第2下側放熱板46が露出される両面冷却構造を有する。第2下側放熱板46は、後述する第1継手部22c及び第2継手部46cを介して、第1上側放熱板22に接続されている。第2下側放熱板46は、本明細書が開示する技術における第2部材の一例である。
上述したように、半導体装置10は外部接続端子として、P端子14、N端子15及びO端子16を備える。本実施例におけるP端子14、N端子15及びO端子16は、銅で構成されている。但し、P端子14、N端子15及びO端子16は、銅に限定されず、他の導体で構成されてもよい。P端子14は、封止体12の内部において、第1下側放熱板26の上面26aに接続されている。N端子15は、封止体12の内部において、第2上側放熱板42の下面42bに接続されている。そして、O端子16は、第2下側放熱板46の上面46aに接続されている。一例ではあるが、P端子14及びO端子16は、それぞれ第1下側放熱板26及び第2下側放熱板46に一体に形成されている。但し、P端子14及びO端子16の一方又は両方は、それぞれ第1下側放熱板26及び第2下側放熱板46に例えば溶接によって接合されてもよい。また、N端子15は、後述するが、第2上側放熱板42の継手部42cにはんだ付けによって接合されている。半導体装置10は外部接続端子として、複数の第1信号端子18及び複数の第2信号端子19もまた備える。本実施例における複数の信号端子18、19は、第1半導体素子20及び第2半導体素子40にそれぞれボンディングワイヤ18a、19aによって接続されている。
図2、図3に示すように、半導体装置10の第1上側放熱板22は、導体で構成された第1継手部22cをさらに有する。同様に第2下側放熱板46は、導体で構成された第2継手部46cをさらに有する。第1継手部22c及び第2継手部46cは、封止体12の内部に位置している。第1上側放熱板22の第1継手部22cは、第2下側放熱板46の第2継手部46cにはんだ層50を介して接合されている。即ち、第1継手部22c及び第2継手部46cは、第1上側放熱板22と第2下側放熱板46との間を電気的に接続している。これにより、第1半導体素子20と第2半導体素子40は、第1継手部22c及び第2継手部46cを介して直列に接続される。第1継手部22c及び第2継手部46cは、例えば銅で構成されることができる。第1継手部22cと第1上側放熱板22とは、一体に形成されていてもよいし、互いに接合されていてもよい。この場合の接合手法は、特に限定されず、例えば溶接によって接合されていてもよい。同様に、第2継手部46cの第2下側放熱板46とは、一体に形成されていてもよいし、互いに接合されていてもよい。この場合の接合手法においても、特に限定されず、例えば溶接によって接合されていてもよい。
図2、図3、図4に示すように、第1上側放熱板22の下面22bには、はんだ層23を取り囲むようにはんだ吸収溝22dが設けられている。このはんだ吸収溝22dにより、第1導体スペーサ24と第1上側放熱板22とをはんだ付けする際に、余剰なはんだは収容され、意図しない範囲まではんだが濡れ広がることを防止することができる。同様に、第2上側放熱板42の下面42bには、はんだ層43を取り囲むようにはんだ吸収溝42dが設けられている。このはんだ吸収溝42dにより、第2導体スペーサ44と第2上側放熱板42とをはんだ付けする際に、余剰なはんだは収容され、意図しない範囲まで濡れ広がることを防止することができる。一例ではあるが、本実施例の半導体装置10では、第1上側放熱板22と第2上側放熱板42とに、同じ形状の部材が採用されている。
第1上側放熱板22では、第1継手部22cにも、はんだ吸収溝22eが設けられている。はんだ吸収溝22eは、第2継手部46cとの間に位置するはんだ層50を取り囲むように設けられている。このはんだ吸収溝22eにより、第1継手部22cと第2継手部46cとをはんだ付けする際に、余剰なはんだは収容され、意図しない範囲まではんだが濡れ広がることを防止することができる。同様に、第2上側放熱板42の継手部42cにも、はんだ吸収溝42eが設けられている。このはんだ吸収溝42eは、N端子15との間に位置するはんだ層(不図示)を取り囲むように設けられている。このはんだ吸収溝42eにより、第2上側放熱板42の継手部42cとN端子15とをはんだ付けする際に、余剰なはんだは収容され、意図しない範囲まで濡れ広がることを防止することができる。
次に、図5、図6を参照して、第1上側放熱板22の第1継手部22cと、第2下側放熱板46の第2継手部46cとの接合構造について説明する。図5、図6に示すように、第1上側放熱板22の第1継手部22cにおいて、はんだ層50と接触している領域を第1はんだ接合エリアS1と称し、第2下側放熱板46の第2継手部46cにおいて、はんだ層50と接触している領域を第2はんだ接合エリアS2と称する。前述したように、第1上側放熱板22の第1継手部22cには、はんだ層50が接触する第1はんだ接合エリアS1の周縁に沿って、はんだ吸収溝22eが設けられている。はんだ吸収溝22eの内周縁Eは、平面視において、第2はんだ接合エリアS2よりも外側に位置する。即ち、第1上側放熱板22における第1はんだ接合エリアS1の面積が、第2下側放熱板46の第2継手部46cにおける第2はんだ接合エリアS2の面積よりも大きくなるように、第1継手部22cのはんだ吸収溝22eが設けられている。
このような構成によると、図7に示すように、半導体装置10の製造段階において、第1継手部22cと第2継手部46cとの間をはんだ付けする際に、溶融したはんだ50の第2はんだ接合エリアS2に対する接触角θが、90度よりも十分に大きくなる。ここで、第1継手部22cと第2継手部46cとの間ではんだ50が溶融すると、溶融したはんだ50の表面張力Fに起因して、第1継手部22cと第2継手部46cとの間に吸着力が作用する。この吸着力の大きさは接触角θに応じて変化し、接触角θが90度を超える範囲では、接触角θが大きくなるほど吸着力は低下する。第1継手部22cと第2継手部46cに作用する吸着力が低下することで、第1上側放熱板22と第2下側放熱板46の第2継手部46cとの相対的な位置や姿勢の変化が抑制され、半導体装置10の寸法精度が向上する。ここで、溶融したはんだ50は、前述したはんだ層50を構成することから、ここでは同じ符号を付して説明する。後述するはんだ23、43においても同様に、それぞれはんだ層23、43を構成することから、同じ符号を付して説明する。
以下では、図7を参照しながら、実施例の半導体装置10の製造方法の具体例について説明する。ここでは特に、上述した第1継手部22cと第2継手部46cとの間のはんだ付けを行う工程を説明する。先ず、第1導体スペーサ24と、第1半導体素子20と、第1下側放熱板26とを用意し、これらを上から順に配置し、はんだ付けすることによって第1積層体Xを形成する。第1導体スペーサ24と第1半導体素子20との間及び第1半導体素子20と第1下側放熱板26との間には、それぞれはんだ層25、27が介挿される。同様に、第2導体スペーサ44と、第2半導体素子40と、第2下側放熱板46とを用意し、これらを上から順に配置し、はんだ付けすることによって第2積層体(不図示)を形成する。第2導体スペーサ44と第2半導体素子40との間及び第2半導体素子40と第2下側放熱板46との間には、それぞれはんだ層45、47が介挿される。ここで、はんだ付けのときに採用するはんだは、シート形状のはんだであってよい。また、第1下側放熱板26及び第2下側放熱板46は、それぞれが一体に形成されたリードフレームの構造を有していてもよい。
次いで、第1上側放熱板22を用意し、第1上側放熱板22の下面22bを上にして配置する。同様に、第2上側放熱板42を用意し、第2上側放熱板42の下面42bを上にして配置する。図7に示すように、下面22bを上側に配置した第1上側放熱板22上に、第1積層体Xを反転させ、第1積層体Xの第1導体スペーサ24の上面24aを下側にして配置する。また第1導体スペーサ24と第1上側放熱板22との間には、はんだ23が配置される。そして、第2上側放熱板42も同様に下面42bを上にして配置する。下面42bを上側に配置した第2上側放熱板42上に、第2積層体を反転させ、第2積層体の第2導体スペーサ44の上面24aを下側にして配置する。このとき、第2積層体における第2下側放熱板46の第2継手部46cが、第1上側放熱板22の第1継手部22c上に位置するように配置する。詳細には、第1継手部22cのはんだ吸収溝22eの内周縁Eが、第2継手部46cの第2はんだ接合エリアS2の外側に位置するように、第2下側放熱板46を配置する。また第2導体スペーサ44と第2上側放熱板42との間及び第1継手部22cと第2継手部46cとの間には、はんだ43、50が配置される。ここでいうはんだ23、43、50は、シート形状のはんだを採用することができる。一例ではあるが、上述した上側放熱板22、42に第1積層体X及び第2積層体を積層する作業は、予め治具Jを上側放熱板22、42の下に設置してから行ってもよい。この治具Jにより、第1積層体X及び第2積層体の高さの位置決めを比較的に精度よく行うことができる。第2継手部46cの高さ位置においても同様である。但し、図7では、理解を高めるために、第2上側放熱板42及び第2積層体の図示は省略する。
上記のように配置した部材を、例えばリフロー炉などによってはんだ付けする(図7参照)。この工程では、はんだ23、43、50を例えばリフロー炉で加熱し溶融させ、第1上側放熱板22と第1積層体Xとの間、第2上側放熱板42と第2積層体との間、及び、第1継手部22cと第2継手部46cとの間をそれぞれはんだ付けする。このように二つの部材が互いにはんだ付けされるとき、溶融したはんだ23、43、50の表面張力Fに起因して、二つの部材の間に吸着力が作用する。特に本実施例の第1継手部22cのような、第1上側放熱板22の重心22gから離れて位置する部材とのはんだ付けの場合、第1継手部22cに作用する吸着力は、第1上側放熱板22の位置や姿勢を変化させやすい。
しかしながら、上述したように、本実施例の第1継手部22cに設けられているはんだ吸収溝22eは、平面視において、第2継手部46cの第2はんだ接合エリアS2よりも外側に位置する。即ち、第1上側放熱板22における第1はんだ接合エリアS1の面積が、第2下側放熱板46の第2継手部46cにおける第2はんだ接合エリアS2の面積よりも大きくなるように、第1継手部22cのはんだ吸収溝22eが設けられている。このような構成によると、第1継手部22cと第2継手部46cとの間のはんだ付けにおいて、溶融したはんだ50の第2はんだ接合エリアS2に対する接触角θが、90度よりも十分に大きくなる。これにより、第1継手部22cと第2継手部46cに作用する吸着力が低下し、第1上側放熱板22と第2下側放熱板46の第2継手部46cとの相対的な位置や姿勢の変化が抑制され、半導体装置10の寸法精度が向上する。
本実施例において、第1継手部22cのはんだ吸収溝22eは幅寸法を比較的に小さくすることができる。このはんだ吸収溝22eの幅寸法は、例えば0.5mm以下であってもよい。これにより、第1はんだ接合エリアS1の面積が第2はんだ接合エリアS2面積よりも大きくなるように、第1継手部22cにおける第1はんだ接合エリアS1のスペースが十分に確保される。
本実施例において、第1継手部22cの厚み寸法は特に限定されず、第1上側放熱板22と同様の厚み寸法であってもよい。この場合、第1上側放熱板22の重心22gは、比較的に第1継手部22c側へシフトする。これにより、第1継手部22cは、第1上側放熱板22の重心22gに近づくため、はんだ50の表面張力Fに起因して第1継手部22cと第2継手部46cの間に作用する吸着力は低下する。
本実施例において、第2上側放熱板42の継手部42cにおけるはんだ吸収溝42eの説明を省略したが、第1上側放熱板22と同様に、このはんだ吸収溝42eの内周縁が、N端子15のはんだ接合エリアよりも外側に設置されていてもよい。その場合、溶融したはんだのN端子15のはんだ接合エリアに対する接触角θが90度よりも十分に大きくなり、第2上側放熱板42の継手部42cとN端子15に作用する吸着力は低下する。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10:半導体装置
12:封止体
14:P端子
15:N端子
16:O端子
18、19:信号端子
20、40:半導体素子
22:第1上側放熱板
22c:第1継手部
22e:第1継手部のはんだ吸収溝
22g:第1上側放熱板の重心
23、25、27、43、45、47、50:はんだ(層)
24、44:導体スペーサ
26:第1下側放熱板
42:第2上側放熱板
42c:第2上側放熱板の継手部
42e:第2上側放熱板の継手部のはんだ吸収溝
46:第2下側放熱板
46c:第2継手部
E:第1継手部のはんだ吸収溝の内周縁
F:はんだの表面張力
S1:第1はんだ接合エリア
S2:第2はんだ接合エリア
X:第1積層体
θ:接触角

Claims (1)

  1. 第1部材と、
    前記第1部材に、はんだ層を介して接合された第2部材と、
    を備え、
    前記第1部材の前記はんだ層に接触する範囲を第1はんだ接合エリアとし、前記第2部材の前記はんだ層に接触する範囲を第2はんだ接合エリアとしたときに、
    前記第1部材には、前記第1はんだ接合エリアの周縁に沿って、はんだ吸収溝が設けられており、
    前記第1はんだ接合エリアは、平面視において、前記第1部材の重心から離れて位置しており、
    前記はんだ吸収溝の内周縁は、平面視において、前記第2はんだ接合エリアよりも外側に位置する、
    半導体装置。
JP2018039914A 2018-03-06 2018-03-06 半導体装置 Pending JP2019153751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018039914A JP2019153751A (ja) 2018-03-06 2018-03-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018039914A JP2019153751A (ja) 2018-03-06 2018-03-06 半導体装置

Publications (1)

Publication Number Publication Date
JP2019153751A true JP2019153751A (ja) 2019-09-12

Family

ID=67946986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018039914A Pending JP2019153751A (ja) 2018-03-06 2018-03-06 半導体装置

Country Status (1)

Country Link
JP (1) JP2019153751A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235081A (ja) * 2011-04-19 2012-11-29 Toyota Motor Corp 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235081A (ja) * 2011-04-19 2012-11-29 Toyota Motor Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP2019153752A (ja) 半導体装置
JP2019033226A (ja) 半導体装置
JP2017028105A (ja) 半導体装置
JP6919392B2 (ja) 半導体モジュール
JP2019134018A (ja) 半導体装置
JP2021141221A (ja) 半導体モジュール
JP7147186B2 (ja) 半導体装置
CN111354710A (zh) 半导体装置及其制造方法
JP6218856B2 (ja) 電力変換装置
JP5987634B2 (ja) パワー半導体モジュール
JP2019083292A (ja) 半導体装置
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
US10847448B2 (en) Semiconductor device and method of manufacturing the same
JP2019153751A (ja) 半導体装置
JP7106891B2 (ja) 半導体装置
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
US20190221494A1 (en) Semiconductor device
JP2019067950A (ja) 半導体装置の製造方法
JP7069848B2 (ja) 半導体装置
US11658231B2 (en) Semiconductor device
JP7147187B2 (ja) 半導体装置
JP7095641B2 (ja) 半導体装置
JP2018037452A (ja) パワー半導体モジュール
US20200266130A1 (en) Semiconductor device
JP7159609B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220614