CN112542438B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112542438B
CN112542438B CN202010959502.2A CN202010959502A CN112542438B CN 112542438 B CN112542438 B CN 112542438B CN 202010959502 A CN202010959502 A CN 202010959502A CN 112542438 B CN112542438 B CN 112542438B
Authority
CN
China
Prior art keywords
face
lead frame
connection
protrusion
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010959502.2A
Other languages
English (en)
Other versions
CN112542438A (zh
Inventor
山口翔
唐泽纯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN112542438A publication Critical patent/CN112542438A/zh
Application granted granted Critical
Publication of CN112542438B publication Critical patent/CN112542438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

根据一个实施方式的半导体装置包括第一引线框架、第二引线框架、半导体芯片和导电部件。第二引线框架具有设置有凹部的第一面，并且与第一引线框架分离。半导体芯片搭载于第一引线框架。导电部件具有第二面，该第二面通过导电粘合剂连接至第一面，第二面具有至少部分地容纳在所述凹部中的凸部，并且导电部件将半导体芯片和第二引线框架彼此电连接。所述凹部和所述凸部在沿着第一面延伸的第一方向上的长度，大于沿着第一面并且正交于第一方向的第二方向上的长度。

Description

半导体装置
技术领域
概括地说，本文描述的实施方式涉及半导体装置。
背景技术
已知的半导体装置包括引线框架和具有电极的半导体芯片，其中引线框架和电极例如通过板状连接器来彼此电连接。电极和连接器、引线框架和连接器之间通过诸如焊料之类的导电粘合剂来彼此机械地和电气地连接。
例如，根据将引线框架和连接器连接在一起的导电粘合剂的状况，这种半导体装置的质量可能会下降。
发明内容
根据一个实施方式，一种半导体装置包括第一引线框架、第二引线框架、半导体芯片和导电部件。第二引线框架与第一引线框架间隔开，并且具有设置有凹部的第一面。半导体芯片搭载于第一引线框架。导电部件具有第二面，该第二面通过导电粘合剂连接至第一面，第二面具有至少部分地容纳在所述凹部中的凸部。所述凹部在沿着第一面延伸的第一方向上的长度，大于沿着第一面并且正交于第一方向的第二方向上的长度。所述凸部在第一方向上的长度，大于第二方向上的长度。
附图说明
图1是第一实施方式的半导体装置的示例性透视图；
图2是省略了密封树脂的第一实施方式的半导体装置的平面图；
图3是第一实施方式的半导体装置的示例性截面图；
图4是第一实施方式的第二引线框架和第一连接器的一部分的示例性示意截面图；
图5是第一实施方式的第二引线框架和第一连接器的一部分的示例性示意性透视图；
图6是第一实施方式的第二连接面和第四连接面的示例性示意平面图；
图7是根据第二实施方式的第二引线框架和第一连接器的一部分的示例性示意性透视图；
图8是第二实施方式的第二引线框架和第一连接器的部分的示例性示意性截面图；以及
图9是第二实施方式的第二连接面和第四连接面的示例性示意平面图。
具体实施方式
第一实施方式
下面参考图1至图6来描述第一实施方式。在本说明书中，可以通过多种表达来描述根据实施方式的组件以及这些组件的描述。这些组件以及其描述是示例性的，并且不受本说明书表达的限制。可以通过与本说明书中的命名不同的命名来标识组件。可以通过与本说明书的表达不同的表达来描述这些组件。
图1是第一实施方式的半导体装置1的示例性透视图。半导体装置1例如是功率装置。半导体装置1并不限于该示例，并且可以是另一种装置。
如附图所示，在本说明书中，为了方便起见，定义了X轴、Y轴和Z轴。X轴、Y轴和Z轴彼此正交。沿着半导体装置1的宽度设置X轴。沿着半导体装置1的长度(深度)设置Y轴。沿着半导体装置1的厚度设置Z轴。
此外，在本说明书中，定义了X方向、Y方向和Z方向。X方向是沿着X轴的方向，并且包括由X轴的箭头指示的+X方向和作为与X轴的箭头相反方向的-X方向。Y方向是沿着Y轴的方向，并且包括由Y轴的箭头指示的+Y方向和作为与Y轴的箭头相反方向的-Y方向。Z方向是沿着Z轴的方向，并且包括由Z轴的箭头指示的+Z方向和作为与Z轴的箭头相反方向的-Z方向。
半导体装置1具有半导体芯片10、第一引线框架11、第二引线框架12、第三引线框架13、第一连接器14、第二连接器15和密封树脂16。第一连接器14是导电部件的一例。第二连接器15也可以是导电部件的一例。图1以假想的方式用双点划线示出了密封树脂16。
第一引线框架11电连接至半导体芯片10。第二引线框架12经由第一连接器14电连接至半导体芯片10。第三引线框架13经由第二连接器15电连接至半导体芯片10。密封树脂16将半导体芯片10、第一引线框架11至第三引线框架13的一部分、第一连接器14和第二连接器15密封。
例如，半导体芯片10是诸如纵向金属氧化物半导体场效应晶体管(MOSFET)的纵向装置。半导体芯片10并不限于该例子，并且可以是纵向绝缘栅双极晶体管(IGBT)、纵向二极管或其它半导体芯片。
半导体芯片10包含硅(Si)作为半导体。半导体芯片10并不限于该例子，并且可以包含例如不同于SiC(如，SiC或GaN)的化合物半导体。
图2是省略了密封树脂16的第一实施方式的半导体装置1的示例性平面图。图3是第一实施方式的半导体装置1的示例性截面图。半导体芯片10具有图3中所示的下表面21、上表面22、第一电极25和第二电极26、以及图2中所示的第三电极27。
在本实施方式中，为了方便起见，基于图2和图3，表示诸如上部和下部之类的方向的表达。指示方向的表达并不限制半导体装置1中的部件的位置和方向。
如图3中所示，下表面21是朝向-Z方向的大致平坦的表面。上表面22与下表面21相对。上表面22是朝向+Z方向的大致平坦的表面。在下表面21上设置第一电极25。在上表面22上设置第二电极26和第三电极27。
半导体芯片10设置有将第一电极25与第二电极26和第三电极27彼此连接的电路径。例如，第一电极25是漏极。第二电极26例如是源电极。第三电极27例如是栅电极。第一电极25设置在下表面21的几乎整个部分。第二电极26小于第一电极25。第三电极27小于第二电极26。
第一引线框架11至第三引线框架13例如由铜制成，并且具有导电性。第一引线框架11至第三引线框架13例如具有板状。第一引线框架11至第三引线框架13的材料和形状并不限于这些例子。
如图2中所示，在X-Y平面上彼此间隔地布置第一引线框架11至第三引线框架13。可以将第一引线框架11至第三引线框架13布置在Z方向上的不同位置处。
第一引线框架11具有芯片焊盘(die pad)31和多个引线32。例如，通过冲压加工来制成第一引线框架11。一体地形成芯片焊盘31和引线32。
芯片焊盘31具有位于X-Y平面中的大致矩形的板状形状。芯片焊盘31具有第一连接面35。第一连接面35是朝向+Z方向的大致平坦的面。引线32与芯片焊盘31的边缘基本上彼此平行地延伸。例如，引线32从芯片焊盘31沿-X方向进行延伸。
第二引线框架12在+X方向上与第一引线框架11分离。换句话说，第二引线框架12在和从芯片焊盘31延伸的方向相反的方向上与引线32分离。
第二引线框架12设置有内部引线41和多个外部引线42。例如通过冲压加工来形成第二引线框架12。一体地形成内部引线41和外部引线42。
内部引线41具有位于X-Y平面中的大致矩形(四边形)的板状。内部引线41在Y方向上延伸。内部引线41具有第二连接面45。第二连接面45是第一面的一例。
第二连接面45是朝向+Z方向的大致矩形(四边形)大致平坦的面。也就是说，第二连接面45和第一连接面35朝向大致相同的方向。第二连接面45在Y方向上延伸。Y方向是第一面延伸的方向，并且是第一方向的一例。在本说明书中，某个要素延伸的方向是指，例如，基本为矩形的要素的长边方向。第二连接面45延伸的方向是指大致矩形的第二连接面45的长度方向。第二连接面45在Y方向上的长度比X方向上的长度更长。
可以将内部引线41和第二连接面45形成为其它形状，例如大致L形。当内部引线41和第二连接面45例如具有大致L形时，其一边(第一部分)延伸的方向和另一边(第二部分)延伸的方向分别是第一面延伸的示例性方向。
如图2中所示，多个外部引线42与内部引线41的边缘基本上彼此平行地延伸。例如，外部引线42从内部引线41沿+X方向延伸。也就是说，外部引线42在与引线32相反的方向上延伸。
如图3中所示，在Z方向上，内部引线41在+Z方向上未与第一引线框架11对齐。换句话说，在Z方向上，内部引线41的第二连接面45在+Z方向上与第一引线框架11的第一连接面35分离。内部引线41和外部引线42之间的连接部分弯曲。外部引线42在Z方向上设置在与第一引线框架11大致相同的位置。
如图2中所示，第三引线框架13与第一引线框架11在+X方向上分开。此外，第三引线框架13与第二引线框架12在+Y方向上分开。因此，第一引线框架11至第三引线框架13彼此地分开。
第三引线框架13具有内部引线51和外部引线52。例如通过冲压加工来制成第三引线框架13。一体地形成内部引线51和外部引线52。
内部引线51具有位于X-Y平面中的大致矩形(四边形)的板状形状。内部引线51在Y方向上延伸。内部引线51具有第三连接面55。第三连接面55也可以是第一面的一例。
第三连接面55是朝向+Z方向的大致矩形(四边形)大致平坦的面。也就是说，第三连接面55朝向与第一连接面35大致相同的方向。第三连接面55沿Y方向延伸。第三连接面55在Y方向上的长度比其在X方向上的长度更长。在Y方向上，第三连接面55比第二连接面45更短。
例如，外部引线52从内部引线51的边缘，沿+X方向延伸。也就是说，外部引线52与第二引线框架12的外部引线42基本平行地延伸。
在Z方向上，内部引线51在+Z方向上未与第一引线框架11对齐。内部引线51和外部引线52之间的连接部分是弯曲的。外部引线52在Z方向上设置在与第一引线框架11大致相同的位置。
半导体芯片10设置在第一引线框架11的芯片焊盘31上。如图3中所示，半导体芯片10的下表面21和芯片焊盘31的第一连接面35彼此面对。
半导体芯片10的第一电极25通过诸如焊料之类的导电粘合剂，机械地和电气地连接至芯片焊盘31的第一连接面35。因此，半导体芯片10安装在第一引线框架11上。
第一连接器14和第二连接器15例如由铜制成，并且具有导电性。第一连接器14和第二连接器15例如具有板状形状。第一连接器14和第二连接器15中的每一个均比第一引线框架11至第三引线框架13中的每一个更厚。第一连接器14和第二连接器15的材料和形状并不限于这些例子。
第一连接器14具有第一连接部61、第二连接部62和中间部63。例如通过冲压加工来形成第一连接器14。一体地形成第一连接部61、第二连接部62和中间部63。
第二连接部62在+X方向上与第一连接部61分开。中间部63将第一连接部61和第二连接部62彼此连接。在Z方向上，第二连接部62在+Z方向上与第一连接部61分离。中间部63被弯曲成具有与第二连接部62相比在+Z方向上与第一连接部进一步分离的部分。
第一连接部61设置在半导体芯片10的第二电极26上。第一连接部61通过诸如焊料之类的导电粘合剂，机械和电气地连接到半导体芯片10的第二电极26。
第二连接部62具有位于X-Y平面中的大致矩形(四边形)的板状形状。第二连接部62在Y方向上延伸。也就是说，第二连接部62基本平行于第二引线框架12的内部引线41来延伸。
图4是第一实施方式的第二引线框架12和第一连接器14的一部分的示意性截面图。如图4中所示，第二连接部62具有第四连接面65。第四连接面65是第二面的一例。第四连接面65是朝向-Z方向的大致矩形(四边形)大致平坦的面。也就是说，第四连接面65朝向与第二连接面45所朝向的方向相反的方向。
图5是第一实施方式的第二引线框架12和第一连接器14的一部分的示例性示意性透视图。如图5中所示，第四连接面65在Y方向上延伸。第四连接面65在Y方向上的长度比其在X方向上的长度更长。
第四连接面65面对第二引线框架12的第二连接面45。在Y方向上，第二连接面45比第四连接面65更长。第二连接面45和第四连接面65并不限于这些例子。
如图4中所示，焊料68散布在第二连接面45和第四连接面65之间。焊料68是示例性的导电粘合剂。焊料68是含铅焊料或无铅焊料。导电粘合剂并不限于焊料68，并且可以例如是银浆或焊剂。
焊料68用于将第一连接器14的第四连接面65与第二引线框架12的第二连接面45机械地和电气地连接。因此，第一连接器14将半导体芯片10的第二电极26和第二引线框架12彼此电连接。
如图2中所示，第二连接器15具有第三连接部分71、第四连接部分72和中间部73。中间部73将第三连接部分71和第四连接部分72彼此连接。
第三连接部分71设置在半导体芯片10的第三电极27上。第三连接部分71通过诸如焊料之类的导电粘合剂，机械地和电气地连接到半导体芯片10的第三电极27。
图4可以示意性地示出第一实施方式的第三引线框架13和第二连接器15的一部分。如图4中所示，第四连接部分72具有第五连接面75。第五连接面75可以是示例性的第二面。第五连接面75是指向-Z方向的大致矩形(四边形)大致平坦的面。
第四连接部分72具有位于X-Y平面内的大致矩形(四边形)的板状形状。第四连接部分72在Y方向上延伸。因此，第五连接面75也在Y方向上延伸。第五连接面75面对第三引线框架13的第三连接面55。
焊料78介于第三连接面55和第五连接面75之间。焊料78可以是示例性的导电粘合剂。焊料78将第二连接器15的第五连接面75与第三引线框架13的第三连接面55机械地和电气地连接。因此，第二连接器15将半导体芯片10的第三电极27与第三引线框架13彼此电连接。
如图3中所示，密封树脂16覆盖半导体芯片10、第一引线框架11的芯片焊盘31、第二引线框架12的内部引线41、第三引线框架13的内部引线51、第一连接器14以及第二连接器15。第一引线框架11的引线32、第二引线框架12的外部引线42和第三引线框架13的外部引线52位于密封树脂16的外侧，并用作半导体装置1的端子。
例如，利用焊料将第一引线框架11的引线32、第二引线框架12的外部引线42和第三引线框架13的外部引线52连接到电路板的焊盘。因此，将半导体装置1安装在电路板上。
如图4中所示，第二引线框架12的第二连接面45设置有凹部81。在本实施方式中，凹部81包括槽85。凹部81和槽85均是示例性凹槽。凹部81可以包括多个槽85和/或另一个凹部。例如，凹部81可以包括诸如孔、狭缝或切口之类的凹部。
槽85是从第二连接面45凹陷的部分。第二连接面45包括从第二连接面45的其它部分凹陷，并形成(规定出)槽85的凹面86。例如，通过冲压加工来形成槽85和凹面86。可以通过诸如切割之类的其它方法，来形成槽85和凹面86。
图6是第一实施方式的第二连接面45和第四连接面65的示例性示意性平面图。图6使用双点划线，以假想的方式示出了第四连接面65。如图6中所示，槽85在Y方向上延伸。槽85可以在相对于Y方向倾斜的方向上延伸。
槽85在Y方向(长边方向)上的长度比在X方向(短边方向)上的长度更长。X方向是沿着第二连接面45并且与Y方向正交的方向，并且X方向是示例性的第二方向。
在Y方向上，槽85的长度比第二连接面45的长度更短。槽85在Y方向上与第二连接面45的两端分开。槽85可以在Y方向上，从第二连接面45的一端延伸到第二连接面45的另一端。
如图4中所示，槽85具有大致半圆形的截面，作为与Y方向正交的截面。凹面86是大致半圆柱形的曲面。槽85和凹面86并不限于这些例子。槽85可具有例如具有大致三角形、大致四边形、大致梯形或其它形状的截面。
第一连接器14具有凸部91。凸部91包括突起95。凸部91和突起95均为凸部的一例。凸部91可以包括多个突起95和/或其它凸部。例如，凸部91可以包括诸如突出部或肋部之类的凸部。
突起95位于第一连接器14的第四连接面65，从第四连接面65突出。第四连接面65包括凸面96。凸面96从第四连接面65的其它部分突出，以形成突起95的外表面(表面)。例如，通过冲压加工来形成突起95和凸面96。可以通过诸如切割之类的其它方法，来形成突起95和凸面96。
如图6中的双点划线所示，突起95在Y方向上延伸。突起95可以在相对于Y方向倾斜的方向上延伸。突起95在Y方向(长边方向)上的长度比在X方向(短边方向)上的长度更长。
在Y方向上，突起95的长度比第四连接面65更短。突起95在Y方向上，与第四连接面65的两端分开。突起95可以在Y方向上，从第四连接面65的一端延伸至另一端。
如图4中所示，突起95具有大致半圆形的截面，作为与Y方向正交的截面。凸面96是大致半圆柱形的曲面。突起95和凸面96并不限于这些例子。突起95可以具有例如具有大致三角形、大致四边形、大致梯形或其它形状的截面。
突起95的截面的半径小于槽85的截面的半径。也就是说，槽85和突起95的截面形状在几何上彼此相似。槽85的截面大于突起95的截面。槽85和突起95并不限于这些例子，并且可以具有不同的形状和/或相同的尺寸。
如图6中所示，在Y方向上，突起95的长度比槽85更短。例如，在Y方向上的突起95和槽85之间的长度差大于在X方向上的长度差。突起95和槽85的尺寸并不限于该例子。
如图4中所示，突起95至少部分地容纳在槽85中。换句话说，突起95嵌入在槽85中。焊料68介于形成槽85的凹面86和形成突起95的凸面96之间。
下面举例说明了用于制造半导体装置1的方法的一部分。用于制造半导体装置1的方法并不限于以下方法，并且可以使用其它方法。首先，将焊膏涂覆到半导体芯片10的第一电极25或第一引线框架11的第一连接面35上。半导体芯片10设置在第一引线框架11上，使得焊膏介于第一电极25和第一连接面35之间。
接着，将焊膏涂覆至半导体芯片10的第二电极26或第一连接器14的第一连接部61。此外，将焊膏(焊料68)涂覆至第二引线框架12的第二连接面45或第一连接器14的第四连接面65。
可以将焊膏(焊料68)涂覆至第二连接面45中的凹面86或其它部分。可以将焊膏涂覆至第四连接面65中的凸面96或者其它部分。
第一连接器14设置在半导体芯片10上，使得焊膏介于第二电极26和第一连接部61之间。同时，第一连接器14设置在第二引线框架12上，使得焊膏(焊料68)介于第二连接面45和第四连接面65之间。
接着，将焊膏涂覆至半导体芯片10的第三电极27或第二连接器15的第三连接部71。此外，将焊膏(焊料78)施加至第三引线框架13的第三连接面55或第二连接器15的第五连接面75。
第二连接器15设置在半导体芯片10上，使得焊膏介于第三电极27和第三连接部71之间。同时，第二连接器15设置在第三引线框架13上，使得焊膏(焊料78)介于第三连接面55和第五连接面75之间。
接着，通过回流将焊膏熔化并固化。回流的焊料将第一电极25和第一连接面35彼此连接，将第二电极26和第一连接部61彼此连接，并且将第三电极27和第二连接器15彼此连接。回流的焊料78将第三连接面55和第五连接面75彼此连接。
通过回流而熔化的焊料68在第二连接面45和第四连接面65之间流动。焊料68通过表面张力附着在凹面86和凸面96上，并且也附着在第二连接面45的其它部分和第四连接面65的其它部分上。
熔化焊料68，由此第二引线框架12和第一连接器14可以相互相对地移动。第一连接器14相对于第二引线框架12移动，使得例如第二连接面45和第四连接面65之间的距离基本均匀。此外，第一连接器14相对于第二引线框架12移动，由此突起95嵌入到槽85中。
通过熔化的焊料68的表面张力，使第一连接器14移动，使得第二连接面45和第四连接面65基本上彼此平行地延伸。通过熔化的焊料68的表面张力，使突起95移动以与槽85基本平行地延伸。此外，通过熔化的焊料68的表面张力，将突起95移动至槽85的大致中心。换句话说，移动突起95，使得凸面96和凹面86之间的距离基本均匀。
利用熔化的焊料68的表面张力，将第一连接器14移动到相对于第二引线框架12的期望位置。例如，可以通过第二连接面45和第四连接面65的形状以及凹部81和凸部91的位置和形状来设定该期望位置。因此，熔化的焊料68的表面张力用于使第二引线框架12和第一连接器14对齐。
例如，熔化的焊料68使第一连接器14相对于第二引线框架12，在X方向、Y方向、以及围绕与Z轴平行的旋转轴的旋转方向上移动以执行对准。例如，当第一连接器14相对于第二引线框架12，关于平行于Z轴的旋转轴倾斜时，熔化的焊料68的表面张力使第一连接器14相对于第二引线框架12绕旋转轴进行旋转。因此，第一连接器14移动到相对于第二引线框架12的期望位置。
熔化的焊料68使第一连接器14移动，以减小(校正)第一连接器14与相对于第二引线框架12的期望位置的偏移。在回流之后，第二引线框架12和第一连接器14的相对位置可以是稍微偏离期望位置。
在回流包括焊料68和78的多片焊料之后，半导体芯片10、第一引线框架11、第二引线框架12、第三引线框架13的一部分、第一连接器14和第二连接器15用密封树脂16进行密封。因此，制造出半导体装置1。
在上述的根据第一实施方式的半导体装置1中，第一连接器14包括设置有凸部91的第四连接面65。第四连接面65通过焊料68连接至第二引线框12的第二连接面45。凸部91至少部分地容纳在第二连接面45的凹部81中。由于焊料68的熔化，通常，第一连接器14可以相对于第二引线框架12移动，并与期望位置具有偏移。然而，在本实施方式中，当焊料68熔化时，凸部91嵌入到凹部81中。这使得可以防止第一连接器14与相对于第二引线框架12的期望位置具有偏移。也就是说，可以避免由于焊料68的熔化会导致的半导体装置1的质量下降。
通常，焊料68可能会由于在整个短边方向(X方向)区域中出现裂纹而破裂。在本实施方式中，凹部81和凸部91在Y方向(第二连接面45延伸的方向；或者长边方向)上的长度比在X方向(沿着第二连接面45并与Y方向正交的方向；或者短边方向)上的长度更长。换句话说，凹部81和凸部91通常在长边方向上延伸。由此，通过凹部81(凹面86)和凸部91(凸面96)，第二连结面45和第四连结面65在左右两端之间的长度变长。也就是说，如图4中所示，使第二连接面45和第四连接面65彼此连接的焊料68的短边方向两端之间的长度L增加。因此，焊料68不太可能被沿短边方向延伸的裂纹破坏。因此，可以避免由于焊料68的破裂而发生的半导体装置1的质量下降。
在回流期间，通常将第二引线框架12布置成第二连接面45面向上。因此，熔化的焊料68可以积聚在凹部81内，并且防止从第二连接面45流出。
凹部81和凸部91具有彼此相似的截面形状。凹部81的截面大于凸部91的截面。因此，凹部81和凸部91之间的焊料68的厚度基本一定，并且第一连接器14相对于第二引线框架12的位置(其由表面张力来设定)很容易保持一定。因此，防止了第一连接器14与相对于第二引线框架12的期望位置具有移位。
凹部81和凸部91在Y方向上延伸。因此，可以将凹部81和凸部91设置成更长的长度。凹部81和凸部91具有较长长度，则通过熔化的焊料68容易地校正第一连接器14相对于第二引线框架12的倾斜。因此，防止了第一连接器14与相对于第二引线框架12的期望位置偏移。
凹部81在Y方向上与第二连接面45的两端分开。因此，抑制了熔化的焊料68在长边方向上从第二连接面45的边缘流出。
在Y方向上，凸部91的长度短于凹部81的长度。因此，当焊料68熔化时，凸部91容易嵌入到凹部81中。因此，防止了第一连接器14与相对于第二引线框架12的期望位置发生偏移。
第二实施方式
下面参考图7至图9来描述第二实施方式。在以下实施方式的描述中，具有与已经描述的部件的功能相似的功能的部件，使用与已经描述的部件相同的附图标记来表示，并且可以省略其描述。对于所有功能和特性，由相同符号表示的多个部件不一定是共同的，并且根据各个实施方式，可以具有不同的功能和特性。
图7是根据第二实施方式的第二引线框架12和第一连接器14的一部分的示例性示意性透视图。图8是第二实施方式的第二引线框架12和第一连接器14的一部分的示意性截面图。图9是第二实施方式的第二连接面45和第四连接面65的示例性示意性平面图。
如图7中所示，第二实施方式的凹部81包括多个第一槽101和多个第二槽102。凹部81、第一槽101和第二槽102都是凹部的一例。
第一槽101和第二槽102是从第二连接面45凹陷的部分。第二连接面45包括多个凹面106。凹面106从第二连接面45的其它部分凹入，以形成(规定出)相应的第一槽101或第二槽102。
例如，通过冲压加工来形成第一槽101、第二槽102和凹面106。可以通过诸如切割之类的其它方法来形成第一槽101、第二槽102和凹面106。
第一槽101和第二槽102均在Y方向上延伸。第一槽101和第二槽102可以各自在相对于Y方向倾斜的方向上延伸。第一槽101和第二槽102中的每一个在Y方向(长边方向)上的长度比其在X方向(短边方向)上的长度更长。
在Y方向上，第一槽101和第二槽102均比第二连接面45更短。第一槽101和第二槽102与Y方向上的第二连接面45的两端分开。第一槽101或第二槽102中的至少一个可以从Y方向上的第二连接面45的一端或另一端中的至少一个延伸。
如图8中所示，第一槽101和第二槽102均具有半圆形截面，作为与Y方向正交的截面。第一槽101和第二槽102具有基本相同形状的部分。凹面106分别是大致半圆柱形的弯曲面。第一槽101、第二槽102和凹面106并不限于这些例子。第一槽101和第二槽102可以具有例如具有不同形状的截面。
多个第一槽101在X方向上彼此并置。多个第二槽102也在X方向上彼此并置。如图7中所示，第一槽101和第二槽102在Y方向上彼此间隔开。因此，在第一槽101和第二槽102之间在Y方向上存在中间面107。中间面107是第二连接面45的一部分，并且是朝向+Z方向的基本平坦的部分。
第二实施方式的凸部91包括多个第一突起111和多个第二突起112。凸部91、第一突起111和第二突起112都是凸部的一例。
第一突起111和第二突起112分别设置在第一连接器14的第四连接面65上，并且从第四连接面65突出。第四连接面65包括凸面116。凸面116从第四连接面65的其它部分突出，以形成相应的第一突起111或第二突起112的外表面(表面)。
例如，通过冲压加工来形成第一突起111、第二突起112和凸面116。可以通过诸如切割之类的其它种方法来形成第一突起111、第二突起112和凸面116。
如图9中的双点划线所示，第一突起111和第二突起112分别在Y方向上延伸。第一突起111和第二突起112可以各自在相对于Y方向倾斜的方向上延伸。第一突起111和第二突起112中的每一个在Y方向(长边方向)上的长度，比它们在X方向(短边方向)上的长度更长。
在Y方向上，第一突起111和第二突起112均比第四连接面65更短。第一突起111和第二突起112与Y方向上的第四连接面65的两端分开。第一突起111或第二突起112中的至少一个可以从Y方向上的第四连接面65的一端及另一端中的至少一个延伸。
如图8中所示，第一突起111和第二突起112均具有半圆形截面，作为与Y方向正交的截面。第一突起111和第二突起112具有基本相同形状的截面。凸面116分别是大致半圆柱形的曲面。第一突起111、第二突起112和凸面116并不限于这些例子。第一突起111和第二突起112可以具有例如具有不同形状的截面。
多个第一突起111在X方向上彼此并置。多个第二突起112也在X方向上彼此并置。如图7中所示，第一突起111和第二突起112在Y方向上彼此间隔开。因此，在第一突起111和第二突起112之间在Y方向上存在中间面117。中间面117是第四连接面65的一部分，并且是朝向-Z方向的基本平坦的部分。
如图8中所示，与第一槽101的截面的半径相比，第一突起111的截面的半径更小。也就是说，第一槽101和第一突起111具有彼此相似的截面形状。第一槽101的截面大于第一突起111的截面。第一槽101和第一突起111并不限于这些例子，并且可以具有不同的形状和/或相同的尺寸。类似地，第二槽102和第二突起112也具有彼此相似的截面形状。第二槽102的截面大于第二突起112的截面。
如图9中所示，在Y方向上，与第一槽101的长度相比，第一突起111的长度更短。在Y方向上，与第二槽102的长度相比，第二突起112的长度更短。第一槽101、第二槽102、第一突起111和第二突起112的尺寸并不限于这些例子。
如图8中所示，多个第一突起111分别至少部分地容纳在相应的第一槽101中。多个第二突起112分别至少部分地容纳在相应的第二槽102中。换句话说，第一突起111和第二突起112分别嵌入到对应的第一槽101和第二槽102中。焊料68介于形成第一槽101或第二槽102的凹面106与形成第一突起111或第二突起112的凸面116之间。
在上述的第二实施方式的半导体装置1中，多个第一槽101和第一突起111在X方向(短边方向)上彼此并置。因此，第二连接面45和第四连接面65在短边方向上的两端之间的长度，通过第一槽101(凹面106)和第一突起111(凸面116)进一步增加。也就是说，如图8中所示，使在短边方向的两端之间的将第二连接面45和第四连接面65相互连接的焊料68的长度L增加。因此，防止了焊料68由于沿短边方向延伸的裂纹而破裂。
第一槽101和第二槽102在Y方向(长边方向)上彼此间隔开。此外，第一突起111和第二突起112在长边方向上彼此间隔开。因此，熔化的焊料68可以在第二引线框架12的中间面107和第一连接器14的中间面117之间流动。因此，穿过中间面107和117之间的焊料68可以均匀地散布，以抑制焊料68在短边方向上不均匀地分布。
在上述实施方式中，凹部81不仅可以设置在第二引线框架12中，而且可以设置在第三引线框架13的第三连接面55中。此外，不仅第一连接器14而且第二连接器15也可以具有凸部91。在这种情况下，关于凹部81和凸部91的先前描述可以通过将第二引线框架12、第一连接器14、第二连接面45、第四连接面65和焊料68替换为第三引线框架13、第二连接器15、第三连接面55、第五连接面75和焊料78，来描述第三引线框架13的凹部81和第二连接器15的凸部91。
根据上述的至少一个实施方式，导电部件具有第二面并且将半导体芯片和第二引线框架彼此电连接。第二面通过导电粘合剂连接至第一面，并具有至少部分地容纳在凹部中的凸部。因此，当导电粘合剂熔化时，凸部嵌入到凹部中，从而防止了导电部件与相对于第二引线框架的期望位置发生偏移。通常，当在短边方向上在导电粘合剂的整个区域中产生裂纹时，在导电粘合剂中可能发生破裂。在本实施方式中，凹部和凸部在沿第一面延伸的第一方向(长边方向)上的长度比沿着第一面且与第一方向正交的第二方向(短边方向)上的长度更长。换句话说，凹部和凸部大致在长边方向上延伸。因此，第一面和第二面在短边方向两端之间的长度由于该凹部和凸部而增加。也就是说，使第一面和第二面彼此连接的导电粘合剂，在两个短边方向端之间的长度增加。因此，防止了导电粘合剂由于沿短边方向延伸的裂纹而破裂。
虽然已经描述了几个实施方式，但是这些实施方式仅为示例，其并不旨在限制本发明的范围。实际上，本文所描述的新颖实施方式可以以各种其它形式来体现；此外，在不脱离本发明的精神的情况下，可以对本文所描述的实施方式的形式进行各种省略、替换和改变。所附权利要求及其等同物旨在覆盖将落入本发明的保护范围和精神内的这些形式或修改。

Claims (8)

1.一种半导体装置，包括：
第一引线框架；
与所述第一引线框架间隔开的第二引线框架，具有第一面，并且设置有从所述第一面凹陷的凹部；
搭载于所述第一引线框架的半导体芯片；以及
具有第二面的导电部件，将所述半导体芯片和所述第二引线框架彼此电连接，所述第二面通过导电粘合剂连接至所述第一面，并且所述导电部件具有从所述第二面突出而至少部分地容纳在所述凹部中并且通过所述导电粘合剂连接至所述凹部的内表面的凸部，其中
所述凹部在沿着所述第一面延伸的第一方向上的长度，大于沿着所述第一面并正交于所述第一方向的第二方向上的长度，
所述凸部在所述第一方向上的长度，大于所述第二方向上的长度，
所述凹部和所述凸部具有与所述第一方向正交的截面形状，与所述凸部相比，所述凹部具有更大的截面。
2.根据权利要求1所述的半导体装置，其中，
所述凹部沿所述第一方向延伸，以及
所述凸部沿所述第一方向延伸。
3.根据权利要求1或2所述的半导体装置，其中，
所述凹部在所述第一方向上与所述第一面的两端分离。
4.根据权利要求1或2所述的半导体装置，其中，
所述凸部的所述第一方向上的长度，小于所述凹部的所述第一方向上的长度。
5.根据权利要求1或2所述的半导体装置，其中，
所述凹部包括多个凹部，
所述凸部包括多个凸部，
所述第一面具有在所述第二方向上彼此并置的所述多个凹部，以及
所述第二面设置有所述多个凸部，所述多个凸部在所述第二方向上彼此并置。
6.根据权利要求1或2所述的半导体装置，其中，
所述凹部包括多个凹部，
所述凸部包括多个凸部，
所述第一面具有在所述第一方向上彼此间隔开的所述多个凹部，以及
所述第二面设置有所述多个凸部，所述多个凸部在所述第一方向上彼此间隔开。
7.根据权利要求1或2所述的半导体装置，其中，
所述凸部与所述第二面的外缘分离。
8.根据权利要求1或2所述的半导体装置，其中，
所述凹部和所述凸部各自的截面形状为半圆形。
CN202010959502.2A 2019-09-20 2020-09-14 半导体装置 Active CN112542438B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-171824 2019-09-20
JP2019171824A JP7271381B2 (ja) 2019-09-20 2019-09-20 半導体装置

Publications (2)

Publication Number Publication Date
CN112542438A CN112542438A (zh) 2021-03-23
CN112542438B true CN112542438B (zh) 2024-04-16

Family

ID=74846197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010959502.2A Active CN112542438B (zh) 2019-09-20 2020-09-14 半导体装置

Country Status (5)

Country Link
US (1) US11289408B2 (zh)
JP (1) JP7271381B2 (zh)
CN (1) CN112542438B (zh)
DE (1) DE102020211500A1 (zh)
TW (1) TWI777238B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023181957A1 (ja) * 2022-03-24 2023-09-28 ローム株式会社 半導体装置
JP2024035665A (ja) * 2022-09-02 2024-03-14 株式会社東芝 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040004978A (ko) * 2002-07-08 2004-01-16 주식회사 하이닉스반도체 Ｌｏｃ 형 패키지를 갖는 반도체 장치
CN101604679A (zh) * 2008-06-11 2009-12-16 恩益禧电子股份有限公司 引线框、半导体器件以及引线框和半导体器件的制造方法
JP2011049244A (ja) * 2009-08-25 2011-03-10 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
CN202662587U (zh) * 2011-05-12 2013-01-09 三垦电气株式会社 半导体模块
JP2014017465A (ja) * 2012-06-14 2014-01-30 Denso Corp 半導体装置の製造方法
JP2015142072A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
US9761435B1 (en) * 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
JP2005243685A (ja) 2004-02-24 2005-09-08 Renesas Technology Corp 半導体装置
US7495323B2 (en) * 2006-08-30 2009-02-24 Semiconductor Components Industries, L.L.C. Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US8035221B2 (en) * 2007-11-08 2011-10-11 Intersil Americas, Inc. Clip mount for integrated circuit leadframes
JP5745238B2 (ja) 2010-07-30 2015-07-08 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置およびその製造方法
TWI635581B (zh) * 2017-05-09 2018-09-11 台灣半導體股份有限公司 具有跨接連接結構之晶片封裝元件及其製作方法
US10622288B2 (en) * 2017-11-06 2020-04-14 Rohm Co., Ltd. Semiconductor device and method for producing semiconductor device
JP7043225B2 (ja) 2017-11-08 2022-03-29 株式会社東芝 半導体装置
US10204844B1 (en) * 2017-11-16 2019-02-12 Semiconductor Components Industries, Llc Clip for semiconductor package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040004978A (ko) * 2002-07-08 2004-01-16 주식회사 하이닉스반도체 Ｌｏｃ 형 패키지를 갖는 반도체 장치
US9761435B1 (en) * 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
CN101604679A (zh) * 2008-06-11 2009-12-16 恩益禧电子股份有限公司 引线框、半导体器件以及引线框和半导体器件的制造方法
JP2011049244A (ja) * 2009-08-25 2011-03-10 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
CN202662587U (zh) * 2011-05-12 2013-01-09 三垦电气株式会社 半导体模块
JP2014017465A (ja) * 2012-06-14 2014-01-30 Denso Corp 半導体装置の製造方法
JP2015142072A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
DE102020211500A1 (de) 2021-03-25
TW202125740A (zh) 2021-07-01
CN112542438A (zh) 2021-03-23
JP7271381B2 (ja) 2023-05-11
JP2021048376A (ja) 2021-03-25
TWI777238B (zh) 2022-09-11
US11289408B2 (en) 2022-03-29
US20210090976A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
CN112542438B (zh) 半导体装置
US9824961B2 (en) Semiconductor device
US12009310B2 (en) Semiconductor device
JP7173487B2 (ja) 半導体装置
JP7473376B2 (ja) 半導体装置
US11552065B2 (en) Semiconductor device
US11804465B2 (en) Semiconductor device
CN113056813B (zh) 半导体装置
US20230092121A1 (en) Semiconductor device
US11929306B2 (en) Semiconductor device comprising first and second lead frames
US20220301987A1 (en) Semiconductor device
CN111602240B (zh) 树脂封装型半导体装置
US20240038715A1 (en) Semiconductor device
US20230187405A1 (en) Semiconductor device
US11646250B2 (en) Semiconductor device
WO2023100759A1 (ja) 半導体装置
WO2023100663A1 (ja) 半導体装置
JP2024035665A (ja) 半導体装置
JP2023179843A (ja) 半導体装置及び半導体装置の製造方法
US20170250137A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant