JP7271381B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7271381B2
JP7271381B2 JP2019171824A JP2019171824A JP7271381B2 JP 7271381 B2 JP7271381 B2 JP 7271381B2 JP 2019171824 A JP2019171824 A JP 2019171824A JP 2019171824 A JP2019171824 A JP 2019171824A JP 7271381 B2 JP7271381 B2 JP 7271381B2
Authority
JP
Japan
Prior art keywords
lead frame
protrusion
groove
extends
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019171824A
Other languages
English (en)
Other versions
JP2021048376A (ja
Inventor
翔 山口
純 唐沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019171824A priority Critical patent/JP7271381B2/ja
Priority to US17/018,654 priority patent/US11289408B2/en
Priority to DE102020211500.1A priority patent/DE102020211500A1/de
Priority to CN202010959502.2A priority patent/CN112542438B/zh
Priority to TW109131491A priority patent/TWI777238B/zh
Publication of JP2021048376A publication Critical patent/JP2021048376A/ja
Application granted granted Critical
Publication of JP7271381B2 publication Critical patent/JP7271381B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Die Bonding (AREA)

Description

本発明の実施形態は、半導体装置に関する。
リードフレームと半導体チップの電極とを、例えば板状のコネクタにより電気的に接続した半導体装置が知られる。電極とコネクタとの間、及びリードフレームとコネクタとの間は、半田のような導電性接着剤によって機械的及び電気的に接続される。
特開２０１５－１４２０７２号公報
例えば、リードフレームとコネクタとを接続する導電性接着剤の状態により、半導体装置の品質が低下する虞がある。
一つの実施形態に係る半導体装置は、第１のリードフレームと、第２のリードフレームと、半導体チップと、導電部材とを備える。前記第２のリードフレームは、第１の面を有し、前記第１の面から窪んだ凹部が設けられ、前記第１のリードフレームから離間している。前記半導体チップは、前記第１のリードフレームに搭載される。前記導電部材は、導電性接着剤によって前記第１の面に接続された第２の面と、前記第２の面から突出して前記凹部に少なくとも部分的に収容されるとともに前記導電性接着剤によって前記凹部の内面に接続された凸部と、を有し、前記半導体チップと前記第２のリードフレームとを電気的に接続する。前記第１の面が延びる方向における前記凹部の長さは、前記第１の面に沿うとともに前記第１の面が延びる方向と直交する方向における前記凹部の長さよりも長い。前記第１の面が延びる方向における前記凸部の長さは、前記第１の面に沿うとともに前記第１の面が延びる方向と直交する方向における前記凸部の長さよりも長い。前記凹部と前記凸部とは、前記第１の面が延びる方向と直交する断面の形状が互いに相似する。前記凹部の断面は、前記凸部の断面よりも大きい。
図１は、第１の実施形態の半導体装置を示す例示的な斜視図である。 図２は、第１の実施形態の半導体装置を、封止樹脂を省略して示す例示的な平面図である。 図３は、第１の実施形態の半導体装置を示す例示的な断面図である。 図４は、第１の実施形態の第２のリードフレームと第１のコネクタの一部とを概略的に示す例示的な断面図である。 図５は、第１の実施形態の第２のリードフレームと第１のコネクタの一部とを概略的に示す例示的な斜視図である。 図６は、第１の実施形態の第２の接続面及び第４の接続面を概略的に示す例示的な平面図である。 図７は、第２の実施形態に係る第２のリードフレームと第１のコネクタの一部とを概略的に示す例示的な斜視図である。 図８は、第２の実施形態の第２のリードフレームと第１のコネクタの一部とを概略的に示す例示的な断面図である。 図９は、第２の実施形態の第２の接続面及び第４の接続面を概略的に示す例示的な平面図である。
（第１の実施形態）
以下に、第１の実施形態について、図１乃至図６を参照して説明する。なお、本明細書において、実施形態に係る構成要素及び当該要素の説明が、複数の表現で記載されることがある。構成要素及びその説明は、一例であり、本明細書の表現によって限定されない。構成要素は、本明細書におけるものとは異なる名称で特定され得る。また、構成要素は、本明細書の表現とは異なる表現によって説明され得る。
図１は、第１の実施形態の半導体装置１を示す例示的な斜視図である。半導体装置１は、例えば、パワーデバイスである。なお、半導体装置１は、この例に限られず、他の装置であっても良い。
各図面に示されるように、本明細書において、便宜上、Ｘ軸、Ｙ軸及びＺ軸が定義される。Ｘ軸とＹ軸とＺ軸とは、互いに直交する。Ｘ軸は、半導体装置１の幅に沿って設けられる。Ｙ軸は、半導体装置１の長さ（奥行き）に沿って設けられる。Ｚ軸は、半導体装置１の厚さに沿って設けられる。
さらに、本明細書において、Ｘ方向、Ｙ方向及びＺ方向が定義される。Ｘ方向は、Ｘ軸に沿う方向であって、Ｘ軸の矢印が示す＋Ｘ方向と、Ｘ軸の矢印の反対方向である－Ｘ方向とを含む。Ｙ方向は、Ｙ軸に沿う方向であって、Ｙ軸の矢印が示す＋Ｙ方向と、Ｙ軸の矢印の反対方向である－Ｙ方向とを含む。Ｚ方向は、Ｚ軸に沿う方向であって、Ｚ軸の矢印が示す＋Ｚ方向と、Ｚ軸の矢印の反対方向である－Ｚ方向とを含む。
半導体装置１は、半導体チップ１０と、第１のリードフレーム１１と、第２のリードフレーム１２と、第３のリードフレーム１３と、第１のコネクタ１４と、第２のコネクタ１５と、封止樹脂１６とを有する。第１のコネクタ１４は、導電部材の一例である。第２のコネクタ１５も、導電部材の一例となり得る。図１は、封止樹脂１６を二点鎖線で仮想的に示す。
第１のリードフレーム１１は、半導体チップ１０に電気的に接続される。第２のリードフレーム１２は、第１のコネクタ１４を介して半導体チップ１０の電気的に接続される。第３のリードフレーム１３は、第２のコネクタ１５を介して半導体チップ１０に電気的に接続される。封止樹脂１６は、半導体チップ１０と、第１乃至第３のリードフレーム１１～１３の一部と、第１のコネクタ１４と、第２のコネクタ１５とを封止する。
半導体チップ１０は、例えば、縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のような縦型デバイスである。半導体チップ１０は、この例に限られず、縦型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、縦型ダイオード、又は他の半導体チップであっても良い。
半導体チップ１０は、半導体として、シリコン（Ｓｉ）を含む。半導体チップ１０は、この例に限られず、例えば、ＳｉＣ、ＧａＮのような、シリコンと異なる化合物半導体を含んでも良い。
図２は、第１の実施形態の半導体装置１を、封止樹脂１６を省略して示す例示的な平面図である。図３は、第１の実施形態の半導体装置１を示す例示的な断面図である。半導体チップ１０は、図３に示す下面２１、上面２２、第１の電極２５、及び第２の電極２６と、図２に示す第３の電極２７とを有する。
本実施形態において、上及び下のような方向を示す表現は、図２及び図３を基準とする便宜上の表現である。上記の方向を示す表現は、半導体装置１における各要素の位置及び方向を限定するものではない。
図３に示すように、下面２１は、－Ｚ方向に向く略平坦な面である。上面２２は、下面２１の反対側に位置する。上面２２は、＋Ｚ方向に向く略平坦な面である。第１の電極２５は、下面２１に設けられる。第２の電極２６及び第３の電極２７は、上面２２に設けられる。
半導体チップ１０に、第１の電極２５と、第２の電極２６及び第３の電極２７と、を接続する電気経路が設けられる。第１の電極２５は、例えば、ドレイン電極である。第２の電極２６は、例えば、ソース電極である。第３の電極２７は、例えば、ゲート電極である。第１の電極２５は、下面２１の殆どの部分に設けられる。第２の電極２６は、第１の電極２５よりも小さい。第３の電極２７は、第２の電極２６よりも小さい。
第１乃至第３のリードフレーム１１～１３は、例えば、銅により作られ、導電性を有する。第１乃至第３のリードフレーム１１～１３は、例えば、板状に形成される。なお、第１乃至第３のリードフレーム１１～１３の材料及び形状は、この例に限られない。
図２に示すように、第１乃至第３のリードフレーム１１～１３は、Ｘ－Ｙ平面上に互いに間隔を介して配置される。なお、第１乃至第３のリードフレーム１１～１３は、Ｚ方向において異なる位置に配置されても良い。
第１のリードフレーム１１は、ダイパッド３１と、複数のリード３２とを有する。第１のリードフレーム１１は、例えばプレス加工により作られる。ダイパッド３１とリード３２とは、一体に形成される。
ダイパッド３１は、Ｘ－Ｙ平面上に広がる略四角形の板状に形成される。ダイパッド３１は、第１の接続面３５を有する。第１の接続面３５は、＋Ｚ方向に向く略平坦な面である。複数のリード３２は、ダイパッド３１の縁から略平行に延びる。リード３２は、例えば、ダイパッド３１から－Ｘ方向に延びている。
第２のリードフレーム１２は、第１のリードフレーム１１から、＋Ｘ方向に離間している。言い換えると、第２のリードフレーム１２は、リード３２が延びる方向の反対方向に、ダイパッド３１から離間している。
第２のリードフレーム１２は、インナーリード４１と、複数のアウターリード４２とを有する。第２のリードフレーム１２は、例えばプレス加工により作られる。インナーリード４１とアウターリード４２とは、一体に形成される。
インナーリード４１は、Ｘ－Ｙ平面上に広がる略長方形（四角形）の板状に形成される。インナーリード４１は、Ｙ方向に延びている。インナーリード４１は、第２の接続面４５を有する。第２の接続面４５は、第１の面の一例である。
第２の接続面４５は、＋Ｚ方向に向く略長方形（四角形）の略平坦な面である。すなわち、第２の接続面４５は、第１の接続面３５と略同一方向に向く。第２の接続面４５は、Ｙ方向に延びている。Ｙ方向は、第１の面が延びる方向の一例である。本明細書において、ある要素が延びる方向とは、例えば当該要素を略長方形とみなした場合の、当該略長方形における長手方向である。第２の接続面４５が延びる方向は、略長方形の第２の接続面４５における長手方向である。Ｙ方向における第２の接続面４５の長さは、Ｘ方向における長さよりも長い。
インナーリード４１及び第２の接続面４５は、略Ｌ字状のような他の形状に形成されても良い。例えば、インナーリード４１及び第２の接続面４５が略Ｌ字に形成される場合、その一辺（第１の部分）が延びる方向と、他辺（第２の部分）が延びる方向とが、第１の面が延びる方向の一例となる。
図２に示すように、複数のアウターリード４２は、インナーリード４１の縁から略平行に延びる。アウターリード４２は、例えば、インナーリード４１から＋Ｘ方向に延びている。すなわち、アウターリード４２は、リード３２の反対方向に延びる。
図３に示すように、Ｚ方向において、インナーリード４１は、第１のリードフレーム１１から＋Ｚ方向にずれて配置されている。言い換えると、Ｚ方向において、インナーリード４１の第２の接続面４５は、第１のリードフレーム１１の第１の接続面３５から、＋Ｚ方向に離間している。インナーリード４１とアウターリード４２との接続部分は、曲げられている。アウターリード４２は、Ｚ方向において、第１のリードフレーム１１と略同一位置に設けられる。
図２に示すように、第３のリードフレーム１３は、第１のリードフレーム１１から、＋Ｘ方向に離間している。さらに、第３のリードフレーム１３は、第２のリードフレーム１２から、＋Ｙ方向に離間している。このように、第１乃至第３のリードフレーム１１～１３は、互いに離間している。
第３のリードフレーム１３は、インナーリード５１と、アウターリード５２とを有する。第３のリードフレーム１３は、例えばプレス加工により作られる。インナーリード５１とアウターリード５２とは、一体に形成される。
インナーリード５１は、Ｘ－Ｙ平面上に広がる略長方形（四角形）の板状に形成される。インナーリード５１は、Ｙ方向に延びている。インナーリード５１は、第３の接続面５５を有する。第３の接続面５５も、第１の面の一例となり得る。
第３の接続面５５は、＋Ｚ方向に向く略長方形（四角形）の略平坦な面である。すなわち、第３の接続面５５は、第１の接続面３５と略同一方向に向く。第３の接続面５５は、Ｙ方向に延びている。Ｙ方向における第３の接続面５５の長さは、Ｘ方向における長さよりも長い。Ｙ方向において、第３の接続面５５は、第２の接続面４５よりも短い。
アウターリード５２は、インナーリード５１の縁から、例えば＋Ｘ方向に延びている。すなわち、アウターリード５２は、第２のリードフレーム１２のアウターリード４２と略平行に延びる。
Ｚ方向において、インナーリード５１は、第１のリードフレーム１１から＋Ｚ方向にずれて配置されている。インナーリード５１とアウターリード５２との接続部分は、曲げられている。アウターリード５２は、Ｚ方向において、第１のリードフレーム１１と略同一位置に設けられる。
半導体チップ１０は、第１のリードフレーム１１のダイパッド３１の上に配置される。図３に示すように、半導体チップ１０の下面２１と、ダイパッド３１の第１の接続面３５とは、互いに向かい合う。
ダイパッド３１の第１の接続面３５に、例えば半田のような導電性接着剤により、半導体チップ１０の第１の電極２５が機械的及び電気的に接続される。これにより、半導体チップ１０が第１のリードフレーム１１に搭載される。
第１及び第２のコネクタ１４，１５は、例えば、銅により作られ、導電性を有する。第１及び第２のコネクタ１４，１５は、例えば、板状に形成される。第１及び第２のコネクタ１４，１５はそれぞれ、第１乃至第３のリードフレーム１１～１３のそれぞれよりも厚い。なお、第１及び第２のコネクタ１４，１５の材料及び形状は、この例に限られない。
第１のコネクタ１４は、第１の接続部６１と、第２の接続部６２と、中間部６３とを有する。第１のコネクタ１４は、例えばプレス加工により作られる。第１の接続部６１、第２の接続部６２、及び中間部６３は、一体に形成される。
第２の接続部６２は、第１の接続部６１から＋Ｘ方向に離間している。中間部６３は、第１の接続部６１と第２の接続部６２とを接続する。Ｚ方向において、第２の接続部６２は、第１の接続部６１から＋Ｚ方向に離間している。中間部６３は、第２の接続部６２よりも第１の接続部６１から＋Ｚ方向に離間した部分を有するように曲げられている。
第１の接続部６１は、半導体チップ１０の第２の電極２６の上に配置される。第１の接続部６１は、例えば半田のような導電性接着剤により、半導体チップ１０の第２の電極２６に機械的及び電気的に接続される。
第２の接続部６２は、Ｘ－Ｙ平面上に広がる略長方形（四角形）の板状に形成される。第２の接続部６２は、Ｙ方向に延びている。すなわち、第２の接続部６２は、第２のリードフレーム１２のインナーリード４１と、略平行に延びている。
図４は、第１の実施形態の第２のリードフレーム１２と第１のコネクタ１４の一部とを概略的に示す例示的な断面図である。図４に示すように、第２の接続部６２は、第４の接続面６５を有する。第４の接続面６５は、第２の面の一例である。第４の接続面６５は、－Ｚ方向に向く略長方形（四角形）の略平坦な面である。すなわち、第４の接続面６５は、第２の接続面４５が向く方向の反対方向に向く。
図５は、第１の実施形態の第２のリードフレーム１２と第１のコネクタ１４の一部とを概略的に示す例示的な斜視図である。図５に示すように、第４の接続面６５は、Ｙ方向に延びている。Ｙ方向における第４の接続面６５の長さは、Ｘ方向における長さよりも長い。
第４の接続面６５は、第２のリードフレーム１２の第２の接続面４５と向かい合う。Ｙ方向において、第２の接続面４５は、第４の接続面６５よりも長い。なお、第２の接続面４５及び第４の接続面６５は、この例に限られない。
図４に示すように、第２の接続面４５と第４の接続面６５との間に、半田６８が介在する。半田６８は、導電性接着剤の一例である。半田６８は、有鉛半田又は無鉛半田である。導電性接着剤は、半田６８に限らず、例えば、銀ペーストや鑞であっても良い。
半田６８は、第１のコネクタ１４の第４の接続面６５を、第２のリードフレーム１２の第２の接続面４５に、機械的及び電気的に接続する。これにより、第１のコネクタ１４は、半導体チップ１０の第２の電極２６と、第２のリードフレーム１２とを、電気的に接続する。
図２に示すように、第２のコネクタ１５は、第３の接続部７１と、第４の接続部７２と、中間部７３とを有する。中間部７３は、第３の接続部７１と第４の接続部７２とを接続する。
第３の接続部７１は、半導体チップ１０の第３の電極２７の上に配置される。第３の接続部７１は、例えば半田のような導電性接着剤により、半導体チップ１０の第３の電極２７に機械的及び電気的に接続される。
図４は、第１の実施形態の第３のリードフレーム１３と第２のコネクタ１５の一部とを概略的に示し得る。図４に示すように、第４の接続部７２は、第５の接続面７５を有する。第５の接続面７５は、第２の面の一例となり得る。第５の接続面７５は、－Ｚ方向に向く略長方形（四角形）の略平坦な面である。
第４の接続部７２は、Ｘ－Ｙ平面上に広がる略長方形（四角形）の板状に形成される。第４の接続部７２は、Ｙ方向に延びている。このため、第５の接続面７５も、Ｙ方向に延びている。第５の接続面７５は、第３のリードフレーム１３の第３の接続面５５と向かい合う。
第３の接続面５５と第５の接続面７５との間に、半田７８が介在する。半田７８は、導電性接着剤の一例となり得る。半田７８は、第２のコネクタ１５の第５の接続面７５を、第３のリードフレーム１３の第３の接続面５５に、機械的及び電気的に接続する。これにより、第２のコネクタ１５は、半導体チップ１０の第３の電極２７と、第３のリードフレーム１３とを、電気的に接続する。
図３に示すように、封止樹脂１６は、半導体チップ１０、第１のリードフレーム１１のダイパッド３１、第２のリードフレーム１２のインナーリード４１、第３のリードフレーム１３のインナーリード５１、第１のコネクタ１４、及び第２のコネクタ１５を覆う。第１のリードフレーム１１のリード３２、第２のリードフレーム１２のアウターリード４２、及び第３のリードフレーム１３のアウターリード５２は、封止樹脂１６の外部に位置し、半導体装置１の端子として用いられる。
第１のリードフレーム１１のリード３２、第２のリードフレーム１２のアウターリード４２、及び第３のリードフレーム１３のアウターリード５２は、例えば、半田によって回路基板のパッドに接続される。これにより、半導体装置１が、当該回路基板に実装される。
図４に示すように、第２のリードフレーム１２の第２の接続面４５に、凹部８１が設けられる。本実施形態では、凹部８１は、溝８５を含んでいる。凹部８１及び溝８５は共に、凹部の一例である。凹部８１は、複数の溝８５、及び／又は他の凹部を含んでも良い。例えば、凹部８１は、孔、スリット、又は切欠きと称され得る凹部を含んでも良い。
溝８５は、第２の接続面４５から窪んだ部分である。第２の接続面４５は、第２の接続面４５の他の部分から窪むとともに溝８５を形成（規定）する凹面８６を含んでいる。溝８５及び凹面８６は、例えば、プレス加工により形成される。なお、溝８５及び凹面８６は、例えば、切削のような他の方法により形成されても良い。
図６は、第１の実施形態の第２の接続面４５及び第４の接続面６５を概略的に示す例示的な平面図である。図６は、第４の接続面６５を、二点鎖線で仮想的に示す。図６に示すように、溝８５は、Ｙ方向に延びている。なお、溝８５は、Ｙ方向に対して傾いた方向に延びても良い。
Ｙ方向（長手方向）における溝８５の長さは、Ｘ方向（短手方向）における溝８５の長さよりも長い。Ｘ方向は、第２の接続面４５に沿う方向であり、且つＹ方向と直交する方向である。
Ｙ方向において、溝８５は、第２の接続面４５よりも短い。溝８５は、Ｙ方向における第２の接続面４５の両端から離間している。なお、溝８５が、Ｙ方向における第２の接続面４５の一方の端部から他方の端部まで延びていても良い。
図４に示すように、溝８５は、Ｙ方向と直交する断面として、略半円形の断面を有する。凹面８６は、略半円筒状の曲面である。なお、溝８５及び凹面８６は、この例に限られない。例えば、溝８５は、略三角形、略四角形、略台形、又は他の形状の断面を有しても良い。
第１のコネクタ１４は、凸部９１を有する。凸部９１は、突起９５を含んでいる。凸部９１及び突起９５は共に、凸部の一例である。凸部９１は、複数の突起９５、及び／又は他の凸部を含んでも良い。例えば、凸部９１は、突出部、又はリブと称され得る凸部を含んでも良い。
突起９５は、第１のコネクタ１４の第４の接続面６５に設けられ、第４の接続面６５から突出する。また、第４の接続面６５は、凸面９６を含んでいる。凸面９６は、第４の接続面６５の他の部分から張り出し、突起９５の外面（表面）を形成する。突起９５及び凸面９６は、例えば、プレス加工により形成される。なお、突起９５及び凸面９６は、例えば、切削のような他の方法により形成されても良い。
図６に二点鎖線で示すように、突起９５は、Ｙ方向に延びている。なお、突起９５は、Ｙ方向に対して傾いた方向に延びても良い。Ｙ方向（長手方向）における突起９５の長さは、Ｘ方向（短手方向）における突起９５の長さよりも長い。
Ｙ方向において、突起９５は、第４の接続面６５よりも短い。突起９５は、Ｙ方向における第４の接続面６５の両端から離間している。なお、突起９５が、Ｙ方向における第４の接続面６５の一方の端部から他方の端部まで延びても良い。
図４に示すように、突起９５は、Ｙ方向と直交する断面として、略半円形の断面を有する。凸面９６は、略半円筒状の曲面である。なお、突起９５及び凸面９６は、この例に限られない。例えば、突起９５は、略三角形、略四角形、略台形、又は他の形状の断面を有しても良い。
突起９５の断面の半径は、溝８５の断面の半径よりも小さい。すなわち、溝８５と突起９５とは、互いに相似の断面形状を有する。溝８５の断面は、突起９５の断面よりも大きい。なお、溝８５と突起９５とは、この例に限らず、互いに異なる形状及び／又は同じ大きさを有しても良い。
図６に示すように、Ｙ方向において、突起９５の長さは、溝８５の長さよりも短い。例えば、Ｙ方向における突起９５の長さと溝８５の長さとの差は、Ｘ方向における突起９５の長さと溝８５の長さとの差よりも長い。なお、突起９５及び溝８５の寸法はこの例に限られない。
図４に示すように、突起９５は、溝８５に少なくとも部分的に収容されている。別の表現によれば、突起９５は、溝８５に嵌め込まれている。溝８５を形成する凹面８６と、突起９５を形成する凸面９６との間には、半田６８が介在する。
以下、半導体装置１の製造方法の一部について例示する。なお、半導体装置１の製造方法は以下の方法に限らず、他の方法が用いられても良い。まず、半導体チップ１０の第１の電極２５、又は第１のリードフレーム１１の第１の接続面３５に、半田ペーストが塗布される。半導体チップ１０は、当該半田ペーストが第１の電極２５と第１の接続面３５との間に介在するように、第１のリードフレーム１１の上に配置される。
次に、半導体チップ１０の第２の電極２６、又は第１のコネクタ１４の第１の接続部６１に、半田ペーストが塗布される。さらに、第２のリードフレーム１２の第２の接続面４５、又は第１のコネクタ１４の第４の接続面６５に、半田ペースト（半田６８）が塗布される。
半田ペースト（半田６８）は、第２の接続面４５のうち、凹面８６、又は他の部分に塗布されて良い。また、半田ペーストは、第４の接続面６５のうち、凸面９６、又は他の部分に塗布されて良い。
第１のコネクタ１４は、半田ペーストが第２の電極２６と第１の接続部６１との間に介在するように、半導体チップ１０の上に配置される。同時に、第１のコネクタ１４は、半田ペースト（半田６８）が第２の接続面４５と第４の接続面６５との間に介在するように、第２のリードフレーム１２の上に配置される。
次に、半導体チップ１０の第３の電極２７、又は第２のコネクタ１５の第３の接続部７１に、半田ペーストが塗布される。さらに、第３のリードフレーム１３の第３の接続面５５、又は第２のコネクタ１５の第５の接続面７５に、半田ペースト（半田７８）が塗布される。
第２のコネクタ１５は、半田ペーストが第３の電極２７と第３の接続部７１との間に介在するように、半導体チップ１０の上に配置される。同時に、第２のコネクタ１５は、半田ペースト（半田７８）が第３の接続面５５と第５の接続面７５との間に介在するように、第３のリードフレーム１３の上に配置される。
次に、リフローにより、半田ペーストが溶融及び固化される。リフローされた半田は、第１の電極２５と第１の接続面３５とを接続し、第２の電極２６と第１の接続部６１とを接続し、第３の電極２７と第２のコネクタ１５とを接続する。リフローされた半田７８は、第３の接続面５５と第５の接続面７５とを接続する。
リフローにより溶融させられた半田６８は、第２の接続面４５と第４の接続面６５との間で流動する。半田６８は、表面張力により、凹面８６及び凸面９６に付着し、第２の接続面４５の他の部分及び第４の接続面６５の他の部分にも付着する。
半田６８が溶融させられることで、第２のリードフレーム１２と、第１のコネクタ１４とが、互いに相対的に移動可能になる。例えば、第１のコネクタ１４は、第２のリードフレーム１２に対して、第２の接続面４５と第４の接続面６５との間の距離が略均等になるように移動する。さらに、第１のコネクタ１４が第２のリードフレーム１２に対して移動することで、突起９５が溝８５に嵌り込む。
溶融した半田６８の表面張力により、第１のコネクタ１４は、第２の接続面４５と第４の接続面６５とが略平行に延びるように移動させられる。溶融した半田６８の表面張力により、突起９５は、溝８５と略平行に延びるように移動させられる。さらに、溶融した半田６８の表面張力により、突起９５は、溝８５の略中央に位置するように移動させられる。言い換えると、突起９５は、凸面９６と凹面８６との間の距離が略均等になるように移動させられる。
第１のコネクタ１４は、溶融した半田６８の表面張力により、第２のリードフレーム１２に対して所望の位置に移動させられる。当該所望の位置は、例えば、第２の接続面４５及び第４の接続面６５の形状と、凹部８１及び凸部９１の位置及び形状とにより設定され得る。このように、溶融した半田６８の表面張力により、第２のリードフレーム１２と第１のコネクタ１４との位置合わせが行われる。
溶融した半田６８は、例えば、第２のリードフレーム１２に対し、Ｘ方向、Ｙ方向、Ｚ方向、及びＺ軸と平行な回転軸まわりの回転方向に、第１のコネクタ１４を移動させ、位置合わせを行う。例えば、第１のコネクタ１４が第２のリードフレーム１２に対し、Ｚ軸と平行な回転軸まわりに傾いていた場合、溶融した半田６８の表面張力は、第１のコネクタ１４を、第２のリードフレーム１２に対し、当該回転軸まわりに回転させる。これにより、第１のコネクタ１４を、第２のリードフレーム１２に対する所望の位置へ移動させる。
溶融した半田６８は、第１のコネクタ１４を移動させることで、第２のリードフレーム１２に対する所望の位置からの第１のコネクタ１４の位置のずれを低減（修正）する。リフロー後において、第２のリードフレーム１２と第１のコネクタ１４との相対的な位置が、所望の位置から僅かにずれていても良い。
半田６８，７８を含む複数の半田がリフローされた後、封止樹脂１６により、半導体チップ１０と、第１のリードフレーム１１、第２のリードフレーム１２、及び第３のリードフレーム１３の一部と、第１のコネクタ１４と、第２のコネクタ１５と、が封止される。以上により、半導体装置１が製造される。
以上説明された第１の実施形態に係る半導体装置１において、第１のコネクタ１４は、半田６８によって第２のリードフレーム１２の第２の接続面４５に接続された第４の接続面６５と、第４の接続面６５に設けられるとともに第２の接続面４５の凹部８１に少なくとも部分的に収容された凸部９１と、を有する。一般的に、半田６８が溶融することで、第１のコネクタ１４は、第２のリードフレーム１２に対して移動可能となり、所望の位置からずれる可能性がある。しかし、本実施形態では、半田６８が溶融した際に、凸部９１が凹部８１に嵌る。これにより、第２のリードフレーム１２に対する第１のコネクタ１４の位置が所望の位置からずれることが抑制される。すなわち、半田６８の溶融により生じる半導体装置１の品質の低下が抑制される。
また、一般的に、短手方向（Ｘ方向）において半田６８の全域にクラックが生じると、半田６８に破断が生じる虞がある。本実施形態では、第２の接続面４５が延びる方向（Ｙ方向、長手方向）における凹部８１及び凸部９１の長さは、第２の接続面４５に沿うとともに第２の接続面４５が延びる方向と直交する方向（Ｘ方向、短手方向）における凹部８１及び凸部９１の長さよりも長い。言い換えると、凹部８１及び凸部９１は、大よそ長手方向に延びている。これにより、短手方向における両端の間の第２の接続面４５及び第４の接続面６５の長さが、凹部８１（凹面８６）及び凸部９１（凸面９６）によって増大する。すなわち、図４に示すように、短手方向における両端の間の、第２の接続面４５と第４の接続面６５とを接続する半田６８の長さＬが増大する。従って、短手方向に延びるクラックにより半田６８が破断することが抑制される。すなわち、半田６８の破断により生じる半導体装置１の品質の低下が抑制される。
また、一般的に、リフローにおいて、第２のリードフレーム１２は、第２の接続面４５が上方向に向くように配置される。このため、溶融した半田６８は、凹部８１の内部に溜まることができ、第２の接続面４５の外部に流出することが抑制される。
凹部８１及び凸部９１は、互いに相似の断面形状を有する。凹部８１の断面は、凸部９１の断面よりも大きい。これにより、凹部８１と凸部９１との間における半田６８の厚さが略一定になり、表面張力により決まる第２のリードフレーム１２に対する第１のコネクタ１４の位置が一定しやすい。従って、第２のリードフレーム１２に対する第１のコネクタ１４の位置が所望の位置からずれることが抑制される。
凹部８１及び凸部９１は、第２の接続面４５が延びる方向に延びる。これにより、凹部８１及び凸部９１をより長く設定できる。凹部８１及び凸部９１が長いと、溶融した半田６８により、第２のリードフレーム１２に対する第１のコネクタ１４の傾きが修正されやすい。従って、第２のリードフレーム１２に対する第１のコネクタ１４の位置が所望の位置からずれることが抑制される。
凹部８１は、第２の接続面４５が延びる方向における第２の接続面４５の両端から離間している。これにより、長手方向における第２の接続面４５の端から、溶融した半田６８が流出することが抑制される。
第２の接続面４５が延びる方向において、凸部９１の長さは、凹部８１の長さよりも短い。これにより、半田６８が溶融した際に、凸部９１が凹部８１に嵌りやすくなる。従って、第２のリードフレーム１２に対する第１のコネクタ１４の位置が所望の位置からずれることが抑制される。
（第２の実施形態）
以下に、第２の実施形態について、図７乃至図９を参照して説明する。なお、以下の実施形態の説明において、既に説明された構成要素と同様の機能を持つ構成要素は、当該既述の構成要素と同じ符号が付され、さらに説明が省略される場合がある。また、同じ符号が付された複数の構成要素は、全ての機能及び性質が共通するとは限らず、各実施形態に応じた異なる機能及び性質を有していても良い。
図７は、第２の実施形態に係る第２のリードフレーム１２と第１のコネクタ１４の一部とを概略的に示す例示的な斜視図である。図８は、第２の実施形態の第２のリードフレーム１２と第１のコネクタ１４の一部とを概略的に示す例示的な断面図である。図９は、第２の実施形態の第２の接続面４５及び第４の接続面６５を概略的に示す例示的な平面図である。
図７に示すように、第２の実施形態の凹部８１は、複数の第１の溝１０１と、複数の第２の溝１０２とを含んでいる。凹部８１、第１の溝１０１、及び第２の溝１０２は共に、凹部の一例である。
第１の溝１０１及び第２の溝１０２は、第２の接続面４５から窪んだ部分である。また、第２の接続面４５は、複数の凹面１０６を含んでいる。凹面１０６は、第２の接続面４５の他の部分から窪み、対応する第１の溝１０１又は第２の溝１０２を形成（規定）する。
第１の溝１０１、第２の溝１０２、及び凹面１０６は、例えば、プレス加工により形成される。なお、第１の溝１０１、第２の溝１０２、及び凹面１０６は、例えば、切削のような他の方法により形成されても良い。
第１の溝１０１及び第２の溝１０２はそれぞれ、Ｙ方向に延びている。なお、第１の溝１０１及び第２の溝１０２はそれぞれ、Ｙ方向に対して傾いた方向に延びても良い。第１の溝１０１及び第２の溝１０２のそれぞれにおいて、Ｙ方向（長手方向）における長さが、Ｘ方向（短手方向）における長さよりも長い。
Ｙ方向において、第１の溝１０１及び第２の溝１０２はそれぞれ、第２の接続面４５よりも短い。第１の溝１０１及び第２の溝１０２は、Ｙ方向における第２の接続面４５の両端から離間している。なお、第１の溝１０１及び第２の溝１０２のうち少なくとも一つが、Ｙ方向における第２の接続面４５の一方の端部及び他方の端部のうち少なくとも一方から延びていても良い。
図８に示すように、第１の溝１０１及び第２の溝１０２はそれぞれ、Ｙ方向と直交する断面として、略半円形の断面を有する。第１の溝１０１と、第２の溝１０２とは、略同一形状の断面を有する。凹面１０６は、略半円筒状の曲面である。なお、第１の溝１０１、第２の溝１０２、及び凹面１０６は、この例に限られない。例えば、第１の溝１０１と第２の溝１０２とが、互いに異なる形状の断面を有しても良い。
複数の第１の溝１０１は、Ｘ方向に並んでいる。複数の第２の溝１０２も、Ｘ方向に並んでいる。図７に示すように、第１の溝１０１と第２の溝１０２とは、Ｙ方向に互いに離間して配置されている。このため、Ｙ方向における第１の溝１０１と第２の溝１０２との間に、中間面１０７が設けられる。中間面１０７は、第２の接続面４５の一部であり、＋Ｚ方向に向く略平坦な部分である。
第２の実施形態の凸部９１は、複数の第１の突起１１１と、複数の第２の突起１１２とを含んでいる。凸部９１、第１の突起１１１、及び第２の突起１１２は共に、凸部の一例である。
第１の突起１１１及び第２の突起１１２はそれぞれ、第１のコネクタ１４の第４の接続面６５に設けられ、第４の接続面６５から突出する。また、第４の接続面６５は、凸面１１６を含んでいる。凸面１１６は、第４の接続面６５の他の部分から張り出し、対応する第１の突起１１１又は第２の突起１１２の外面（表面）を形成する。
第１の突起１１１、第２の突起１１２、及び凸面１１６は、例えば、プレス加工により形成される。なお、第１の突起１１１、第２の突起１１２、及び凸面１１６は、例えば、切削のような他の方法により形成されても良い。
図９に二点鎖線で示すように、第１の突起１１１及び第２の突起１１２はそれぞれ、Ｙ方向に延びている。なお、第１の突起１１１及び第２の突起１１２はそれぞれ、Ｙ方向に対して傾いた方向に延びても良い。第１の突起１１１及び第２の突起１１２のそれぞれにおいて、Ｙ方向（長手方向）における長さは、Ｘ方向（短手方向）における長さよりも長い。
Ｙ方向において、第１の突起１１１及び第２の突起１１２はそれぞれ、第４の接続面６５よりも短い。第１の突起１１１及び第２の突起１１２は、Ｙ方向における第４の接続面６５の両端から離間している。なお、第１の突起１１１及び第２の突起１１２のうち少なくとも一つが、Ｙ方向における第４の接続面６５の一方の端部及び他方の端部のうち少なくとも一方から延びても良い。
図８に示すように、第１の突起１１１及び第２の突起１１２はそれぞれ、Ｙ方向と直交する断面として、略半円形の断面を有する。第１の突起１１１と第２の突起１１２とは、略同一形状の断面を有する。凸面１１６は、略半円筒状の曲面である。なお、第１の突起１１１、第２の突起１１２、及び凸面１１６は、この例に限られない。例えば、第１の突起１１１と第２の突起１１２とは、互いに異なる形状の断面を有しても良い。
複数の第１の突起１１１は、Ｘ方向に並んでいる。複数の第２の突起１１２も、Ｘ方向に並んでいる。図７に示すように、第１の突起１１１と第２の突起１１２とは、Ｙ方向に互いに離間して配置されている。このため、Ｙ方向における第１の突起１１１と第２の突起１１２との間に、中間面１１７が設けられる。中間面１１７は、第４の接続面６５の一部であり、－Ｚ方向に向く略平坦な部分である。
図８に示すように、第１の突起１１１の断面の半径は、第１の溝１０１の断面の半径よりも小さい。すなわち、第１の溝１０１と第１の突起１１１とは、互いに相似の断面形状を有する。第１の溝１０１の断面は、第１の突起１１１の断面よりも大きい。なお、第１の溝１０１と第１の突起１１１とは、この例に限らず、互いに異なる形状及び／又は同じ大きさを有しても良い。第２の溝１０２と第２の突起１１２とも、同じく、互いに相似の断面形状を有する。第２の溝１０２の断面は、第２の突起１１２の断面よりも大きい。
図９に示すように、Ｙ方向において、第１の突起１１１の長さは、第１の溝１０１の長さよりも短い。また、Ｙ方向において、第２の突起１１２の長さは、第２の溝１０２の長さよりも短い。なお、第１の溝１０１、第２の溝１０２、第１の突起１１１、及び第２の突起１１２の寸法はこの例に限られない。
図８に示すように、複数の第１の突起１１１はそれぞれ、対応する第１の溝１０１に少なくとも部分的に収容される。また、複数の第２の突起１１２はそれぞれ、対応する第２の溝１０２に少なくとも部分的に収容される。別の表現によれば、複数の第１の突起１１１及び複数の第２の突起１１２はそれぞれ、対応する第１の溝１０１又は第２の溝１０２に嵌め込まれている。第１の溝１０１又は第２の溝１０２を形成する凹面１０６と、第１の突起１１１又は第２の突起１１２を形成する凸面１１６との間には、半田６８が介在する。
以上説明された第２の実施形態の半導体装置１において、複数の第１の溝１０１及び第１の突起１１１が、第２の接続面４５に沿うとともに第２の接続面４５が延びる方向と直交する方向（Ｘ方向、短手方向）に並ぶ。これにより、短手方向における両端の間の第２の接続面４５及び第４の接続面６５の長さが、第１の溝１０１（凹面１０６）及び第１の突起１１１（凸面１１６）によってさらに増大する。すなわち、図８に示すように、短手方向における両端の間の、第２の接続面４５と第４の接続面６５とを接続する半田６８の長さＬが増大する。従って、短手方向に延びるクラックにより半田６８が破断することが抑制される。
第１の溝１０１と第２の溝１０２とが、第２の接続面４５が延びる方向（Ｙ方向、長手方向）に互いに離間している。さらに、第１の突起１１１と第２の突起１１２とが、長手方向に互いに離間している。これにより、第２のリードフレーム１２の中間面１０７と、第１のコネクタ１４の中間面１１７と、の間を溶融した半田６８が流動することが可能となる。従って、中間面１０７，１１７の間を通って半田６８が均等に広がることができ、短手方向において半田６８が偏在することが抑制される。
以上の実施形態において、凹部８１は、第２のリードフレーム１２のみならず、第３のリードフレーム１３の第３の接続面５５にも設けられて良い。さらに、第１のコネクタ１４のみならず、第２のコネクタ１５も凸部９１を有しても良い。この場合、以上の凹部８１及び凸部９１に係る記載が、第２のリードフレーム１２、第１のコネクタ１４、第２の接続面４５、第４の接続面６５、及び半田６８を、第３のリードフレーム１３、第２のコネクタ１５、第３の接続面５５、第５の接続面７５、及び半田７８と読み替えられることで、第３のリードフレーム１３の凹部８１と第２のコネクタ１５の凸部９１とについて説明し得る。
以上説明された少なくとも一つの実施形態によれば、導電部材は、導電性接着剤によって第２のリードフレームの第１の面に接続された第２の面と、第２の面に設けられるとともに第１の面の凹部に少なくとも部分的に収容された凸部と、を有する。これにより、導電性接着剤が溶融した際に、凸部が凹部に嵌るため、第２のリードフレームに対する導電部材の位置が所望の位置からずれることが抑制される。また、一般的に、短手方向において導電性接着剤の全域にクラックが生じると、導電性接着剤に破断が生じる虞がある。本実施形態では、第１の面が延びる方向（長手方向）における凹部及び凸部の長さは、第１の面に沿うとともに第１の面が延びる方向と直交する方向（短手方向）における凹部及び凸部の長さよりも長い。言い換えると、凹部及び凸部は、大よそ長手方向に延びている。これにより、短手方向における両端の間の第１の面及び第２の面の長さが、凹部及び凸部によって増大する。すなわち、短手方向における両端の間の、第１の面と第２の面とを接続する導電性接着剤の長さが増大する。従って、短手方向に延びるクラックにより導電性接着剤が破断することが抑制される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
以下に、出願当初の特許請求の範囲の内容を付記する。
［１］
第１のリードフレームと、
凹部が設けられた第１の面を有し、前記第１のリードフレームから離間した第２のリードフレームと、
前記第１のリードフレームに搭載された半導体チップと、
導電性接着剤によって前記第１の面に接続された第２の面と、前記第２の面に設けられるとともに前記凹部に少なくとも部分的に収容された凸部と、を有し、前記半導体チップと前記第２のリードフレームとを電気的に接続する導電部材と、
を具備し、
前記第１の面が延びる方向における前記凹部の長さは、前記第１の面に沿うとともに前記第１の面が延びる方向と直交する方向における前記凹部の長さよりも長く、
前記第１の面が延びる方向における前記凸部の長さは、前記第１の面に沿うとともに前記第１の面が延びる方向と直交する方向における前記凸部の長さよりも長い、
半導体装置。
［２］
前記凹部及び前記凸部は、互いに相似の断面形状を有し、
前記凹部の断面は、前記凸部の断面よりも大きい、
［１］の半導体装置。
［３］
前記凹部は、前記第１の面が延びる方向に延び、
前記凸部は、前記第１の面が延びる方向に延びる、
［１］又は［２］の半導体装置。
［４］
前記凹部は、前記第１の面が延びる方向における前記第１の面の両端から離間した、［１］乃至［３］のいずれか一つの半導体装置。
［５］
前記第１の面が延びる方向において、前記凸部の長さは、前記凹部の長さよりも短い、［１］乃至［４］のいずれか一つの半導体装置。
［６］
前記第１の面に、前記第１の面に沿うとともに前記第１の面が延びる方向と直交する方向に並んだ複数の前記凹部が設けられ、
前記第２の面に、前記第１の面に沿うとともに前記第１の面が延びる方向と直交する方向に並んだ複数の前記凸部が設けられた、
［１］乃至［５］のいずれか一つの半導体装置。
［７］
前記第１の面に、前記第１の面が延びる方向に互いに離間した複数の前記凹部が設けられ、
前記第２の面に、前記第１の面が延びる方向に互いに離間した複数の前記凸部が設けられた、
［１］乃至［６］のいずれか一つの半導体装置。
１…半導体装置、１０…半導体チップ、１１…第１のリードフレーム、１２…第２のリードフレーム、１４…第１のコネクタ、４５…第２の接続面、６５…第４の接続面、６８…半田、８１…凹部、８５…溝、９１…凸部、９５…突起、１０１…第１の溝、１０２…第２の溝、１１１…第１の突起、１１２…第２の突起。

Claims (8)

  1. 第１のリードフレームと、
    第１の面を有し、前記第１の面から窪んだ凹部が設けられ、前記第１のリードフレームから離間した第２のリードフレームと、
    前記第１のリードフレームに搭載された半導体チップと、
    導電性接着剤によって前記第１の面に接続された第２の面と、前記第２の面から突出して前記凹部に少なくとも部分的に収容されるとともに前記導電性接着剤によって前記凹部の内面に接続された凸部と、を有し、前記半導体チップと前記第２のリードフレームとを電気的に接続する導電部材と、
    を具備し、
    前記第１の面が延びる方向における前記凹部の長さは、前記第１の面に沿うとともに前記第１の面が延びる方向と直交する方向における前記凹部の長さよりも長く、
    前記第１の面が延びる方向における前記凸部の長さは、前記第１の面に沿うとともに前記第１の面が延びる方向と直交する方向における前記凸部の長さよりも長く、
    前記凹部と前記凸部とは、前記第１の面が延びる方向と直交する断面の形状が互いに相似し、
    前記凹部の断面は、前記凸部の断面よりも大きい、
    半導体装置。
  2. 前記凹部は、前記第１の面が延びる方向に延び、
    前記凸部は、前記第１の面が延びる方向に延びる、
    請求項１の半導体装置。
  3. 前記凹部は、前記第１の面が延びる方向における前記第１の面の両端から離間した、請求項１又は請求項２の半導体装置。
  4. 前記第１の面が延びる方向において、前記凸部の長さは、前記凹部の長さよりも短い、請求項１乃至請求項３のいずれか一つの半導体装置。
  5. 前記第１の面に、前記第１の面に沿うとともに前記第１の面が延びる方向と直交する方向に並んだ複数の前記凹部が設けられ、
    前記第２の面に、前記第１の面に沿うとともに前記第１の面が延びる方向と直交する方向に並んだ複数の前記凸部が設けられた、
    請求項１乃至請求項４のいずれか一つの半導体装置。
  6. 前記第１の面に、前記第１の面が延びる方向に互いに離間した複数の前記凹部が設けられ、
    前記第２の面に、前記第１の面が延びる方向に互いに離間した複数の前記凸部が設けられた、
    請求項１乃至請求項５のいずれか一つの半導体装置。
  7. 前記凸部は前記第２の面の外縁から離間している、
    請求項１乃至請求項６のいずれか一つの半導体装置。
  8. 前記凹部と前記凸部とのそれぞれの断面の形状は半円形である、
    請求項１乃至請求項７のいずれか一つの半導体装置。
JP2019171824A 2019-09-20 2019-09-20 半導体装置 Active JP7271381B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019171824A JP7271381B2 (ja) 2019-09-20 2019-09-20 半導体装置
US17/018,654 US11289408B2 (en) 2019-09-20 2020-09-11 Semiconductor device
DE102020211500.1A DE102020211500A1 (de) 2019-09-20 2020-09-14 Halbleitervorrichtung
CN202010959502.2A CN112542438B (zh) 2019-09-20 2020-09-14 半导体装置
TW109131491A TWI777238B (zh) 2019-09-20 2020-09-14 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019171824A JP7271381B2 (ja) 2019-09-20 2019-09-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2021048376A JP2021048376A (ja) 2021-03-25
JP7271381B2 true JP7271381B2 (ja) 2023-05-11

Family

ID=74846197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019171824A Active JP7271381B2 (ja) 2019-09-20 2019-09-20 半導体装置

Country Status (5)

Country Link
US (1) US11289408B2 (ja)
JP (1) JP7271381B2 (ja)
CN (1) CN112542438B (ja)
DE (1) DE102020211500A1 (ja)
TW (1) TWI777238B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023181957A1 (ja) * 2022-03-24 2023-09-28 ローム株式会社 半導体装置
JP2024035665A (ja) * 2022-09-02 2024-03-14 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049244A (ja) 2009-08-25 2011-03-10 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
US20150214139A1 (en) 2014-01-30 2015-07-30 Kabushiki Kaisha Toshiba Semiconductor device
US20180331021A1 (en) 2017-05-09 2018-11-15 Taiwan Semiconductor Co., Ltd. Die package component with jumper structure and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
KR20040004978A (ko) * 2002-07-08 2004-01-16 주식회사 하이닉스반도체 Ｌｏｃ 형 패키지를 갖는 반도체 장치
JP2005243685A (ja) 2004-02-24 2005-09-08 Renesas Technology Corp 半導体装置
US7495323B2 (en) * 2006-08-30 2009-02-24 Semiconductor Components Industries, L.L.C. Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US9761435B1 (en) * 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US8035221B2 (en) * 2007-11-08 2011-10-11 Intersil Americas, Inc. Clip mount for integrated circuit leadframes
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
JP5745238B2 (ja) 2010-07-30 2015-07-08 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置およびその製造方法
JP2012238737A (ja) * 2011-05-12 2012-12-06 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
JP6011277B2 (ja) * 2012-06-14 2016-10-19 株式会社デンソー 半導体装置の製造方法
US10622288B2 (en) * 2017-11-06 2020-04-14 Rohm Co., Ltd. Semiconductor device and method for producing semiconductor device
JP7043225B2 (ja) 2017-11-08 2022-03-29 株式会社東芝 半導体装置
US10204844B1 (en) * 2017-11-16 2019-02-12 Semiconductor Components Industries, Llc Clip for semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049244A (ja) 2009-08-25 2011-03-10 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
US20150214139A1 (en) 2014-01-30 2015-07-30 Kabushiki Kaisha Toshiba Semiconductor device
JP2015142072A (ja) 2014-01-30 2015-08-03 株式会社東芝 半導体装置
US20180331021A1 (en) 2017-05-09 2018-11-15 Taiwan Semiconductor Co., Ltd. Die package component with jumper structure and manufacturing method thereof

Also Published As

Publication number Publication date
JP2021048376A (ja) 2021-03-25
TW202125740A (zh) 2021-07-01
TWI777238B (zh) 2022-09-11
CN112542438B (zh) 2024-04-16
CN112542438A (zh) 2021-03-23
US20210090976A1 (en) 2021-03-25
US11289408B2 (en) 2022-03-29
DE102020211500A1 (de) 2021-03-25

Similar Documents

Publication Publication Date Title
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
JP6610590B2 (ja) 半導体装置とその製造方法
JP7271381B2 (ja) 半導体装置
US11869865B2 (en) Semiconductor device having a contact clip with a contact region having a convex shape and method for fabricating thereof
KR101812908B1 (ko) 반도체 장치
JP5869285B2 (ja) 半導体装置
WO2019167218A1 (ja) 半導体装置
JP7473376B2 (ja) 半導体装置
US11552065B2 (en) Semiconductor device
US11978683B2 (en) Semiconductor apparatus
JP7156172B2 (ja) 半導体装置
JP2019079891A (ja) 半導体装置
JP2021027146A (ja) 半導体装置
US11929306B2 (en) Semiconductor device comprising first and second lead frames
US11646250B2 (en) Semiconductor device
US20230092121A1 (en) Semiconductor device
US20230132513A1 (en) Resin-sealed semiconductor device and method for manufacturing resin-sealed semiconductor device
JP6462609B2 (ja) 半導体装置
JP2023179843A (ja) 半導体装置及び半導体装置の製造方法
JP2024018467A (ja) 半導体装置
TW202238895A (zh) 半導體裝置
JP2022027162A (ja) 半導体装置
JPWO2018131473A1 (ja) 半導体装置、および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230426

R150 Certificate of patent or registration of utility model

Ref document number: 7271381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150