JP6619119B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6619119B1
JP6619119B1 JP2019506739A JP2019506739A JP6619119B1 JP 6619119 B1 JP6619119 B1 JP 6619119B1 JP 2019506739 A JP2019506739 A JP 2019506739A JP 2019506739 A JP2019506739 A JP 2019506739A JP 6619119 B1 JP6619119 B1 JP 6619119B1
Authority
JP
Japan
Prior art keywords
semiconductor chip
solder material
lead
semiconductor device
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019506739A
Other languages
English (en)
Other versions
JPWO2019167218A1 (ja
Inventor
政雄 中川
政雄 中川
桑野　亮司
亮司 桑野
洋平 篠竹
洋平 篠竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6619119B1 publication Critical patent/JP6619119B1/ja
Publication of JPWO2019167218A1 publication Critical patent/JPWO2019167218A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

半導体装置１は、半導体チップ３と、半導体チップ３にはんだ６を介して電気的に接続された電極接続部４１、および電極接続部４１から周囲外側に向けて突出した突出部４２を含むリード４とを備え、リード４は、突出部４２の半導体チップ３側の面に、リード４２の幅方向Ｗに沿って一方端から他方端まで横断するはんだ材流出防止用溝形成領域Ｒ２を有することを特徴とする。本発明の半導体装置によれば、半導体チップとリードとの間のはんだが肉厚に形成された場合であっても、製造時にリード上の所望しない場所へはんだ材が流出することを防止することができる。

Description

本発明は、半導体装置に関する。
製造時にはんだ材の流出を防止するための溝が形成されているリードを、半導体チップにはんだ接合した半導体装置が知られている（例えば、特許文献１参照）。
特許文献１に記載された従来の半導体装置９０１は、図７（ａ）及び図７（ｂ）に示すように、半導体チップ９０３上にはんだ接合されるリード９０４の電極接続部９４１の電極接続面９４１ａの外側に、環状のはんだ材流出防止用溝９４４が形成されている。このはんだ材流出防止用溝９４４は、製造時に電極接続面９４１ａの中央に搭載（塗布）されたはんだ材が濡れ性によって流出するのを防止している。
なお、特許文献１に記載された従来の半導体装置９０１は、図７（ｃ）に示すように製造時にはんだ材を電極接続面９４１ａの中央部に塗布し（図７（ｃ１）参照。）、このはんだ材を濡れ性で広げて（図７（ｃ２）参照。）、所望の範囲にいきわたらせる（図７（ｃ３）参照。）ことを前提としている。そして、半導体装置９０１は、はんだ材流出防止用溝９４４内の領域に、区画内の内外の濡れ性を異ならせるために中央から放射状に延びて広がる区画９４３が形成されており、電極接続面９４１ａの中央部に塗布されたはんだ材が所望の範囲を超えて濡れ広がることを抑制している。
特開２０１２−１２５７８６号公報 特開２０１７−１９９８０９号公報
ところで、一般に、半導体チップとリードとの間のはんだに作用する応力（特に熱応力）を緩和するためには、当該はんだの厚みをある一定以上に厚くすることが有効であることが知られている（例えば、特許文献２参照。）。
しかしながら、特許文献１に記載された従来の半導体装置９０１に形成されているようなはんだ材流出防止用溝９４４は、僅かながらの溝幅であるため、電極接続面９４１ａの中央部に塗布されて濡れ性で広がったような肉薄のはんだ材の流出を防止するものの、特許文献２に記載されたような肉厚のはんだを形成したい場合のように、多量のはんだ材がリード９０４の表面を伝わる場合には、はんだ材９４１がはんだ材流出防止用溝９４４の外側に流出することを防止することが困難である、という問題がある。
そこで、本発明は、上記した問題を解決するためになされたもので、半導体チップとリードとの間のはんだが肉厚に形成された場合であっても、製造時にリード上の所望しない場所へはんだ材が流出することを防止可能な半導体装置を提供することを目的とする。
［１］本発明の半導体装置は、半導体チップと、前記半導体チップにはんだを介して電気的に接続された電極接続部、および、平面的に見て、前記電極接続部から外側に向けて突出した突出部を含むリードとを備え、前記リードは、前記突出部の前記半導体チップ側の面に、前記リードの幅方向に沿って一方端から他方端まで横断するはんだ材流出防止用溝形成領域を有することを特徴とする。
［２］本発明の半導体装置においては、前記はんだ材流出防止用溝形成領域には、複数の溝が形成されていることが好ましい。
［３］本発明の半導体装置においては、前記はんだ材流出防止用溝形成領域に形成されている各溝が、互いに平行をなすと共に平面的に見て前記幅方向に対して傾斜していてもよい。
［４］本発明の半導体装置においては、前記はんだ材流出防止用溝形成領域に形成されている各溝が、互いに平行をなすと共に前記幅方向に沿って延びていてもよい。
［５］本発明の半導体装置においては、前記リードは、前記電極接続部の前記半導体チップが接続された電極接続面に、全面にわたって複数の溝が形成された半導体チップ固定用溝形成領域をさらに有することが好ましい。
［６］本発明の半導体装置においては、前記半導体チップ固定用溝形成領域は、前記複数の溝として第１方向に延びる溝の集まりである第１の半導体チップ固定用溝群と、前記第１方向と交差する第２方向に延びる溝の集まりである第２の半導体チップ固定用溝群とを有することが好ましい。
［７］本発明の半導体装置においては、前記リードは、前記半導体装置の外部と接続するための外部接続端子をさらに含むと共に、前記突出部として、前記電極接続部から前記外部接続端子に向かって突出した外部接続端子連結部と、前記外部接続端子連結部とは異なる方向に突出した張り出し部とを有し、前記張り出し部は、平面的に見て、前記半導体チップの外形外側および前記半導体チップが基板に実装されている場合には当該基板の外形外側まで突出していることが好ましい。
［８］本発明の半導体装置においては、前記リードは、外部接続端子をさらに含むと共に、前記突出部として、前記電極接続部から前記外部接続端子に向かって突出した外部接続端子連結部と、前記外部接続端子連結部とは異なる方向に突出した張り出し部とを有し、前記張り出し部は、平面的に見て、前記半導体チップが実装されている基板の外側まで突出していることが好ましい。
［９］本発明の半導体装置においては、前記リードは、前記張り出し部に前記はんだ材流出防止用溝形成領域を有することが好ましい。
［１０］本発明の半導体装置においては、前記リードは、前記突出部の前記半導体チップ側とは反対側の面に、平面的に見て、前記はんだ材流出防止用溝形成領域と部分的に重なると共に複数の溝が形成された応力緩和用溝形成領域をさらに有することが好ましい。
本発明の半導体装置によれば、リードは、突出部の半導体チップ側の面に、リードの幅方向に沿って一方端から他方端まで横断するはんだ材流出防止用溝形成領域を有するため、製造時に、半導体チップとリードとの間のはんだ材を肉厚に形成したとしても、溶融したはんだ材がリードの幅方向と垂直な方向に幅のあるはんだ材流出防止用溝形成領域でしっかりと堰き止められる。しかも、このはんだ材流出防止用溝形成領域は、リードの幅方向に沿って一方端から他方端まで横断しているため、この溶融したはんだ材がリードの表面を伝わる経路を遮断している。従って、半導体チップとリードとの間のはんだが肉厚に形成された場合であっても、製造時にリード上の所望しない場所へはんだ材が流出することを防止することができる。
実施形態に係る半導体装置１を説明するための模式図である。図１（ａ）は、半導体装置１の内部を透過した上面図である。図１（ｂ）は、Ａ−Ａ断面図である。 実施形態に係る半導体装置１の製造過程における樹脂封止前の状態を示す模式図である。図２（ａ）は、半導体装置１の中間体１Ｍの上面図である。図２（ｂ）は、半導体装置１の中間体１Ｍの側面図である。 実施形態に係る半導体装置１のリード４の電極接続片４ｇを説明するための模式図である。図３（ａ）は、電極接続片４ｇの下面図である。図３（ｂ）は、Ｂ−Ｂ断面図である。図３（ｃ）は、Ｃ部拡大図である。図３（ｄ）は、Ｄ部拡大図である。 実施形態に係る半導体装置の製造方法のフローチャートである。 実施形態に係る半導体装置の製造方法を説明するための模式図である。図５（ａ）〜（ｆ）は、それぞれの工程を示している。 実施形態に係る半導体装置１のはんだ材流出防止用溝形成領域Ｒ２における溝パターンの変形例を説明するための模式図である。図６（ａ）は、変形例１である。図６（ｂ）は、変形例２である。図６（ｃ）は、変形例３である。 従来の半導体装置９０１を説明するための模式図である。図７（ａ）は、従来の半導体装置９０１の上面図である。図７（ｂ）は、Ｚ−Ｚ断面図である。図７（ｃ）は、従来の半導体装置９０１のはんだ材の広がりを説明するための模式図である。図７（ｃ）では、（ｃ１）〜(ｃ３)の順に経時的な変化を示している。なお、図7において、符号９０６ははんだを示す。
以下、本発明の半導体装置について、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。なお、「はんだ材」および「はんだ」については、本明細書では、リフローによる硬化前後の違いで使い分けた名称で説明をしているが、同じ場所に配置された「はんだ材」および「はんだ」には同一の符号を付している。
（１．実施形態における半導体装置１の構成）
実施形態に係る半導体装置１は、図１に示すように、基板２と、半導体チップ３と、リード４（４ａ，４ｂ，４ｃ）と、はんだ５，６と、ワイヤ７とを備え、リード４ａ，４ｂ，４ｃの外部接続端子４ｄ，４ｅ，４ｆ及び基板２の放熱性の金属板２ｄの一部を除いて樹脂８で樹脂封止されている。
基板２は、半導体チップ搭載面２ｂを有する基板である。基板２としては適宜の基板（例えば、プリント基板）を用いることができるが、実施形態においては、絶縁性基材２ａと、絶縁性基材２ａの一方の面に形成され、半導体チップ搭載面２ｂを有する回路２ｃと、絶縁性基材２ａの他方の面に形成された放熱用の金属板２ｄとを有するＤＣＢ（Ｄｉｒｅｃｔ Ｃоｐｐｅｒ Ｂｏｎｄｉｎｇ）基板を用いる。なお、放熱用の金属板２ｄの一部は樹脂８から露出している。
半導体チップ３は、一方の面（基板２側の面）に形成されたコレクタ電極３ａ、並びに、他方の面（基板２側の面とは反対側の面）に形成されたエミッタ電極３ｂ（電極）及びエミッタ電極３ｂとは離間した位置に形成されたゲート電極３ｃを有するＩＧＢＴである。
コレクタ電極３ａは、基板２の半導体チップ搭載面２ｂに形成された（回路２ｃの）接続パッドとはんだ５を介して接合されており、はんだ５、基板２（回路２ｃ）及びリード４ａ（外部接続端子４ｄ）を介して外部と接続される。
エミッタ電極３ｂは、リード４ｂの電極接続片４ｇとはんだ６を介して接合されており、はんだ６及びリード４ｂ（外部接続端子４ｅ）を介して外部と接続される。
リード４ａ，４ｂ，４ｃは、平板状の金属部材であり、リードフレームを切り離して形成されたものである。リード４ａ，４ｂ，４ｃはワイヤよりも断面積が大きく、大電流を流すことができる。
リード４ａにおいては、一方の端部が、基板２の半導体チップ搭載面２ｂに形成された接続パッドを介してコレクタ電極３ａと接続された基板２の回路２ｃと接続されており、他方の端部が、外部接続端子４ｄとなっている。
リード４ｂは、一方の端部にエミッタ電極３ｂと接続するための電極接続片４ｇを有し、他方の端部に外部と接続するための外部接続端子４ｅを有する。リード４ｂの電極接続片４ｇについては、半導体装置１の全体的な構成を説明した後で、詳しく説明する。
リード４ｃは、一方の端部がワイヤ７を介してゲート電極３ｃと接続されており、他方の端部が外部接続端子４ｆとなっている。
はんだ５，６は、導電性および接着性を有する合金又は金属である。はんだ５，６ははんだ材を加熱・溶融して固化したものである。
はんだ５は、コレクタ電極３ａと半導体チップ搭載面２ｂに形成された電極パッドとを接合している。はんだ５は、フラックスを含有するペースト状のはんだ材（いわゆるクリームはんだ）からなり、印刷により基板２の半導体チップ搭載面２ｂに配置され、リフローして加熱することにより基板２と半導体チップ３とを接合する。なお、はんだ５は、はんだ６の場合と異なり、はんだに作用する応力（例えば熱応力）を緩和するという事情がなく、厚くなると導通損失が大きくなるため、ある程度薄い方が好ましい。
はんだ６は、エミッタ電極３ｂと電極接続片４ｇとを接合している。はんだ６の厚さ（はんだ厚）は、はんだ５（基板２と半導体チップ３との間のはんだ）の厚さよりも厚く、例えば、３００μｍ以上であり、例えば５００μｍである。
ワイヤ７は、ワイヤボンディング用のワイヤである。樹脂８は、適宜の樹脂を用いることができる。
ここで、図２に示すような、半導体装置１の製造過程における樹脂封止前の状態である半導体装置の中間体１Ｍについて説明する。半導体装置の中間体１Ｍでは、各リード４ａ，４ｂ，４ｃは、リードフレーム９の一部であり、後述する枠状の周辺部９ａと連結されている。また、外部接続端子には、曲げ等の加工がされていない。
リードフレーム９は、矩形状の金属製の薄板である。リードフレーム９は、周囲に形成された枠状の周辺部９ａと、周辺部９ａの内側に形成されたリード形成部９ｂと周辺部９ａとリード形成部９ｂとを連結している連結部９ｃとを備えている。リード形成部９ｂにはリード４ａ，４ｂ，４ｃが形成されている。リードフレーム９は、製造過程において、連結部９ｃがカットされて、リード形成部９ｂに形成されているリード４ａ，４ｂ，４ｃが周辺部９ａから切り離される。
（２．実施形態に係るリード４の電極接続片４ｇの構成）
リード４の電極接続片４ｇは、図３（ａ）および（ｂ）に示すように、半導体チップ３に、はんだ６を介して電気的に接続された電極接続部４１、および、平面的に見て、電極接続部４１から外側に向けて突出した突出部４２を含んでいる。
電極接続部４１は、一方側（図３（ｂ）では下側。）の電極接続面４１ａで、肉厚のはんだ６を介して半導体チップ３と接続されている。電極接続面４１ａは、全面にわたって複数の半導体チップ固定用溝４３が形成されている半導体チップ固定用溝形成領域Ｒ１を有している。なお、半導体チップ固定用溝形成領域Ｒ１については、後述する。
リード４は、突出部４２として、電極接続部４１から外部接続端子４ｅに向かって突出した外部接続端子連結部４２ａと、外部接続端子連結部４２ａとは異なる方向に突出した張り出し部４２ｂとを有している（図３（ａ）では外部接続端子連結部４２ａが右側の方向に、張り出し部４２ｂが左側の方向に突出している。）。
外部接続端子連結部４２ａは、延びた先が外部接続端子４ｅと連結している（図１（ａ）参照。）。外部接続端子連結部４２ａは、半導体チップ３側の面（電極接続面４１ａと繋がる面）に、複数のはんだ材流出防止用溝４４が形成されていることによって幅（リード４の幅方向Ｗとは垂直方向Ｌの幅）をもって、リード４の幅方向Ｗに沿って一方端から他方端まで横断するはんだ材流出防止用溝形成領域Ｒ２を有している。また、外部接続端子連結部４２ａは、半導体チップ３側とは反対側の面に、平面的に見て、はんだ材流出防止用溝形成領域Ｒ２と部分的に重なると共に、応力緩和用溝４５が形成された応力緩和用溝形成領域Ｒ３を有している。なお、はんだ材流出防止用溝形成領域Ｒ２および応力緩和用溝形成領域Ｒ３については、後述する。
張り出し部４２ｂは、平面的に見て、半導体チップ３の外側および半導体チップ３を実装する基板２の外側まで突出し、先端部は特にどことも連結していない。張り出し部４２ｂは、樹脂８の内側の範囲内で突出している（図１（ａ）参照。）。張り出し部４２ｂは、半導体チップ３側の面（電極接続面４１ａと繋がる面）に、複数のはんだ材流出防止用溝４４が形成されていることによって幅（リード４の幅方向Ｗとは垂直方向Ｌの幅）をもって、リード４の幅方向Ｗに沿って一方端から他方端まで横断するはんだ材流出防止用溝形成領域Ｒ２を有している。なお、張り出し部４２ｂのはんだ材流出防止用溝形成領域Ｒ２と、外部接続端子連結部４２ａのはんだ材流出防止用溝形成領域Ｒ２とは、同等の形状の溝を有している。
半導体チップ固定用溝形成領域Ｒ１は、電極接続部４１の半導体チップ３側の面において、電極接続面４１ａをカバーしている半導体チップ固定用溝４３が形成された範囲である。半導体チップ固定用溝形成領域Ｒ１には、複数の半導体チップ固定用溝４３が形成されている。半導体チップ固定用溝４３は、図３（ｂ）に示すように、断面が三角形状（Ｖ状）で凹む溝である。半導体チップ固定用溝４３は、図３（ａ）および（ｃ）に示すように、半導体チップ固定用溝形成領域Ｒ１内で一直線上に延びている溝である。また、各半導体チップ固定用溝４３は、等ピッチで並んでいる。半導体チップ固定用溝形成領域Ｒ１には、複数の半導体チップ固定用溝４３として、互いに平行をなして第１の方向（図３（ｃ）では上下方向に対し左斜め４５°に傾く方向。）に延びて第１の半導体チップ固定用溝群４３ａを構成している半導体チップ固定用溝４３と、互いに平行をなして第２の方向（図３（ｃ）では上下方向に対し右斜め４５°に傾く方向。）に延びて第２の半導体チップ固定用溝群４３ｂを構成している半導体チップ固定用溝４３とが形成されている。このように半導体チップ固定用溝形成領域Ｒ１内に形成された半導体チップ固定用溝４３は、第１の半導体チップ固定用溝群４３ａと第２の半導体チップ固定用溝群４３ｂとを構成する半導体チップ固定用溝４３が交差し、半導体チップ固定用溝形成領域Ｒ１内に網目状の溝パターンを形づくっている。なお、半導体装置１において、はんだ６は、半導体チップ固定用溝形成領域Ｒ１内で全面にわたって各半導体チップ固定用溝４３に入り込み、当該半導体チップ固定用溝４３に対して食いつくようにしっかり固定されている。
はんだ材流出防止用溝形成領域Ｒ２は、突出部４２（外部接続端子連結部４２ａ，張り出し部４２ｂ）の半導体チップ３側の面において、リード４の幅方向Ｗ一杯に延びていると共にはんだ材流出防止用溝４４が形成された範囲である。はんだ材流出防止用溝形成領域Ｒ２には、複数のはんだ材流出防止用溝４４が形成されている。はんだ材流出防止用溝４４は、図３（ｂ）に示すように、断面が三角形状（Ｖ状）で凹む溝である。はんだ材流出防止用溝４４は、図３（ａ）および（ｄ）に示すように、はんだ材流出防止用溝形成領域Ｒ２内で一直線上に延びている溝である。また、はんだ材流出防止用溝４４は、等ピッチで並んでいる。はんだ材流出防止用溝形成領域Ｒ２には、複数のはんだ材流出防止用溝４４として、互いに平行をなして第１の方向（図３（ｄ）では上下方向に対し左斜め４５°に傾く方向。）に延びて第１のはんだ材流出防止用溝群４４ａを構成しているはんだ材流出防止用溝４４と、互いに平行をなして（図３（ｄ）では上下方向に対し右斜め４５°に傾く方向。）に延びて第１のはんだ材流出防止用溝群４４ｂを構成しているはんだ材流出防止用溝４４とが形成されている。このようにはんだ材流出防止用溝形成領域Ｒ２内に形成されたはんだ材流出防止用溝４４は、第１のはんだ材流出防止用溝群４４ａと第２のはんだ材流出防止用溝群４４ｂとを構成するはんだ材流出防止用溝４４が交差し、はんだ材流出防止用溝形成領域Ｒ２内に方形の区画がリード４の幅方向Ｗに並んだ幅（リード４の幅方向Ｗとは垂直方向Ｌの幅）のある溝パターンを形づくっている。
応力緩和用溝形成領域Ｒ３は、外部接続端子連結部４２ａの半導体チップ３側と反対側の面において、リード４の幅方向Ｗ一杯に延びていると共に応力緩和用溝４５が形成された範囲である。応力緩和用溝形成領域Ｒ３には、複数の応力緩和用溝４５が形成されている。応力緩和用溝４５は、図３（ｂ）に示すように、断面が三角形状（Ｖ状）で凹む溝である。応力緩和用溝形成領域Ｒ３では、はんだ材流出防止用溝形成領域Ｒ２内に形づくられた溝パターンと同様の溝パターンを形づくるように、応力緩和用溝４５による溝パターンを形づくることができる。なお、その場合において、応力緩和用溝４５は、リード４の厚みの変動を抑えるうえで平面的に見てはんだ材流出防止用溝４４と重なり合わないようにはんだ材流出防止用溝４４に対してずれて形成されていることが好ましい。
（３．実施形態に係る半導体装置１の製造方法）
実施形態に係る半導体装置１の製造方法は、図４および図５に示すように、基板配置工程Ｓ１と、はんだ材印刷工程Ｓ２と、半導体チップ搭載工程Ｓ３と、はんだ材搭載工程Ｓ４と、リードフレーム配置工程Ｓ５と、はんだ接合工程Ｓ６と、ワイヤ接続工程Ｓ７と、樹脂封止工程Ｓ８と、リード加工工程Ｓ９とをこの順序で含む。
（１）基板配置工程Ｓ１
基板配置工程Ｓ１においては、水平面上に配置した受け台Ｊ１上に、半導体チップ搭載面２ｂを上方に向けて半導体チップ３を実装するための基板２を配置する（図５（ａ）参照。）。
（２）はんだ材印刷工程Ｓ２
はんだ材印刷工程Ｓ２においては、基板２の上面となる半導体チップ搭載面２ｂ上にペースト状のはんだ材５（いわゆるクリームはんだ）を印刷する（図５（ｂ）参照。）。
なお、実施形態においては、はんだ材５を印刷するが、ディスペンサによってはんだ材を供給する、はんだフィーダ等で送り出した糸はんだによってはんだ材を供給する、溶融したはんだ材を流し込むことによってはんだ材を供給する等、適宜の方法ではんだ材を供給してもよい。
（３）半導体チップ搭載工程Ｓ３
半導体チップ搭載工程Ｓ３においては、半導体チップ搭載面２ｂと半導体チップ３のコレクタ電極３ａとがはんだ材５を挟んで対向した状態となるように基板２の上面となる半導体チップ搭載面２ｂ上に半導体チップ３を搭載する（図１（ｂ），図５（ｃ）参照。）。
（４）はんだ材搭載工程Ｓ４
はんだ材搭載工程Ｓ４においては、半導体チップ３のエミッタ電極３ｂ上にはんだ材６を搭載する（図１（ｂ），図５（ｄ）参照。）。はんだ材６は、エミッタ電極３ｂと次の工程で搭載するリードフレーム９の電極接続片４ｇとを接合できるのに十分な厚さで搭載する。
なお、はんだ材６としては、ペースト状のはんだ材（いわゆるクリームはんだ）や固体状のはんだ材（いわゆる板はんだ）またはこれらを組み合わせて用いることができる。ペースト状のはんだ材を供給する方法としては様々な方法が考えられるが、はんだ量の細かい調整や正確な箇所に供給できるようディスペンサによってペースト状のはんだ材を供給することが好ましい。
（５）リードフレーム配置工程Ｓ５
リードフレーム配置工程Ｓ５においては、半導体チップ３上に搭載されているはんだ材６の上にリード４ｂの電極接続片４ｇを重ね合わせるようにして、リードフレーム９を配置する（図５（ｅ）参照。）。このとき、リードフレーム９内のリード４ｂが所定の平面位置及び高さ位置に配置され、エミッタ電極３ｂと電極接続片４ｇとの間にはんだ材６を介在させた状態にする。またこのとき、張り出し部４２ｂ等のリード４ｂの一部が電極接続片４ｇの近傍（基板２および半導体チップ３の近傍）において受け具Ｊ２上に配置されることで、リードフレーム９が半導体チップ３と電極接続片４ｇとの間隔を一定に保たせた状態で受け台Ｊ１に支持されることが好ましい（図５（ｆ）参照。）。またこのとき、周辺部９ａ等の広い範囲が受け具Ｊ３上に配置されることで、リードフレーム９が安定した状態で受け台Ｊ１に支持されることが好ましい（図５（ｆ）参照。）。
（６）はんだ接合工程（リフロー工程）Ｓ６
はんだ接合工程Ｓ６においては、受け台Ｊ１によって半導体装置１の構成部材を所定の位置に配置した状態を保持したまま、はんだ材５，６を加熱することにより、基板２、半導体チップ３、およびリードフレーム９をはんだ接合する（図５（ｆ）参照。）。より詳しくは、受け台Ｊ１によって保持した半導体装置１の構成部材を、リフロー炉（図示せず。）に入れて加熱し、はんだ材５、６を溶融した後で、はんだ材５、６を固化してはんだ（５，６）とする。これにより、基板２の半導体チップ搭載面２ｂと半導体チップ３のコレクタ電極３ａとをはんだ５を介して接合すると共に、半導体チップ３のエミッタ電極３ｂとリード４ｂの電極接続片４ｇとをはんだ６を介して接合する。
（７）ワイヤ接続工程Ｓ７、樹脂封止工程Ｓ８、およびリード加工工程Ｓ９
はんだ接合した半導体装置の中間体１Ｍ（ワイヤ接続はされていない状態）において、ワイヤ接続工程Ｓ７（図示せず。）で、ゲート電極３ｃと、リード４ｃとをワイヤ７を用いて接続する。ワイヤ７は適宜のものを用いることができる。次に樹脂封止工程Ｓ８（図示せず。）で、リード４ａ，４ｂ，４ｃの外部接続端子４ｄ，４ｅ，４ｆおよび放熱用の金属板２ｄを除いて樹脂８で樹脂封止する。次に、リード加工工程Ｓ９（図示せず。）で、リード４ａ，４ｂ，４ｃをリードフレーム９から切り離すと共に、所定の箇所の折り曲げ等の加工を行う。
このようにして実施形態における半導体装置１を製造する。
（３．実施形態に係る効果）
実施形態の半導体装置１は、リード４ａ，４ｂ，４ｃは、突出部４２の半導体チップ２０側の面に、リード４ａ，４ｂ，４ｃの幅方向に沿って一方端から他方端まで横断するはんだ材流出防止用溝形成領域Ｒ２を有するため、製造時に、半導体チップ３とリード４との間のはんだ６を肉厚に形成したとしても、溶融したはんだ材６がリード４の幅方向Ｗと垂直な方向Ｌに幅のあるはんだ材流出防止用溝形成領域Ｒ２でしっかりと堰き止められる。しかも、このはんだ材流出防止用溝形成領域Ｒ２は、リード４の幅方向Ｗに沿って一方端から他方端まで横断しているため、この溶融したはんだ材６がリード４の表面を伝わる経路を遮断している。従って、半導体チップ３とリード４との間のはんだ６が肉厚に形成された場合であっても、製造時にリード４上の所望しない場所へはんだ材６が流出することを防止することができる。
また、実施形態の半導体装置１によれば、はんだ材流出防止用溝形成領域Ｒ２には、複数のはんだ材流出防止用溝４４が形成されているため、流れてきたはんだ材６がはんだ材流出防止用溝形成領域Ｒ２に形成されたはんだ材流出防止用溝４４に入り込む等してはんだ材流出防止用溝４４を超えにくくなる。
なお、実施形態１においては、はんだ材流出防止用溝形成領域Ｒ２全体ではんだ材の流出を防止するため、溶融したはんだ６がリード４の表面を伝わって流出することを、広い範囲でしっかり防止することが可能となる。また、各はんだ材流出防止用溝４４は、毛細管現象で内部圧力が低くなり、多少はんだ材６がはんだ材流出防止用溝４４から溢れてもはんだ材６をはんだ材流出防止用溝４４上に留めるため、はんだ材流出防止用溝４４入り込んだはんだ材のみならず、はんだ材流出防止用溝４４周りにおいてもはんだ材６の流出を防止する。
また、実施形態の半導体装置１によれば、リード４は、電極接続部４１の半導体チップ３が接続された電極接続面４１ａに、全面にわたって複数の半導体チップ固定用溝４３が形成された半導体チップ固定用溝形成領域Ｒ１を有するため、はんだ６が食いつくように固定されることで、半導体チップ３とリード４との接合強度を向上させることができる。
また、実施形態の半導体装置１によれば、半導体チップ固定用溝形成領域Ｒ１には、複数の半導体チップ固定用溝４３として第１方向に延びる溝の集まりである第１の半導体チップ固定用溝群４３ａと、第１方向と交差する第２方向に延びる溝の集まりである第２の半導体チップ固定用溝群４３ｂとを有するため、半導体チップ３とリード４とが複数の方向からの力に対してもずれにくく、接合強度をより向上させることができる。
また、実施形態の半導体装置１において、リード４は、半導体装置１の外部と接続するための外部接続端子４ｅをさらに含むと共に、突出部４２として、電極接続部４１から外部接続端子４ｅに向かって突出した外部接続端子連結部４２ａと、外部接続端子連結部４２ａとは異なる方向に突出した張り出し部４２ｂとを有している。そして、張り出し部４２ｂは、平面的に見て、半導体チップ３の外形外側および半導体チップ３を実装するが基板２の外側まで突出しているため、製造時にこの張り出し部４２ｂを支持することが可能となる（図５（ｆ）参照）。これにより、半導体チップ３とリード４との間に一定の間隔の隙間を形成することができるため、半導体チップ３とリード４との間のはんだ６を所望の厚みを保った状態で形成することができる。例えば半導体チップ３とリード４との間のはんだ６を厚くすることもできる。
また、実施形態の半導体装置１によれば、リード４は、張り出し部４２ｂにはんだ材流出防止用溝形成領域Ｒ２を有するため、張り出し部４２ｂの先端側にはんだ材６が流出しない。これにより、製造時に張り出し部４２ｂを下方から支持した場合に、リード４が傾いて設置されてしまうおそれを低減することができる。
また、実施形態の半導体装置１によれば、リード４は、外部接続端子連結部４２ａの半導体チップ３側とは反対側の面に、平面的に見て、はんだ材流出防止用溝形成領域Ｒ２と部分的に重なると共に複数の溝が形成された応力緩和用溝形成領域Ｒ３をさらに有するため、変形しやすい部分が形成されている。これにより、応力（特に熱応力）が発生した場合においても、はんだ材流出防止用溝形成領域Ｒ２付近において応力を吸収することで、リード４を通じてはんだに応力が伝播することを抑制することができ、半導体装置１の信頼性を高めることができる。
［変形例］
次に、はんだ材流出防止用溝形成領域Ｒ２における溝パターンの変形例１〜３を説明する。なお、図２に示すはんだ材流出防止用溝形成領域Ｒ２と同等の機能を有する部分について、同じ符号を付して説明する。
変形例１の溝パターンは、図６（ａ）に示すように、はんだ材流出防止用溝形成領域Ｒ２内に形成された複数のはんだ材流出防止用溝４４によって形づくられている。はんだ材流出防止用溝４４は、はんだ材流出防止用溝形成領域Ｒ２内で一直線上に延びていると共に傾いて（図６（ａ）では上下方向に対し右斜め４５°に傾く方向。）延びている（幅方向に傾斜している）溝である。はんだ材流出防止用溝４４は、互いに平行をなしてリード４の幅方向Ｗに等ピッチで並んでいる。このようにはんだ材流出防止用溝形成領域Ｒ２内に形成されたはんだ材流出防止用溝４４は、はんだ材流出防止用溝形成領域Ｒ２内に斜めの直線が連なった幅（リード４の幅方向Ｗとは垂直方向Ｌの幅）のある溝パターンを形づくっている。
変形例２の溝パターンは、図６（ｂ）に示すように、はんだ材流出防止用溝形成領域Ｒ２内に形成された複数のはんだ材流出防止用溝４４によって形づくられている。はんだ材流出防止用溝４４は、はんだ材流出防止用溝形成領域Ｒ２内でリード４の幅方向（図６（ｂ）では上下方向。）一杯に延びている溝である。はんだ材流出防止用溝４４は、互いに平行をなしてリード４の幅方向Ｗに対して垂直な方向Ｌに等ピッチで並んでいる。このようにはんだ材流出防止用溝形成領域Ｒ２内に形成されたはんだ材流出防止用溝４４は、はんだ材流出防止用溝形成領域Ｒ２内でリード４の幅方向Ｗに沿って一方端から他方端まで横断する直線が連なった幅（リード４の幅方向Ｗとは垂直方向Ｌの幅）のある溝パターンを形づくっている。
変形例３の溝パターンは、図６（ｃ）に示すように、はんだ材流出防止用溝形成領域Ｒ２内に形成された複数のはんだ材流出防止用溝４４によって形づくられている。はんだ材流出防止用溝４４は、はんだ材流出防止用溝形成領域Ｒ２内でリード４の幅方向（図６（ｃ）では上下方向。）断続的に延びている溝である。はんだ材流出防止用溝４４は、互いに平行をなしてリード４の幅方向Ｗに対して垂直な方向Ｌに互い違いに並んでいる。このようにはんだ材流出防止用溝形成領域Ｒ２内に形成されたはんだ材流出防止用溝４４は、はんだ材流出防止用溝形成領域Ｒ２内でリード４の幅方向Ｗに断続的に延びる直線が連なった幅（リード４の幅方向Ｗとは垂直方向Ｌの幅）のある溝パターンを形づくっている。
変形例１〜３のような溝パターンであっても、はんだ材流出防止用溝４４が平面的に見てリード４の幅方向Ｗに対して傾斜していたり、リード４の幅方向Ｗに対して垂直な方向Ｌに互い違いに並んでいたりするため、幅（リード４の幅方向Ｗとは垂直方向Ｌの幅）をもたせたはんだ材流出防止用溝形成領域Ｒ２を形成することが可能となる。そして、このように形成されたはんだ材流出防止用溝形成領域Ｒ２は、溶融したはんだ６がリード４の表面を伝わることをより防止し易くする。
以上、本発明を上記の実施形態に基づき説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
（１）上記実施形態において記載した構成要素の数、形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。
（２）上記実施形態においては、半導体チップ３をＩＧＢＴとしたが、本発明はこれに限定されるものではない。半導体チップ３を他の３端子の半導体素子（例えば、ＭＯＳＦＥＴ）としてよいし、半導体チップ３を２端子の半導体素子（例えば、ダイオード）としてよいし、半導体チップ３を４端子以上の半導体素子（４端子の半導体素子としては、例えばサイリスタ）としてもよい。
（３）上記実施形態においては、半導体装置を、半導体チップを１つ備える半導体装置としたが、本発明はこれに限定されるものではない。例えば、半導体装置を、半導体チップを２つ備える半導体装置としてもよいし、半導体チップを３以上備える半導体装置としてもよい。
（４）上記実施形態において、半導体装置を、半導体チップの一方の面にコレクタ電極を有し、他方の面にエミッタ電極およびゲート電極を有する、いわゆる縦型の半導体装置としたが、本発明はこれに限定されるものではない。例えば、半導体装置を、基板側とは反対側の面に全ての電極を有する、いわゆる横型の半導体装置としてもよい。
（５）上記実施形態において、外部接続端子連結部４２ａおよび張り出し部４２ｂは、電極接続部４１に対して同一平面上にあるよう説明したが、特にこれに限定されるものではない。例えば、途中で曲げられて、電極接続部４１に対して傾斜や段差になっていてもよい。なお、この場合に傾斜や段差の部分にはんだ材流出防止用溝形成領域Ｒ２や応力緩和用溝形成領域Ｒ３が設けられていてもよい。
（６）上記実施形態において、半導体チップ固定用溝４３、はんだ材流出防止用溝４４、および応力緩和用溝４５の各溝の断面を三角溝形状（Ｖ形状）としたが、特にこれに限定されるものではない。たとえば、矩形溝形状や半円溝形状としてもよい。なお、底面が緩やかな溝よりもエッジがある溝の方が、溶融したはんだ材を毛細管現象の負圧で保持する効果が高く好ましい。
（７）上記実施形態において、半導体チップ固定用溝４３、はんだ材流出防止用溝４４、および応力緩和用溝４５の溝は、一直線上に延びていたが、特にこれに限定されるものではない。たとえば、波状に延びていてもよい。また、環状であるが、複数連続させて一方に延びていてもよい。
（８）上記実施形態において、半導体チップ固定用溝４３、はんだ材流出防止用溝４４、および応力緩和用溝４５の複数の溝は、所定のピッチで連続した特定の溝パターンを形づくったが、特にこれに限定されるものではない。たとえば、ランダムのピッチで溝パターンを形づくってもよいし、複数の溝パターンを形づくってもよい。
（９）上記実施形態において、応力緩和用溝形成領域Ｒ３は、突出部４２の外部接続端子連結部４２ａに形成されていたが、同様に、張り出し部４２ｂに形成されていてもよい。
１…半導体装置，２…基板，３…半導体チップ，４（４ａ，４ｂ，４ｃ）…リード，４ｄ，４ｅ，４ｆ…外部接続端子，６…はんだ，はんだ材，４１…電極接続部，４１ａ…電極接続面，４２…突出部，４２ａ…外部接続端子連結部，４２ｂ…張り出し部，４３…半導体チップ固定用溝，４３ａ…第１の半導体チップ固定用溝群の溝，４３ｂ…第２の半導体チップ固定用溝群の溝，４４…はんだ材流出防止用溝，４５…応力緩和用溝，Ｒ１…半導体チップ固定用溝形成領域，Ｒ２…はんだ材流出防止用溝形成領域，Ｒ３…応力緩和用溝形成領域，Ｗ…リードの幅方向，Ｌ…リードの幅方向と垂直な方向

Claims (10)

  1. 半導体チップと、
    前記半導体チップにはんだを介して電気的に接続された電極接続部、および、平面的に見て前記電極接続部から外側に向けて突出した突出部を含むリードとを備え、
    前記リードは、外部接続端子をさらに含むと共に、前記突出部として、前記電極接続部から前記外部接続端子に向かって突出した外部接続端子連結部と、前記外部接続端子連結部とは異なる方向に突出した張り出し部とを有し、
    前記張り出し部は、平面的に見て、前記半導体チップの外側まで突出し、先端部がどことも連結していないことを特徴とする半導体装置。
  2. 前記張り出し部は、平面的に見て、前記半導体チップが実装されている基板の外側まで突出していることを特徴とする請求項１に記載の半導体装置。
  3. 前記リードは、前記突出部の前記半導体チップ側の面に、前記リードの幅方向に沿って一方端から他方端まで横断するはんだ材流出防止用溝形成領域を有することを特徴とする請求項１または２に記載の半導体装置。
  4. 前記はんだ材流出防止用溝形成領域には、複数の溝が形成されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
  5. 前記はんだ材流出防止用溝形成領域に形成されている各溝が、互いに平行をなすと共に平面的に見て前記幅方向に対して傾斜していることを特徴とする請求項４に記載の半導体装置。
  6. 前記はんだ材流出防止用溝形成領域に形成されている各溝が、互いに平行をなすと共に前記幅方向に沿って延びていることを特徴とする請求項４に記載の半導体装置。
  7. 前記リードは、前記電極接続部の前記半導体チップが接続された電極接続面に、全面にわたって複数の溝が形成された半導体チップ固定用溝形成領域をさらに有することを特徴とする請求項１〜６のいずれかに記載の半導体装置。
  8. 前記半導体チップ固定用溝形成領域には、前記複数の溝として第１方向に延びる溝の集まりである第１の半導体チップ固定用溝群と、前記第１方向と交差する第２方向に延びる溝の集まりである第２の半導体チップ固定用溝群とを有することを特徴とする請求項７に記載の半導体装置。
  9. 前記リードは、前記張り出し部に前記はんだ材流出防止用溝形成領域を有することを特徴とする請求項１〜８のいずれかに記載の半導体装置。
  10. 前記リードは、前記突出部の前記半導体チップ側とは反対側の面に、平面的に見て、はんだ材流出防止用溝形成領域と部分的に重なると共に複数の溝が形成された応力緩和用溝形成領域をさらに有することを特徴とする請求項１〜９のいずれかに記載の半導体装置。
JP2019506739A 2018-03-01 2018-03-01 半導体装置 Active JP6619119B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/007731 WO2019167218A1 (ja) 2018-03-01 2018-03-01 半導体装置

Publications (2)

Publication Number Publication Date
JP6619119B1 true JP6619119B1 (ja) 2019-12-11
JPWO2019167218A1 JPWO2019167218A1 (ja) 2020-04-09

Family

ID=66867723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019506739A Active JP6619119B1 (ja) 2018-03-01 2018-03-01 半導体装置

Country Status (4)

Country Link
JP (1) JP6619119B1 (ja)
CN (1) CN111373517B (ja)
NL (1) NL2022617B1 (ja)
WO (1) WO2019167218A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5525391U (ja) * 1978-08-08 1980-02-19
JPH0218955A (ja) * 1988-07-07 1990-01-23 Mitsui High Tec Inc 半導体装置用リードフレーム
JPH04199557A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体装置用リードフレーム
JP2001068503A (ja) * 1999-08-25 2001-03-16 Hitachi Ltd 半導体装置及びその製造方法
JP2004303869A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置およびその製造方法
JP2016072575A (ja) * 2014-10-02 2016-05-09 三菱電機株式会社 半導体装置およびその製造方法
WO2016108261A1 (ja) * 2014-12-29 2016-07-07 三菱電機株式会社 パワーモジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167963A (ja) * 1997-08-26 1999-03-09 Matsushita Electric Works Ltd 半導体装置
JP5533619B2 (ja) 2010-12-14 2014-06-25 株式会社デンソー 半導体装置
JP5789431B2 (ja) * 2011-06-30 2015-10-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102014104819A1 (de) * 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und/oder Clip für Halbleiterelemente, Halbleiterbauelement und Verfahren zur Herstellung
JP6318064B2 (ja) * 2014-09-25 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9496208B1 (en) * 2016-02-25 2016-11-15 Texas Instruments Incorporated Semiconductor device having compliant and crack-arresting interconnect structure
JP6697944B2 (ja) 2016-04-27 2020-05-27 三菱電機株式会社 電力用半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5525391U (ja) * 1978-08-08 1980-02-19
JPH0218955A (ja) * 1988-07-07 1990-01-23 Mitsui High Tec Inc 半導体装置用リードフレーム
JPH04199557A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体装置用リードフレーム
JP2001068503A (ja) * 1999-08-25 2001-03-16 Hitachi Ltd 半導体装置及びその製造方法
JP2004303869A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置およびその製造方法
JP2016072575A (ja) * 2014-10-02 2016-05-09 三菱電機株式会社 半導体装置およびその製造方法
WO2016108261A1 (ja) * 2014-12-29 2016-07-07 三菱電機株式会社 パワーモジュール

Also Published As

Publication number Publication date
JPWO2019167218A1 (ja) 2020-04-09
WO2019167218A1 (ja) 2019-09-06
CN111373517B (zh) 2024-03-19
NL2022617B1 (en) 2020-02-10
NL2022617A (en) 2019-09-06
CN111373517A (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
US9418916B2 (en) Semiconductor device
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP6930495B2 (ja) 半導体装置
WO2012157583A1 (ja) 半導体装置とその製造方法
JP6610590B2 (ja) 半導体装置とその製造方法
KR200482370Y1 (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
JP2012199416A (ja) 発光装置、その製造方法、導電パターン付き基板、および、電子回路装置
WO2019163145A1 (ja) 半導体装置の製造方法
JP6619119B1 (ja) 半導体装置
JP2008235859A (ja) 半導体装置とその製造方法
JP6619120B1 (ja) 半導体装置及び半導体装置の製造方法
JPH1050928A (ja) 半導体装置およびその製造方法
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
JP7400293B2 (ja) 半導体装置及び半導体装置の製造方法
JP7347047B2 (ja) 半導体装置
WO2020208677A1 (ja) 半導体装置
WO2019167102A1 (ja) 半導体装置及び半導体装置の製造方法
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法
KR200478914Y1 (ko) 반도체 패키지
TWI763005B (zh) 半導體裝置
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
JP7312814B2 (ja) 電子装置および電子装置の製造方法
JP7322467B2 (ja) 半導体装置
JP2022027162A (ja) 半導体装置
JP2023105546A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191113

R150 Certificate of patent or registration of utility model

Ref document number: 6619119

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150