JP2016072575A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2016072575A
JP2016072575A JP2014203624A JP2014203624A JP2016072575A JP 2016072575 A JP2016072575 A JP 2016072575A JP 2014203624 A JP2014203624 A JP 2014203624A JP 2014203624 A JP2014203624 A JP 2014203624A JP 2016072575 A JP2016072575 A JP 2016072575A
Authority
JP
Japan
Prior art keywords
circuit pattern
wiring terminal
semiconductor device
insulating substrate
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014203624A
Other languages
English (en)
Other versions
JP6305302B2 (ja
Inventor
吉松　直樹
Naoki Yoshimatsu
直樹 吉松
祐介 石山
Yusuke Ishiyama
祐介 石山
武敏 鹿野
Taketoshi Kano
武敏 鹿野
井本　裕児
Yuji Imoto
裕児 井本
藤野　純司
Junji Fujino
純司 藤野
晋助 浅田
Shinsuke Asada
晋助 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014203624A priority Critical patent/JP6305302B2/ja
Priority to US14/754,141 priority patent/US9691730B2/en
Priority to DE102015212832.6A priority patent/DE102015212832B4/de
Priority to CN201510640172.XA priority patent/CN105489586B/zh
Publication of JP2016072575A publication Critical patent/JP2016072575A/ja
Application granted granted Critical
Publication of JP6305302B2 publication Critical patent/JP6305302B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】本発明は、樹脂ケースの厳しい寸法管理や半導体装置の組み立て精度の管理を不要とし、半導体素子と配線端子とを所望の間隔範囲内で容易に接合することが可能な半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明による半導体装置は、回路パターン３が設けられた絶縁基板１と、回路パターン３上にロウ材１３で接合された半導体素子５，６と、半導体素子５，６の回路パターン３とは反対側に設けられた電極上にロウ材１４で接合された配線端子８とを備え、配線端子８の一部は、絶縁基板１に接触し、かつ回路パターン３とは絶縁されていることを特徴とする。
【選択図】図３

Description

本発明は、半導体装置およびその製造方法に関し、特に、電気自動車や電車等のモータを制御するインバータ回路、回生用のコンバータ回路、または昇圧回路等に用いられる電力用の半導体装置およびその製造方法に関する。
従来の電力用の半導体装置では、半導体素子の上面に設けられた電極に接合される配線端子は、樹脂ケースに一体成型されるなどして固定されていた（例えば、特許文献１参照）。従って、半導体素子と配線端子との間隔の精度は、半導体装置を組み立てる（製造する）上で重要であった。
上記の半導体装置において、樹脂ケースと当該樹脂ケースが配置される基板との接合面では、樹脂ケースの樹脂が収縮することによって反りやうねり等が生じる。また、基板では、半導体装置の製造工程において熱膨張量が異なる材料を接合することによって反りが生じる。さらに、樹脂ケースと基板とを接着して接合する際において、接着剤の厚みにばらつきが生じていた。
このような問題の対策として、従来では、半導体素子と配線端子とを所望の間隔範囲内で接合するために、樹脂ケースの厳しい寸法管理や、半導体装置の組み立て精度の管理および検査等がなされていた。
特開２０１３−６２４０５号公報
従来の半導体装置において、半導体素子と配線端子との間隔が小さい場合は、冷熱サイクルによる半導体素子に対する熱応力が大きくなり、半導体装置の信頼性が低下するという問題がある。一方、半導体素子と配線端子との間隔が大きい場合は、半導体素子と配線端子とを接合するために供給されるはんだ等のロウ材が不足して接合不良になるという問題がある。
本発明は、このような問題を解決するためになされたものであり、樹脂ケースの厳しい寸法管理や半導体装置の組み立て精度の管理を不要とし、半導体素子と配線端子とを所望の間隔範囲内で容易に接合することが可能な半導体装置およびその製造方法を提供することを目的とする。
上記の課題を解決するために、本発明による半導体装置は、第１の回路パターンが設けられた絶縁基板と、第１の回路パターン上に第１のロウ材で接合された半導体素子と、半導体素子の第１の回路パターンとは反対側に設けられた電極上に第２のロウ材で接合された配線端子とを備え、配線端子の一部は、絶縁基板に接触し、かつ第１の回路パターンとは絶縁されていることを特徴とする。
また、本発明による半導体装置の製造方法は、（ａ）第１の回路パターンが設けられた絶縁基板を準備する工程と、（ｂ）第１の回路パターン上に半導体素子を第１のロウ材で接合する工程と、（ｃ）半導体素子の第１の回路パターンとは反対側に設けられた電極上に配線端子を第２のロウ材で接合する工程とを備え、配線端子の一部は、絶縁基板に向けて延設されており、工程（ｃ）において、配線端子は、絶縁基板の方向に加圧され、配線端子の一部は、絶縁基板に接触し、かつ第１の回路パターンとは絶縁されていることを特徴とする。
本発明によると、半導体装置は、第１の回路パターンが設けられた絶縁基板と、第１の回路パターン上に第１のロウ材で接合された半導体素子と、半導体素子の第１の回路パターンとは反対側に設けられた電極上に第２のロウ材で接合された配線端子とを備え、配線端子の一部は、絶縁基板に接触し、かつ第１の回路パターンとは絶縁されているため、樹脂ケースの厳しい寸法管理や半導体装置の組み立て精度の管理を不要とし、半導体素子と配線端子とを所望の間隔範囲内で容易に接合することが可能となる。
また、半導体装置の製造方法は、（ａ）第１の回路パターンが設けられた絶縁基板を準備する工程と、（ｂ）第１の回路パターン上に半導体素子を第１のロウ材で接合する工程と、（ｃ）半導体素子の第１の回路パターンとは反対側に設けられた電極上に配線端子を第２のロウ材で接合する工程とを備え、配線端子の一部は、絶縁基板に向けて延設されており、工程（ｃ）において、配線端子は、絶縁基板の方向に加圧され、配線端子の一部は、絶縁基板に接触し、かつ第１の回路パターンとは絶縁されているため、樹脂ケースの厳しい寸法管理や半導体装置の組み立て精度の管理を不要とし、半導体素子と配線端子とを所望の間隔範囲内で容易に接合することが可能となる。
本発明の実施の形態による半導体装置の構成の一例を示す平面図である。 図１におけるＡ１−Ａ２の断面図である。 図１におけるＢ１−Ｂ２の断面図である。 図２を樹脂封止した状態を示す断面図である。 図３の他の一例を示す断面図である。 前提技術による半導体装置の構成の一例を示す平面図である。 図６におけるＣ１−Ｃ２の断面の一例を示す図である。 図６におけるＣ１−Ｃ２の断面の他の一例を示す図である。 図６におけるＤ１−Ｄ２の断面の一例を示す図である。
本発明の実施の形態について、図面に基づいて以下に説明する。
＜前提技術＞
まず、本発明の前提となる技術（前提技術）について説明する。
図６は、前提技術による電力用の半導体装置の構成の一例を示す平面図である。図７，８は、図６におけるＣ１−Ｃ２の断面の一例を示す図である。図９は、図６におけるＤ１−Ｄ２の断面の一例を示す図である。
図６〜９に示すように、前提技術による半導体装置は、絶縁基板１上に絶縁層２を形成し、絶縁層２上に回路パターン３を設けている。回路パターン３上には、ロウ材１３を介して半導体素子５および半導体素子６が接合されている。ここで、絶縁基板１としては、例えば金属ベース基板が挙げられる。また、半導体素子５としては、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）が挙げられ、半導体素子６としては、例えばＦＷＤ（Free Wheeling Diode）が挙げられる。
絶縁基板１の周辺部分であって絶縁層２上には、樹脂ケース７が接着して配置されている。樹脂ケース７には、配線端子８、配線端子９、信号端子１０、および取り付け用のカラー１１が一体成型されている。ここで、配線端子８としては、例えばＥ（エミッタ）端子が挙げられ、配線端子９としては、例えばＣ（コレクタ）端子が挙げられる。
図７に示すように、半導体素子５，６と配線端子８との間隔が小さい場合は、冷熱サイクルによる半導体素子５，６に対する熱応力が大きくなり、半導体装置の信頼性が低下するという問題が生じる。また、半導体素子５，６と配線端子８との接合時にロウ材１４がはみ出すという不具合が生じる。
一方、図８に示すように、半導体素子５，６と配線端子８との間隔が大きい場合は、ロウ材１４が不足して、半導体素子５，６と配線端子８とが接合しないという問題が生じる。
また、図９に示すように、半導体素子５と配線端子８との間隔が一定でない場合は、半導体素子５と配線端子８との間隔が小さい箇所と大きい箇所とができてしまい、上記の図７，８と同様の問題が生じる。
上記より、半導体素子５，６と配線端子８との間隔を一定に保持することが重要となる。
本発明は、このような問題を解決するためになされたものであり、以下に詳細に説明する。
＜実施の形態＞
図１は、本発明の実施の形態による電力用の半導体装置の構成の一例を示す平面図である。図２は、図１におけるＡ１−Ａ２の断面図である。図３は、図１におけるＢ１−Ｂ２の断面図である。
図１，３に示すように、本実施の形態による半導体装置は、配線端子８の一部が、ロウ材１５（第３のロウ材）を介して回路パターン４（第２の回路パターン）に接合されていることを特徴としている。その他の構成は、前提技術による半導体装置と同様であるため、ここでは詳細な説明を省略する。
図１〜３に示すように、配線端子８は、半導体素子５および半導体素子６の各々の上面に形成された電極上（半導体素子５，６の回路パターン３（第１の回路パターン）とは反対側に設けられた電極上）にロウ材１４（第２のロウ材）で接合されている。半導体素子５，６は、回路パターン３上にロウ材１３（第１のロウ材）で接合されている。また、配線端子８は、一部（２箇所）が突出して形成されている。
配線端子８の突出した部分は、絶縁基板１側に向けて延設されており、回路パターン４上にロウ材１５で接合されている。すなわち、配線端子８の一部は、回路パターン４を介して絶縁基板１に接触し、平面視で半導体素子５，６を跨いだ複数個所で接触している。また、回路パターン４は、絶縁層２上に設けられ、回路パターン３と分離（絶縁）されている。半導体装置の組み立てがばらつくことによって配線端子８と回路パターン４との間に微小な隙間が生じると、半導体素子５のスイッチング動作時に当該隙間で放電が発生し、ノイズの発生や絶縁層２の信頼性の低下等の問題があるが、ロウ材１５を介して配線端子８と回路パターン４とを接合することによって防止することができる。
配線端子９は、ロウ材（図示せず）を介して回路パターン３と接合されている。信号端子１０は、アルミワイヤ１２を介して半導体素子５と接合されている。
図１〜３に示す半導体装置を組み立てる工程（製造工程）において、配線端子８を、ロウ材１４を介して半導体素子５および半導体素子６の各々の上面に形成された電極に接合する際には、配線端子８の上方から絶縁基板１の方向に加圧される。このとき、配線端子８の一部は回路パターン４に当接し接合されるため、配線端子８に対する圧力による絶縁層２へのダメージを抑制することができ、半導体装置の品質および信頼性が向上する。その後、図４に示すように、樹脂ケース７内にシリコーンゲルまたはエポキシ樹脂等の絶縁樹脂である封止樹脂１６で封止することによって、本実施の形態による半導体装置が完成する。
すなわち、本発明による半導体装置の製造方法は、（ａ）回路パターン３が設けられた絶縁基板１を準備する工程と、（ｂ）回路パターン３上に半導体素子５，６をロウ材１３で接合する工程と、（ｃ）半導体素子５，６の回路パターン３とは反対側に設けられた電極上に配線端子８をロウ材１４で接合する工程とを備え、配線端子８の一部は、絶縁基板１に向けて延設されており、工程（ｃ）において、配線端子８は、絶縁基板１の方向に加圧され、配線端子８の一部は、絶縁基板１に接触し、かつ回路パターン３とは絶縁されていることを特徴とする。
上述の前提技術でも説明した通り、半導体素子５，６と配線端子８との間隔を一定に保持することは、半導体装置の信頼性を低下させないためにも重要である。配線端子８，９は、通常はプレス加工によって形成されているため、単品（配線端子８，９の各々）で寸法の精度を向上させること（すなわち、寸法のばらつきなく配線端子８，９を形成すること）は容易である。しかし、配線端子８，９は、樹脂ケース７で保持されるため、配線端子８，９と半導体素子５，６との間隔は、樹脂ケース７の樹脂の反りやヒケによってばらつきやすくなる。
一方、本実施の形態による半導体装置は、配線端子８の一部を絶縁基板１に向けて折り曲げ、配線端子８の上方から絶縁基板１側に向けて加圧することによって配線端子８と半導体素子５，６とを接触させているため、配線端子８が半導体素子５，６から浮き上がることを防止し、半導体素子５，６と配線端子８との間隔を所望の間隔にすることができる。
以上のことから、本実施の形態によれば、樹脂ケース７の厳しい寸法管理や半導体装置の組み立て精度の管理を不要とし、半導体素子５，６と配線端子８とを所望の間隔範囲内で容易に接合することが可能となる。従って、半導体素子５，６と配線端子８との間隔の精度が向上することによって半導体装置の組み立て時における不良率が低減し（半導体装置の組み立て工程における歩留りが向上し）、半導体装置の信頼性が向上する。また、配線端子８と回路パターン４とを２箇所で接合しているため、配線端子８の傾きを抑制し、半導体素子５，６と配線端子８との間隔の精度を向上させることができる。
なお、上記では、配線端子８の一部が、ロウ材１５を介して回路パターン４に接合される場合について説明したが（図３参照）、これに限るものではない。例えば、回路パターン４に代えて、任意の突起等であってもよい。また、例えば、図５に示すように、回路パターン４等を設けずに、配線端子８の一部が絶縁層２に接触するようにしてもよい。このとき、当該接触位置と回路パターン３とは絶縁されている。
上記では、配線端子８の一部が、回路パターン４（または絶縁層２）と２箇所で接合（接触）する場合について説明したが、これに限るものではなく、スペースを考慮して１箇所であってもよい。ただし、この場合は、配線端子８と半導体素子５，６とを加圧によって接合（接触）するときに配線端子８が撓む可能性があるため、加圧する位置は接合（接触）させる箇所の近傍であることが望ましい。
上記では、絶縁基板１として金属ベース基板を用いる場合について説明したが、これに限るものではない。例えば、絶縁基板１に代えて、ロウ材を介してセラミック絶縁基板を銅ベース板に接合した構造を有する基板を用いた場合は、基板の表面に反りが生じるため、特に効果的である。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
１ 絶縁基板、２ 絶縁層、３，４ 回路パターン、４ 配線端子、５，６ 半導体素子、７ 樹脂ケース、８ 配線端子、９ 配線端子、１０ 信号端子、１１ カラー、１２ アルミワイヤ、１３〜１５ ロウ材、１６ 封止樹脂。

Claims (8)

  1. 第１の回路パターンが設けられた絶縁基板と、
    前記第１の回路パターン上に第１のロウ材で接合された半導体素子と、
    前記半導体素子の前記第１の回路パターンとは反対側に設けられた電極上に第２のロウ材で接合された配線端子と、
    を備え、
    前記配線端子の一部は、前記絶縁基板に接触し、かつ前記第１の回路パターンとは絶縁されていることを特徴とする、半導体装置。
  2. 前記絶縁基板は、前記第１の回路パターンと分離された第２の回路パターンをさらに設けられ、
    前記配線端子の前記一部は、前記第２の回路パターンを介して前記絶縁基板に接触することを特徴とする、請求項１に記載の半導体装置。
  3. 前記配線端子の前記一部は、前記第２の回路パターン上に第３のロウ材で接合されることを特徴とする、請求項２に記載の半導体装置。
  4. 前記配線端子の前記一部は、平面視で前記半導体素子を跨いだ複数個所で前記接触をすることを特徴とする、請求項１から３のいずれか１項に記載の半導体装置。
  5. （ａ）第１の回路パターンが設けられた絶縁基板を準備する工程と、
    （ｂ）前記第１の回路パターン上に半導体素子を第１のロウ材で接合する工程と、
    （ｃ）前記半導体素子の前記第１の回路パターンとは反対側に設けられた電極上に配線端子を第２のロウ材で接合する工程と、
    を備え、
    前記配線端子の一部は、前記絶縁基板に向けて延設されており、
    前記工程（ｃ）において、
    前記配線端子は、前記絶縁基板の方向に加圧され、
    前記配線端子の前記一部は、前記絶縁基板に接触し、かつ前記第１の回路パターンとは絶縁されていることを特徴とする、半導体装置の製造方法。
  6. 前記工程（ａ）において、前記絶縁基板は、前記第１の回路パターンと分離された第２の回路パターンをさらに設けられ、
    前記工程（ｃ）において、前記配線端子の前記一部は、前記第２の回路パターンを介して前記絶縁基板に接触することを特徴とする、請求項５に記載の半導体装置の製造方法。
  7. 前記工程（ｃ）において、前記配線端子の前記一部は、前記第２の回路パターン上に第３のロウ材で接合されることを特徴とする、請求項６に記載の半導体装置の製造方法。
  8. 前記配線端子の前記一部は、平面視で前記半導体素子を跨いだ複数個所で前記接触をすることを特徴とする、請求項５から７のいずれか１項に記載の半導体装置の製造方法。
JP2014203624A 2014-10-02 2014-10-02 半導体装置およびその製造方法 Active JP6305302B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014203624A JP6305302B2 (ja) 2014-10-02 2014-10-02 半導体装置およびその製造方法
US14/754,141 US9691730B2 (en) 2014-10-02 2015-06-29 Semiconductor device and method for manufacturing the same
DE102015212832.6A DE102015212832B4 (de) 2014-10-02 2015-07-09 Halbleitervorrichtung und Verfahren zu deren Herstellung
CN201510640172.XA CN105489586B (zh) 2014-10-02 2015-09-30 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014203624A JP6305302B2 (ja) 2014-10-02 2014-10-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016072575A true JP2016072575A (ja) 2016-05-09
JP6305302B2 JP6305302B2 (ja) 2018-04-04

Family

ID=55633333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014203624A Active JP6305302B2 (ja) 2014-10-02 2014-10-02 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US9691730B2 (ja)
JP (1) JP6305302B2 (ja)
CN (1) CN105489586B (ja)
DE (1) DE102015212832B4 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017208430A1 (ja) * 2016-06-03 2017-12-07 三菱電機株式会社 半導体装置モジュール
JP2019083292A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
JPWO2018211685A1 (ja) * 2017-05-19 2019-06-27 新電元工業株式会社 電子モジュール
JPWO2018211680A1 (ja) * 2017-05-19 2019-06-27 新電元工業株式会社 電子モジュール
WO2019167254A1 (ja) * 2018-03-02 2019-09-06 新電元工業株式会社 半導体装置及び半導体装置の製造方法
WO2019167273A1 (ja) * 2018-03-02 2019-09-06 新電元工業株式会社 半導体装置の製造方法、半導体装置の製造冶具、および半導体装置
WO2019167218A1 (ja) * 2018-03-01 2019-09-06 新電元工業株式会社 半導体装置
JPWO2019038876A1 (ja) * 2017-08-24 2019-11-07 新電元工業株式会社 半導体装置
NL2025196A (en) 2019-04-10 2020-10-15 Shindengen Electric Mfg Semiconductor device and lead frame member
WO2023203688A1 (ja) * 2022-04-20 2023-10-26 三菱電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017038019A (ja) * 2015-08-13 2017-02-16 富士電機株式会社 半導体装置
DE102018128097B4 (de) * 2018-11-09 2022-08-11 Infineon Technologies Ag Halbleiterleistungsmodul und verfahren zum herstellen eines halbleiterleistungsmoduls
JP7074046B2 (ja) * 2018-12-21 2022-05-24 株式会社デンソー 半導体装置とその製造方法
JP7195208B2 (ja) 2019-04-12 2022-12-23 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130044A (ja) * 2007-11-21 2009-06-11 Denso Corp 半導体装置の製造方法
JP2010245212A (ja) * 2009-04-03 2010-10-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2012157584A1 (ja) * 2011-05-13 2012-11-22 富士電機株式会社 半導体装置とその製造方法
JP2013008748A (ja) * 2011-06-22 2013-01-10 Denso Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4130160A1 (de) 1991-09-11 1993-03-25 Export Contor Aussenhandel Elektronische schaltung
JP5098951B2 (ja) * 2008-10-22 2012-12-12 富士電機株式会社 半導体装置
JP5842489B2 (ja) 2011-09-14 2016-01-13 三菱電機株式会社 半導体装置
CN104040715B (zh) * 2012-02-09 2017-02-22 富士电机株式会社 半导体器件
CN104067387B (zh) 2012-03-22 2016-12-14 三菱电机株式会社 半导体装置及其制造方法
JP2014187264A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置
JP6304974B2 (ja) 2013-08-27 2018-04-04 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130044A (ja) * 2007-11-21 2009-06-11 Denso Corp 半導体装置の製造方法
JP2010245212A (ja) * 2009-04-03 2010-10-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2012157584A1 (ja) * 2011-05-13 2012-11-22 富士電機株式会社 半導体装置とその製造方法
JP2013008748A (ja) * 2011-06-22 2013-01-10 Denso Corp 半導体装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017208430A1 (ja) * 2016-06-03 2017-12-07 三菱電機株式会社 半導体装置モジュール
JPWO2017208430A1 (ja) * 2016-06-03 2018-08-09 三菱電機株式会社 半導体装置モジュール
US11276663B2 (en) 2017-05-19 2022-03-15 Shindengen Electric Manufacturing Co., Ltd. Electronic module
JPWO2018211685A1 (ja) * 2017-05-19 2019-06-27 新電元工業株式会社 電子モジュール
JPWO2018211680A1 (ja) * 2017-05-19 2019-06-27 新電元工業株式会社 電子モジュール
US11189591B2 (en) 2017-05-19 2021-11-30 Shindengen Electric Manufacturing Co., Ltd. Electronic module
JPWO2019038876A1 (ja) * 2017-08-24 2019-11-07 新電元工業株式会社 半導体装置
US11315850B2 (en) 2017-08-24 2022-04-26 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP2019083292A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
WO2019167218A1 (ja) * 2018-03-01 2019-09-06 新電元工業株式会社 半導体装置
JP6619119B1 (ja) * 2018-03-01 2019-12-11 新電元工業株式会社 半導体装置
WO2019167273A1 (ja) * 2018-03-02 2019-09-06 新電元工業株式会社 半導体装置の製造方法、半導体装置の製造冶具、および半導体装置
JP6619120B1 (ja) * 2018-03-02 2019-12-11 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP6619121B1 (ja) * 2018-03-02 2019-12-11 新電元工業株式会社 半導体装置の製造方法、半導体装置の製造冶具、および半導体装置
WO2019167254A1 (ja) * 2018-03-02 2019-09-06 新電元工業株式会社 半導体装置及び半導体装置の製造方法
NL2025196A (en) 2019-04-10 2020-10-15 Shindengen Electric Mfg Semiconductor device and lead frame member
US11776929B2 (en) 2019-04-10 2023-10-03 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and lead frame member
WO2023203688A1 (ja) * 2022-04-20 2023-10-26 三菱電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN105489586A (zh) 2016-04-13
DE102015212832B4 (de) 2021-09-02
CN105489586B (zh) 2018-11-23
US20160099224A1 (en) 2016-04-07
DE102015212832A1 (de) 2016-04-21
JP6305302B2 (ja) 2018-04-04
US9691730B2 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
JP6305302B2 (ja) 半導体装置およびその製造方法
US10104775B2 (en) Semiconductor device and method for manufacturing the same
JP5414644B2 (ja) 半導体装置
JP2006134990A (ja) 半導体装置
CN106847781B (zh) 功率模块封装及其制造方法
JP5930980B2 (ja) 半導体装置およびその製造方法
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
JP6366723B2 (ja) 半導体装置およびその製造方法
JP2015142018A (ja) 電力用半導体装置
US10497586B2 (en) Semiconductor device and a method of manufacturing the same
TWI672711B (zh) 絕緣金屬基板及其製造方法
JP5218009B2 (ja) 半導体装置
JP2014013878A (ja) 電子装置
KR101766082B1 (ko) 파워모듈
JP2011052240A (ja) 溶射絶縁膜が備えられる構造体の製造方法
CN104600038A (zh) 半导体装置
JP6312527B2 (ja) 放熱板を備えた電子部品の実装構造
JP2013258354A (ja) モールドパッケージおよびその製造方法
JP2012248907A (ja) 電力半導体装置
JP5840102B2 (ja) 電力用半導体装置
JP2020047763A (ja) 半導体装置及び半導体装置の製造方法
JP2019102467A (ja) 半導体装置
JP5112972B2 (ja) 半導体装置およびその製造方法
JP2007150342A (ja) 半導体装置およびその製造方法
JP6316221B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180306

R150 Certificate of patent or registration of utility model

Ref document number: 6305302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250