DE102015212832A1 - Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102015212832A1
DE102015212832A1 DE102015212832.6A DE102015212832A DE102015212832A1 DE 102015212832 A1 DE102015212832 A1 DE 102015212832A1 DE 102015212832 A DE102015212832 A DE 102015212832A DE 102015212832 A1 DE102015212832 A1 DE 102015212832A1
Authority
DE
Germany
Prior art keywords
circuit pattern
semiconductor device
insulating substrate
wiring connection
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015212832.6A
Other languages
English (en)
Other versions
DE102015212832B4 (de
Inventor
Naoki Yoshimatsu
Yusuke ISHIYAMA
Taketoshi Shikano
Yuji Imoto
Junji Fujino
Shinsuke Asada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102015212832A1 publication Critical patent/DE102015212832A1/de
Application granted granted Critical
Publication of DE102015212832B4 publication Critical patent/DE102015212832B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst ein isolierendes Substrat 1 mit einem Schaltungsmuster 3, Halbleiterelemente 5 und 6, die an das Schaltungsmuster 3 mit einem Lötmaterial 13 gebondet sind, und einen Verdrahtungsanschluss 8, der mit einem Lötmaterial 14 an eine Elektrode gebondet ist, die an jedem der Halbleiterelemente 5 und 6 auf einer gegenüberliegenden Seite des Schaltungsmusters 3 vorgesehen ist, wobei ein Teil des Verdrahtungsanschlusses 8 in Kontakt mit dem isolierenden Substrat 1 steht und vom Schaltungsmuster 3 isoliert ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung, und insbesondere auf eine Leistungshalbleitervorrichtung, die in einer Inverter- bzw. Wechselrichterschaltung zum Steuern eines Motors in einem Elektrofahrzeug oder einem Zug, in einer regenerativen Konverter- bzw. Wandlerschaltung oder in einer Verstärkerschaltung verwendet werden soll, und ein Verfahren zu deren Herstellung.
  • Beschreibung des Standes der Technik
  • Gemäß einer konventionellen Leistungshalbleitervorrichtung ist ein Verdrahtungsanschluss, der an eine Elektrode gebondet werden soll, die an einer Oberseite eines Halbleiterelements vorgesehen ist, an einem Harzgehäuse durch einstückiges Formen (siehe die offengelegte japanische Patentanmeldung Nr. 2013-62405 ) befestigt. Deshalb ist ein Verbessern der Präzision des Abstands zwischen dem Halbleiterelement und dem Verdrahtungsanschluss bei der Montage (Fertigung) der Halbleitervorrichtung wichtig.
  • Gemäß der obigen Halbleitervorrichtung wird ein Verziehen oder eine Welligkeit in einer gebondeten bzw. verbundenen Oberfläche zwischen dem Harzgehäuse und einem Substrat, an dem das Harzgehäuse angeordnet ist, aufgrund einer Schrumpfung eines Harzes des Harzgehäuses erzeugt. Darüber hinaus wird ein Verziehen im Substrat erzeugt, weil Materialien mit unterschiedlichen Wärmeausdehnungsraten in einem Fertigungsschritt der Halbleitervorrichtung gebondet werden. Darüber hinaus variiert eine Dicke eines Haftvermittlers zum Bonden des Harzgehäuses am Substrat.
  • Als Maßnahmen für die oben genannten Probleme wurde herkömmlicherweise eine Abmessung des Harzgehäuses streng kontrolliert, und eine Präzision bei der Montage der Halbleitervorrichtung kontrolliert und überwacht, um das Halbleiterelement innerhalb eines gewünschten Abstandsbereichs an den Verdrahtungsanschluss zu bonden.
  • Falls ein Abstand zwischen dem Halbleiterelement und dem Verdrahtungsanschluss in der herkömmlichen Halbleitervorrichtung gering ist, erhöht sich eine auf das Halbleiterelement aufgebrachte thermische Spannung aufgrund eines Wärmezyklus, sodass das Problem entsteht, dass sich eine Zuverlässigkeit der Halbleitervorrichtung verringert. Falls der Abstand zwischen dem Halbleiterelement und dem Verdrahtungsanschluss indessen groß ist, wird ein Lötmaterial, wie z. B. Lötzinn, das zum Bonden des Halbleiterelements mit dem Verdrahtungsanschluss zugeführt wird, unzureichend, was eine defekte Verbindung verursacht.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, die ein einfaches Bonden eines Halbleiterelements mit einem Verdrahtungsanschluss innerhalb eines gewünschten Abstandsbereichs ohne die Notwendigkeit einer strikten Kontrolle einer Abmessung eines Harzgehäuses und einer Kontrolle der Präzision bei der Montage der Halbleitervorrichtung ermöglicht, sowie ein Verfahren zu deren Herstellung bereitzustellen.
  • Die Lösung dieser Aufgabe erfolgt durch die Merkmale des Anspruches 1 oder 5. Die Unteransprüche offenbaren bevorzugte Weiterbildungen der Erfindung.
  • Eine Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung umfasst ein isolierendes Substrat mit einem ersten Schaltungsmuster, ein Halbleiterelement, das an das erste Schaltungsmuster mit einem ersten Lötmaterial gebondet ist, und einen Verdrahtungsanschluss, der mit einem zweiten Lötmaterial an eine Elektrode gebondet ist, die am Halbleiterelement auf einer gegenüberliegenden Seite des ersten Schaltungsmusters vorgesehen ist, wobei ein Teil des Verdrahtungsanschlusses in Kontakt mit dem isolierenden Substrat steht und vom ersten Schaltungsmuster isoliert ist.
  • Gemäß einem Aspekt der vorliegenden Erfindung umfasst die Halbleitervorrichtung das isolierende Substrat mit dem ersten Schaltungsmuster, das Halbleiterelement, das an das erste Schaltungsmuster mit dem ersten Lötmaterial gebondet ist, und den Verdrahtungsanschluss, der mit dem zweiten Lötmaterial an die Elektrode gebondet ist, die am Halbleiterelement auf der gegenüberliegenden Seite des ersten Schaltungsmusters vorgesehen ist, wobei der Teil des Verdrahtungsanschlusses in Kontakt mit dem isolierenden Substrat steht und vom ersten Schaltungsmuster isoliert ist, sodass das Halbleiterelement auf einfache Weise an den Verdrahtungsanschluss innerhalb des gewünschten Abstandsbereichs ohne die Notwendigkeit einer strikten Kontrolle der Abmessung des Harzgehäuses und einer Kontrolle der Präzision bei der Montage der Halbleitervorrichtung gebondet werden kann.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus nachfolgender Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. Darin zeigen:
  • 1 eine Draufsicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;
  • 2 eine Querschnittsansicht längs einer Linie A1-A2 in 1;
  • 3 eine Querschnittsansicht längs einer Linie B1-B2 in 1;
  • 4 eine Querschnittsansicht, die einen Zustand veranschaulicht, bei dem die Vorrichtung in 2 mit einem Harz abgedichtet ist;
  • 5 eine Querschnittsansicht, die ein weiteres Beispiel von 3 veranschaulicht;
  • 6 eine Draufsicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer Standard-Technik veranschaulicht;
  • 7 eine Ansicht, die ein Beispiel einer Querschnittsfläche längs einer Linie C1-C2 in 6 veranschaulicht;
  • 8 eine Ansicht, die ein weiteres Beispiel einer Querschnittsfläche längs einer Linie C1-C2 in 6 veranschaulicht; und
  • 9 eine Ansicht, die ein Beispiel einer Querschnittsfläche längs einer Linie D1-D2 in 6 veranschaulicht.
  • BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
  • Nachfolgend wird ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben.
  • <Standard-Technik>
  • Zuerst erfolgt eine Beschreibung einer Technik, die als Standard (Standard-Technik) der vorliegenden Erfindung dient.
  • 6 zeigt eine Draufsicht, die ein Beispiel einer Konfiguration einer Leistungshalbleitervorrichtung gemäß der Standard-Technik veranschaulicht. 7 und 8 zeigen Querschnittsansichten, die jeweils ein Beispiel einer Querschnittsfläche längs einer Linie C1-C2 in 6 veranschaulichen. 9 zeigt eine Ansicht, die ein Beispiel einer Querschnittsfläche längs einer Linie D1-D2 in 6 veranschaulicht.
  • Wie in 6 bis 9 gemäß der Halbleitervorrichtung in der Standard-Technik dargestellt, ist eine isolierende Schicht 2 auf einem isolierenden Substrat 1 ausgebildet, und ein Schaltungsmuster 3 ist auf der isolierenden Schicht 2 ausgebildet. Ein Halbleiterelement 5 und ein Halbleiterelement 6 sind an das Schaltungsmuster 3 durch ein Lötmaterial 13 gebondet. Hierbei umfasst das isolierende Substrat 1 ein Metall-Basissubstrat. Darüber hinaus umfasst das Halbleiterelement 5 einen Bipolartransistor mit isoliertem Gate (IGBT), und das Halbleiterelement 6 umfasst eine Freilaufdiode (FWD).
  • Ein Harzgehäuse 7 ist zum Bonden auf die isolierende Schicht 2 in einem peripheren Bereich des isolierenden Substrats 1 eingerichtet. Ein Verdrahtungsanschluss 8, ein Verdrahtungsanschluss 9, ein Signalanschluss 10 und ein Montageansatz 11 sind mit dem Harzgehäuse 7 integriert. Hierbei umfasst der Verdrahtungsanschluss 8 einen Emitter-(E-)Anschluss, und der Verdrahtungsanschluss 9 umfasst einen Kollektor-(C-)Anschluss.
  • Wie in 7 dargestellt, erhöht sich in einem Fall, bei dem der Abstand zwischen den Halbleiterelementen 5 und 6 und dem Verdrahtungsanschluss 8 gering ist, eine thermische Spannung an den Halbleiterelementen 5 und 6 aufgrund eines thermischen Zyklus, und das Problem besteht darin, dass sich eine Zuverlässigkeit der Halbleitervorrichtung verringert. Darüber hinaus ragt ein Lötmaterial 14 zum Zeitpunkt des Bondens der Halbleiterelemente 5 und 6 an den Verdrahtungsanschluss 8 problematisch vor.
  • Wie in 8 dargestellt wird in einem Fall, bei dem ein Abstand zwischen den Halbleiterelementen 5 und 6 und dem Verdrahtungsanschluss 8 indessen groß ist, das Lötmaterial 14 unzureichend, und das Problem besteht darin, dass die Halbleiterelemente 5 und 6 nicht an den Verdrahtungsanschluss 8 gebondet werden können.
  • Wie in 9 dargestellt, variiert ferner in einem Fall, bei dem ein Abstand zwischen dem Halbleiterelement 5 und dem Verdrahtungsanschluss 8 nicht einheitlich ist, der Abstand zwischen dem Halbleiterelement 5 und dem Verdrahtungselement 8 in der Länge von gering zu groß, was die gleichen Probleme wie in 7 und 8 verursacht.
  • Wie oben beschrieben, ist es wichtig, den Abstand zwischen den Halbleiterelementen 5 und 6 und dem Verdrahtungsanschluss 8 konstant zu halten.
  • Die vorliegende Erfindung wurde zum Lösen der oben genannten Probleme konzipiert und wird nachfolgend detailliert beschrieben.
  • <Bevorzugtes Ausführungsbeispiel>
  • 1 zeigt eine Draufsicht, die ein Beispiel einer Konfiguration einer Leistungshalbleitervorrichtung gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht. 2 zeigt eine Querschnittsansicht längs einer Linie A1-A2 in 1. 3 zeigt eine Querschnittsansicht längs einer Linie B1-B2 in 1.
  • Wie in 1 und 3 dargestellt, ist die Halbleitervorrichtung gemäß diesem bevorzugten Ausführungsbeispiel dadurch gekennzeichnet, dass der Verdrahtungsanschluss 8 teilweise an ein Schaltungsmuster 4 (zweites Schaltungsmuster) durch ein Lötmaterial 15 (drittes Lötmaterial) gebondet ist. Die weitergehende Konfiguration ist ähnlich zu der der Halbleitervorrichtung in der Standard-Technik, sodass eine detaillierte Beschreibung dafür entfällt.
  • Wie in 1 bis 3 dargestellt, ist der Verdrahtungsanschluss 8 mit dem Lötmaterial 14 (zweiten Lötmaterial) an eine Elektrode gebondet, die an einer Oberseite sowohl des Halbleiterelements 5 als auch des Halbleiterelements 6 ausgebildet ist (diese Elektrode ist an jedem der Halbleiterelemente 5 und 6 und auf einer gegenüberliegenden Seite des Schaltungsmusters 3 (ersten Schaltungsmusters) vorgesehen). Die Halbleiterelemente 5 und 6 sind an das Schaltungsmuster 3 mit dem Lötmaterial 13 (ersten Lötmaterial) gebondet. Darüber hinaus ist der Verdrahtungsanschluss 8 teilweise (an zwei Abschnitten) vorstehend ausgebildet.
  • Die vorstehenden Abschnitte des Verdrahtungsanschlusses 8 erstrecken sich zum isolierenden Substrat 1, und jeder von diesen ist an das Schaltungsmuster 4 mit dem Lötmaterial 15 gebondet. Das heißt, der Verdrahtungsanschluss 8 steht teilweise in Kontakt mit dem isolierenden Substrat 1 durch das Schaltungsmuster 4, und steht in Kontakt mit dem isolierenden Substrat 1 an mehreren Positionen in einer Draufsicht auf gegenüberliegenden Seiten der Halbleiterelemente 5 und 6. Darüber hinaus ist das Schaltungsmuster 4 auf der isolierenden Schicht 2 vorgesehen und vom Schaltungsmuster 3 getrennt (isoliert). Wenn ein winziger Zwischenraum zwischen dem Verdrahtungsanschluss 8 und dem Schaltungsmuster 4 aufgrund einer Maßabweichung bei der Montage der Halbleitervorrichtung erzeugt wird, wird eine Entladung im Zwischenraum erzeugt, während ein Schaltvorgang im Halbleiterelement 5 durchgeführt wird, was bewirkt, dass ein Geräusch erzeugt wird und sich eine Zuverlässigkeit der isolierenden Schicht 2 verringert, aber dies kann durch Bonden des Verdrahtungsanschlusses 8 an das Schaltungsmuster 4 durch das Lötmaterial 15 verhindert werden.
  • Der Verdrahtungsanschluss 9 ist an das Schaltungsmuster 3 durch ein Lötmaterial (nicht dargestellt) gebondet. Der Signalanschluss 10 ist an das Halbleiterelement 5 durch einen Aluminiumdraht 12 gebondet.
  • Wenn in einem Montageschritt (einem Fertigungsschritt) der Halbleitervorrichtung, wie in 1 bis 3 dargestellt, der Verdrahtungsanschluss 8 an die Elektrode, die auf der Oberseite von jedem der Halbleiterelemente 5 und 6 ausgebildet ist, durch das Lötmaterial 14 gebondet wird, wird der Verdrahtungsanschluss 8 von oben auf das isolierende Substrat 1 gedrückt. Dabei liegt der Verdrahtungsanschluss 8 teilweise an und wird so auf das Schaltungsmuster 4 gebondet, dass verhindert werden kann, dass die isolierende Schicht 2 durch den Druck auf den Verdrahtungsanschluss 8 beschädigt wird. Als Folge davon kann die Qualität und Zuverlässigkeit in der Halbleitervorrichtung verbessert werden. Danach wird, wie in 4 dargestellt, das Harzgehäuse 7 mit einem Dichtharz 16 abgedichtet, das ein isolierendes Harz, wie zum Beispiel Silikongel oder Epoxidharz, umfasst, wodurch die Halbleitervorrichtung gemäß diesem bevorzugten Ausführungsbeispiel fertiggestellt ist.
  • Genauer gesagt ist das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Erfindung gekennzeichnet durch die folgenden Schritte des (a) Anfertigens des isolierenden Substrats 1 mit dem ersten Schaltungsmuster 3, (b) Bondens der Halbleiterelemente an das erste Schaltungsmuster 3 mit dem Lötmaterial 13, und (c) Bondens des Verdrahtungsanschlusses 8 mit dem Lötmaterial 14 an die Elektrode, die an den Halbleiterelementen 5 und 6 auf der gegenüberliegenden Seite des Schaltungsmusters 3 vorgesehen ist, wobei sich der Verdrahtungsanschluss 8 teilweise zum isolierenden Substrat 1 erstreckt, und im Schritt (c) der Verdrahtungsanschluss 8 zum isolierenden Substrat 1 gedrückt wird, und der Verdrahtungsanschluss 8 teilweise in Kontakt mit dem isolierenden Substrat 1 kommt und vom Schaltungsmuster 3 isoliert ist.
  • Wie oben beschrieben, ist es wichtig, den Abstand zwischen den Halbleiterelementen 5 und 6 und dem Verdrahtungsanschluss 8 konstant zu halten, um die Zuverlässigkeit der Halbleitervorrichtung nicht zu mindern. Da die Verdrahtungsanschlüsse 8 und 9 in der Regel durch Pressen ausgebildet werden, ist es einfach, die Maßgenauigkeit (für jeden der Verdrahtungsanschlüsse 8 und 9) individuell zu verbessern (d. h. die Verdrahtungsanschlüsse 8 und 9 einzeln ohne eine Maßabweichung auszubilden). Da die Verdrahtungsanschlüsse 8 und 9 jedoch durch das Harzgehäuse 7 gehalten werden, variieren die Abstände zwischen den Verdrahtungsanschlüssen 8 und 9 und den Halbleiterelementen 5 und 6 wahrscheinlich aufgrund von Verzug oder Schrumpfung eines Harzes des Harzgehäuses 7.
  • Gemäß der Halbleitervorrichtung in diesem bevorzugten Ausführungsbeispiel ist der Verdrahtungsanschluss 8 indessen teilweise zum isolierenden Substrat 1 gebogen, und der Verdrahtungsanschluss 8 und die Halbleiterelemente 5 und 6 kommen in Kontakt miteinander, wenn der Verdrahtungsanschluss 8 von oben auf das isolierende Substrat 1 gedrückt wird, sodass ein Trennen des Verdrahtungsanschlusses 8 von den Halbleiterelementen 5 und 6 verhindert werden kann, und ein erwünschter Abstand zwischen den Halbleiterelementen 5 und 6 und dem Verdrahtungsanschluss 8 vorgesehen werden kann.
  • Wie oben gemäß diesem bevorzugten Ausführungsbeispiele beschrieben, können die Halbleiterelemente 5 und 6 auf einfache Weise an den Verdrahtungsanschluss 8 innerhalb eines gewünschten Abstandsbereichs ohne die Notwendigkeit einer strikten Kontrolle einer Abmessung des Harzgehäuses 7 und einer Kontrolle der Genauigkeit bei der Montage der Halbleitervorrichtung gebondet werden. Wenn die Genauigkeit des Abstands zwischen den Halbleiterelementen 5 und 6 und dem Verdrahtungsanschluss 8 verbessert wird, kann somit eine Fehlerrate bei der Montage der Halbleitervorrichtung reduziert werden (die Ausbeute im Montageschritt der Halbleitervorrichtung erhöht sich) und die Zuverlässigkeit der Halbleitervorrichtung verbessert werden. Da der Verdrahtungsanschluss 8 an das Schaltungsmuster 4 an zwei Positionen gebondet wird, kann eine Neigung des Verdrahtungsanschlusses 8 verhindert werden, und die Präzision des Abstandes zwischen den Halbleiterelementen 5 und 6 und dem Verdrahtungsanschluss 8 kann verbessert werden.
  • Obwohl die Beschreibung für den Fall erfolgt ist, bei dem der Verdrahtungsanschluss 8 teilweise an das Schaltungsmuster 4 durch das Lötmaterial 15 (siehe 3) gebondet worden ist, ist die vorliegende Erfindung zudem darauf nicht beschränkt. Zum Beispiel kann anstelle des Schaltungsmusters 4 ein bestimmter Vorsprung verwendet werden. Darüber hinaus kann der Verdrahtungsanschluss 8, wie in 5 dargestellt, teilweise in Kontakt mit der isolierenden Schicht 2 stehen, ohne durch das Schaltungsmuster 4 zu verlaufen. In diesem Fall muss die Kontaktposition vom Schaltungsmuster 3 isoliert werden.
  • Obwohl die Beschreibung für den Fall erfolgt ist, bei dem der Verdrahtungsanschluss 8 teilweise an das Schaltungsmuster 4 (oder die isolierende Schicht 2) gebondet ist (mit diesem kontaktiert ist), ist die vorliegende Erfindung darauf nicht beschränkt, und diese können an einen Abschnitt platzsparend gebondet sein. Da der Verdrahtungsanschluss 8 in diesem Fall jedoch verbogen werden könnte, wenn der Verdrahtungsanschluss 8 an die Halbleiterelemente 5 und 6 gedrückt und gebondet wird, liegt die gedrückte Position vorzugsweise in der Nähe des gebondeten (kontaktierten) Abschnitts.
  • Obwohl die Beschreibung für den Fall erfolgt ist, bei dem das Metall-Basissubstrat als isolierendes Substrat 1 verwendet wird, ist die vorliegende Erfindung darauf nicht beschränkt. Zum Beispiel kann anstatt des isolierenden Substrats 1 in einem Fall, bei dem ein zu verwendendes Substrat eine Struktur aufweist, bei der ein keramisches isolierendes Substrat durch ein Lötmaterial an eine Kupfer-Basisplatte gebondet wird, ein Verzug in einer Fläche des Substrats erzeugt werden, sodass die vorliegende Erfindung besonders effektiv ist.
  • Obwohl die Erfindung detailliert dargestellt und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es ist daher selbstverständlich, dass diverse Modifikationen und Variationen erfolgen können, ohne vom Schutzumfang der Erfindung abzuweichen.
  • Zusammenfassend ist festzustellen:
    Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst ein isolierendes Substrat 1 mit einem Schaltungsmuster 3, Halbleiterelemente 5 und 6, die an das Schaltungsmuster 3 mit einem Lötmaterial 13 gebondet sind, und einen Verdrahtungsanschluss 8, der mit einem Lötmaterial 14 an eine Elektrode gebondet ist, die an jedem der Halbleiterelemente 5 und 6 auf einer gegenüberliegenden Seite des Schaltungsmusters 3 vorgesehen ist, wobei ein Teil des Verdrahtungsanschlusses 8 in Kontakt mit dem isolierenden Substrat 1 steht und vom Schaltungsmuster 3 isoliert ist.
  • Neben der schriftlichen Offenbarung der Erfindung wird hiermit zu deren Ergänzung explizit auf die zeichnerische Darstellung in 1 bis 9 verwiesen.
  • Bezugszeichenliste
    • 1
    isolierendes Substrat
    2
    isolierende Schicht
    3
    Schaltungsmuster
    4
    Schaltungsmuster
    5
    Halbleiterelement
    6
    Halbleiterelement
    7
    Gehäuse, Harzgehäuse
    8
    Verdrahtungsanschluss
    9
    Verdrahtungsanschluss
    10
    Signalanschluss
    11
    Montageansatz
    12
    Aluminiumdraht
    13
    Lötmaterial
    14
    Lötmaterial
    15
    Lötmaterial
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013-62405 [0002]

Claims (8)

  1. Halbleitervorrichtung, umfassend: ein isolierendes Substrat (1) mit einem ersten Schaltungsmuster (3); ein Halbleiterelement (5), das an das erste Schaltungsmuster (3) mit einem ersten Lötmaterial (13) gebondet ist; und einen Verdrahtungsanschluss (8), der mit einem zweiten Lötmaterial (14) an eine Elektrode gebondet ist, die am Halbleiterelement (5) auf einer gegenüberliegenden Seite des ersten Schaltungsmusters (3) vorgesehen ist, wobei ein Teil des Verdrahtungsanschlusses (8) in Kontakt mit dem isolierenden Substrat (1) steht und vom ersten Schaltungsmuster (3) isoliert ist.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das isolierende Substrat (1) ferner ein zweites Schaltungsmuster (4) aufweist, das vom ersten Schaltungsmuster (3) getrennt ist, und der Teil des Verdrahtungselements (8) in Kontakt mit dem isolierenden Substrat (1) durch das zweite Schaltungsmuster (4) steht.
  3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Teil des Verdrahtungsanschlusses (8) an das zweite Schaltungsmuster (4) mit einem dritten Lötmaterial (15) gebondet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Teil des Verdrahtungsanschlusses (8) in Kontakt mit dem isolierenden Substrat (1) an einer Vielzahl von Positionen auf in einer Draufsicht gegenüberliegenden Seiten des Halbleiterelements (5) steht.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung, das folgende Schritte aufweist: (a) Anfertigen eines isolierenden Substrats (1) mit einem ersten Schaltungsmuster (3); (b) Bonden eines Halbleiterelements (5) an das erste Schaltungsmuster (3) mit einem ersten Lötmaterial (13); (c) Bonden eines Verdrahtungsanschlusses (8) mit einem zweiten Lötmaterial (14) an eine Elektrode, die am Halbleiterelement (5) auf einer gegenüberliegenden Seite des ersten Schaltungsmusters (3) vorgesehen ist, wobei ein Teil des Verdrahtungsanschlusses (8) sich zum isolierenden Substrat (1) erstreckt, und im Schritt (c), der Verdrahtungsanschluss (8) zum isolierenden Substrat (1) gedrückt wird, und der Teil des Verdrahtungsanschlusses (8) in Kontakt mit dem isolierenden Substrat (1) steht und vom ersten Schaltungsmuster (3) isoliert ist.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 5, dadurch gekennzeichnet, dass im Schritt (a) das isolierende Substrat (1) ferner ein zweites Schaltungsmuster (4) aufweist, das vom ersten Schaltungsmuster (3) getrennt ist, und im Schritt (c) der Teil des Verdrahtungsanschlusses (8) in Kontakt mit dem isolierenden Substrat (1) durch das zweite Schaltungsmuster (4) steht.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass im Schritt (c) der Teil des Verdrahtungsanschlusses (8) an das zweite Schaltungsmuster (4) mit einem dritten Lötmaterial (15) gebondet wird.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass der Teil des Verdrahtungsanschlusses (8) in Kontakt mit dem isolierenden Substrat (1) an einer Vielzahl von Positionen auf in einer Draufsicht gegenüberliegenden Seiten des Halbleiterelements (5) steht.
DE102015212832.6A 2014-10-02 2015-07-09 Halbleitervorrichtung und Verfahren zu deren Herstellung Active DE102015212832B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-203624 2014-10-02
JP2014203624A JP6305302B2 (ja) 2014-10-02 2014-10-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE102015212832A1 true DE102015212832A1 (de) 2016-04-21
DE102015212832B4 DE102015212832B4 (de) 2021-09-02

Family

ID=55633333

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015212832.6A Active DE102015212832B4 (de) 2014-10-02 2015-07-09 Halbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (1) US9691730B2 (de)
JP (1) JP6305302B2 (de)
CN (1) CN105489586B (de)
DE (1) DE102015212832B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018128097A1 (de) * 2018-11-09 2020-05-14 Infineon Technologies Ag Halbleiterleistungsmodul und verfahren zum herstellen eines halbleiterleistungsmoduls
US11532590B2 (en) 2019-04-12 2022-12-20 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017038019A (ja) * 2015-08-13 2017-02-16 富士電機株式会社 半導体装置
US10510642B2 (en) * 2016-06-03 2019-12-17 Mitsubishi Electric Corporation Semiconductor device module
US11276663B2 (en) 2017-05-19 2022-03-15 Shindengen Electric Manufacturing Co., Ltd. Electronic module
US11189591B2 (en) 2017-05-19 2021-11-30 Shindengen Electric Manufacturing Co., Ltd. Electronic module
CN110959191B (zh) * 2017-08-24 2023-10-20 新电元工业株式会社 半导体装置
JP2019083292A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
WO2019167218A1 (ja) * 2018-03-01 2019-09-06 新電元工業株式会社 半導体装置
WO2019167254A1 (ja) * 2018-03-02 2019-09-06 新電元工業株式会社 半導体装置及び半導体装置の製造方法
WO2019167273A1 (ja) * 2018-03-02 2019-09-06 新電元工業株式会社 半導体装置の製造方法、半導体装置の製造冶具、および半導体装置
JP7074046B2 (ja) * 2018-12-21 2022-05-24 株式会社デンソー 半導体装置とその製造方法
CN112913009A (zh) 2019-04-10 2021-06-04 新电元工业株式会社 半导体装置以及引线框材料
WO2023203688A1 (ja) * 2022-04-20 2023-10-26 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062405A (ja) 2011-09-14 2013-04-04 Mitsubishi Electric Corp 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4130160A1 (de) 1991-09-11 1993-03-25 Export Contor Aussenhandel Elektronische schaltung
JP2009130044A (ja) * 2007-11-21 2009-06-11 Denso Corp 半導体装置の製造方法
JP5098951B2 (ja) * 2008-10-22 2012-12-12 富士電機株式会社 半導体装置
JP5388661B2 (ja) * 2009-04-03 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP5729468B2 (ja) * 2011-05-13 2015-06-03 富士電機株式会社 半導体装置
JP5857468B2 (ja) * 2011-06-22 2016-02-10 株式会社デンソー 半導体装置
EP2814059B1 (de) * 2012-02-09 2020-08-05 Fuji Electric Co., Ltd. Halbleiterbauelement
DE112013001612B4 (de) 2012-03-22 2022-05-12 Mitsubishi Electric Corporation Halbleiterbauteil und Verfahren zu dessen Herstellung
JP2014187264A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置
JP6304974B2 (ja) 2013-08-27 2018-04-04 三菱電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062405A (ja) 2011-09-14 2013-04-04 Mitsubishi Electric Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018128097A1 (de) * 2018-11-09 2020-05-14 Infineon Technologies Ag Halbleiterleistungsmodul und verfahren zum herstellen eines halbleiterleistungsmoduls
US11316292B2 (en) 2018-11-09 2022-04-26 Infineon Technologies Ag Semiconductor power module and method for producing a semiconductor power module
DE102018128097B4 (de) 2018-11-09 2022-08-11 Infineon Technologies Ag Halbleiterleistungsmodul und verfahren zum herstellen eines halbleiterleistungsmoduls
US11532590B2 (en) 2019-04-12 2022-12-20 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP6305302B2 (ja) 2018-04-04
US9691730B2 (en) 2017-06-27
CN105489586A (zh) 2016-04-13
US20160099224A1 (en) 2016-04-07
CN105489586B (zh) 2018-11-23
JP2016072575A (ja) 2016-05-09
DE102015212832B4 (de) 2021-09-02

Similar Documents

Publication Publication Date Title
DE102015212832A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014202651B4 (de) Halbleitervorrichtungen und Halbleitermodul
DE102014213564A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112015005836T5 (de) Leistungsmodul
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE102015212831A1 (de) Leistungshalbleitervorrichtung
DE2352357A1 (de) Halbleitergehaeuse
DE10213648A1 (de) Leistungshalbleitermodul
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE102010060798B4 (de) Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE10065495C2 (de) Leistungshalbleitermodul
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
EP1198002A2 (de) Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben
DE102017213210A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112017004495T5 (de) Leistungshalbleitereinrichtung
DE102014203306A1 (de) Herstellen eines Elektronikmoduls
DE102015215132B4 (de) Halbleitervorrichtung
WO2017174776A1 (de) Lichtemittierendes bauelement
WO2007014800A1 (de) Chipmodul zum einbau in sensorchipkarten für fluidische anwendungen sowie verfahren zur herstellung eines derartigen chipmoduls
DE102007002807A1 (de) Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
DE102015112452B4 (de) Leistungshalbleiterbaugruppe und Verfahren zu ihrer Herstellung
EP3611761A1 (de) Verfahren und metallsubstrat zum kontaktieren eines leistungshalbleiters durch ein kontaktierungsmittel mit zumindest einem kontaktierungsfreien bereich als belastungsreduzierende struktur
DE102018203101A1 (de) Gehäuste halbleitervorrichtungen und verfahren zur herstellung gehäuster halbleitervorrichtungen
DE102021212895A1 (de) Leistungselektronikanordnung und Verfahren zum Herstellen einer Leistungselektronikanordnung
DE2057126C3 (de) Anordnung und Verfahren zur Kontaktierung von Halbleiterbauelementen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final