CN105489586B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105489586B
CN105489586B CN201510640172.XA CN201510640172A CN105489586B CN 105489586 B CN105489586 B CN 105489586B CN 201510640172 A CN201510640172 A CN 201510640172A CN 105489586 B CN105489586 B CN 105489586B
Authority
CN
China
Prior art keywords
distribution terminal
circuit pattern
insulating substrate
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510640172.XA
Other languages
English (en)
Other versions
CN105489586A (zh
Inventor
吉松直树
石山祐介
鹿野武敏
井本裕儿
藤野纯司
浅田晋助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN105489586A publication Critical patent/CN105489586A/zh
Application granted granted Critical
Publication of CN105489586B publication Critical patent/CN105489586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

本发明的目的在于提供一种半导体装置及其制造方法，其不需要进行树脂壳体的严格的尺寸管理、半导体装置的装配精度的管理，能够在期望的间隔范围内将半导体元件与配线端子容易地接合。本发明的半导体装置的特征在于，具备：绝缘基板(1)，其设置有电路图案(3)；半导体元件(5、6)，其在电路图案(3)上利用钎焊材料(13)进行接合；以及配线端子(8)，其在设置于半导体元件(5、6)的与电路图案(3)相反侧的电极上，利用钎焊材料(14)进行接合，配线端子(8)的一部分与绝缘基板(1)接触，并且与电路图案(3)绝缘。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，特别地，涉及一种在对电动车或电气列车等的电动机进行控制的逆变器电路、再生用的转换器电路、或者升压电路等中使用的功率用半导体装置及其制造方法。
背景技术
在现有的功率用半导体装置中，与在半导体元件的上表面处设置的电极接合的配线端子，与树脂壳体一体成型等而进行固定(例如，参照专利文献1)。因此，半导体元件与配线端子之间的间隔的精度在装配(制造)半导体装置方面是重要的。
在上述半导体装置中，在树脂壳体与配置该树脂壳体的基板之间的接合面处，由于树脂壳体的树脂进行收缩而产生翘曲或起伏等。另外，在基板处，在半导体装置的制造工序中，由于将热膨胀量不同的材料进行接合而产生翘曲。并且，在将树脂外壳与基板粘接而进行接合时，粘接剂的厚度产生波动。
作为这样的问题的对策，以往，为了在期望的间隔范围内将半导体元件与配线端子接合，进行了树脂壳体的严格的尺寸管理、半导体装置的装配精度的管理以及检查等。
专利文献1：日本特开2013－62405号公报
在现有的半导体装置中，在半导体元件与配线端子之间的间隔小的情况下，存在由冷热循环造成的对半导体元件的热应力变大，半导体装置的可靠性降低的问题。另一方面，在半导体元件与配线端子之间的间隔大的情况下，存在为了将半导体元件与配线端子接合而供给的焊料等钎焊材料不足而产生接合不良的问题。
发明内容
本发明就是为了解决上述问题而提出的，其目的在于提供一种半导体装置及其制造方法，其不需要进行树脂壳体的严格的尺寸管理、半导体装置的装配精度的管理，能够在期望的间隔范围内将半导体元件与配线端子容易地接合。
为了解决上述问题，本发明的半导体装置的特征在于，具备：绝缘基板，其设置有第1电路图案；半导体元件，其在第1电路图案上利用第1钎焊材料进行接合；以及配线端子，其在设置于半导体元件的与第1电路图案相反侧的电极上，利用第2钎焊材料进行接合，配线端子的一部分与绝缘基板接触，并且与第1电路图案绝缘。
另外，本发明的半导体装置的制造方法的特征在于，具备：(a)对设置有第1电路图案的绝缘基板进行准备的工序；(b)在第1电路图案上利用第1钎焊材料将半导体元件进行接合的工序；以及(c)在设置于半导体元件的与第1电路图案相反侧的电极上，利用第2钎焊材料将配线端子进行接合的工序，配线端子的一部分向绝缘基板延伸设置，在工序(c)中，将配线端子向绝缘基板的方向进行加压，配线端子的一部分与绝缘基板接触，并且与第1电路图案绝缘。
发明的效果
根据本发明，半导体装置具备：绝缘基板，其设置有第1电路图案；半导体元件，其在第1电路图案上利用第1钎焊材料进行接合；以及配线端子，其在设置于半导体元件的与第1电路图案相反侧的电极上，利用第2钎焊材料进行接合，配线端子的一部分与绝缘基板接触，并且与第1电路图案绝缘，因此，不需要进行树脂壳体的严格的尺寸管理、半导体装置的装配精度的管理，能够在期望的间隔范围内将半导体元件与配线端子容易地接合。
另外，半导体装置的制造方法具备：(a)对设置有第1电路图案的绝缘基板进行准备的工序；(b)在第1电路图案上利用第1钎焊材料将半导体元件进行接合的工序；以及(c)在设置于半导体元件的与第1电路图案相反侧的电极上，利用第2钎焊材料将配线端子进行接合的工序，配线端子的一部分向绝缘基板延伸设置，在工序(c)中，将配线端子向绝缘基板的方向进行加压，配线端子的一部分与绝缘基板接触，并且与第1电路图案绝缘，因此，不需要进行树脂壳体的严格的尺寸管理、半导体装置的装配精度的管理，能够在期望的间隔范围内将半导体元件与配线端子容易地接合。
附图说明
图1是表示本发明的实施方式的半导体装置的结构的一个例子的俯视图。
图2是图1中的A1－A2的剖面图。
图3是图1中的B1－B2的剖面图。
图4是表示将图2进行了树脂封装后的状态的剖面图。
图5是表示图3的另一个例子的剖面图。
图6是表示前提技术的半导体装置的结构的一个例子的俯视图。
图7是表示图6中的C1－C2的剖面的一个例子的图。
图8是表示图6中的C1－C2的剖面的另一个例子的图。
图9是表示图6中的D1－D2的剖面的一个例子的图。
标号的说明
1 绝缘基板，2 绝缘层，3、4 电路图案，4 配线端子，5、6 半导体元件，7 树脂壳体，8 配线端子，9 配线端子，10 信号端子，11 套环，12 铝线，13～15 钎焊材料，16 封装树脂。
具体实施方式
下面，基于附图，对本发明的实施方式进行说明。
<前提技术>
首先，对作为本发明的前提的技术(前提技术)进行说明。
图6是表示前提技术的功率用半导体装置的结构的一个例子的俯视图。图7、图8是表示图6中的C1－C2的剖面的一个例子的图。图9是表示图6中的D1－D2的剖面的一个例子的图。
如图6～9所示，前提技术的半导体装置在绝缘基板1上形成绝缘层2，在绝缘层2上设置有电路图案3。在电路图案3上，经由钎焊材料13接合有半导体元件5及半导体元件6。在此，作为绝缘基板1，例如可举出金属基座基板。另外，作为半导体元件5，例如可举出IGBT(Insulated Gate Bipolar Transistor)，作为半导体元件6，例如可举出FWD(FreeWheeling Diode)。
在绝缘基板1的周边部分，在绝缘层2上粘接配置有树脂壳体7。配线端子8、配线端子9、信号端子10、以及安装用的套环11与树脂壳体7进行了一体成型。在此，作为配线端子8，例如可举出E(发射极)端子，作为配线端子9，例如可举出C(集电极)端子。
如图7所示，在半导体元件5、6与配线端子8之间的间隔小的情况下，存在由冷热循环造成的对半导体元件5、6的热应力变大，半导体装置的可靠性降低的问题。另外，在半导体元件5、6与配线端子8之间的接合时，产生钎焊材料14溢出的问题。
另一方面，如图8所示，在半导体元件5、6与配线端子8之间的间隔大的情况下，存在钎焊材料14不足而没有使半导体元件5、6与配线端子8接合的问题。
另外，如图9所示，在半导体元件5与配线端子8之间的间隔不恒定的情况下，出现半导体元件5与配线端子8之间的间隔小的部位和间隔大的部位，与上述的图7、8产生相同的问题。
根据上述可知，将半导体元件5、6与配线端子8之间的间隔保持恒定是重要的。
本发明就是为了解决这种问题而提出的，下面进行详细说明。
<实施方式>
图1是表示本发明的实施方式的功率用半导体装置的结构的一个例子的俯视图。图2是图1中的A1－A2的剖面图。图3是图1中的B1－B2的剖面图。
如图1、3所示，本实施方式的半导体装置的特征在于，配线端子8的一部分经由钎焊材料15(第3钎焊材料)与电路图案4(第2电路图案)接合。其他结构与前提技术的半导体装置相同，因此这里省略详细的说明。
如图1～3所示，在形成于半导体元件5及半导体元件6各自的上表面处的电极上(在设置于半导体元件5、6的与电路图案3(第1电路图案)相反侧的电极上)，利用钎焊材料14(第2钎焊材料)接合有配线端子8。半导体元件5、6在电路图案3上利用钎焊材料13(第1钎焊材料)进行接合。另外，配线端子8的一部分(2处)凸出形成。
配线端子8的凸出的部分向绝缘基板1侧延伸设置，在电路图案4上利用钎焊材料15进行接合。即，配线端子8的一部分经由电路图案4与绝缘基板1接触，当俯视观察时在横跨半导体元件5、6的多个部位处接触。另外，电路图案4设置在绝缘层2上，与电路图案3分离(绝缘)。如果由于半导体装置的装配波动而在配线端子8与电路图案4之间产生微小的间隙，则在半导体元件5的开关动作时在该间隙处发生放电，存在噪声的发生和绝缘层2的可靠性的降低等问题，但通过经由钎焊材料15将配线端子8与电路图案4进行接合，能够防止这些问题。
配线端子9经由钎焊材料(未图示)与电路图案3进行接合。信号端子10经由铝线12与半导体元件5进行接合。
在将图1～3所示的半导体装置进行装配的工序(制造工序)中，在将配线端子8经由钎焊材料14与在半导体元件5及半导体元件6各自的上表面处形成的电极进行接合时，从配线端子8的上方，向绝缘基板1的方向进行加压。此时，配线端子8的一部分与电路图案4抵接并接合，因此能够抑制由对配线端子8的压力而造成的对绝缘层2的损害，提高半导体装置的品质和可靠性。然后，如图4所示，在树脂壳体7内，利用作为硅凝胶或环氧树脂等绝缘树脂的封装树脂16进行封装，由此完成本实施方式的半导体装置。
即，本发明的半导体装置的制造方法的特征在于具备：(a)对设置有电路图案3的绝缘基板1进行准备的工序；(b)在电路图案3上利用钎焊材料13将半导体元件5、6进行接合的工序；以及(c)在设置于半导体元件5、6的与电路图案3相反侧的电极上，利用钎焊材料14将配线端子8进行接合的工序，配线端子8的一部分向绝缘基板1延伸设置，在工序(c)中，将配线端子8向绝缘基板1的方向进行加压，配线端子8的一部分与绝缘基板1接触，并且与电路图案3绝缘。
如在上述前提技术中已说明的那样，将半导体元件5、6与配线端子8之间的间隔保持恒定，对于不使半导体装置的可靠性降低也是重要的。配线端子8、9通常通过冲压加工而形成，因此，对于单品(配线端子8、9各自)，容易提高尺寸的精度(即，形成尺寸不存在波动的配线端子8、9)。但是，由于配线端子8、9由树脂壳体7保持，所以配线端子8、9与半导体元件5、6之间的间隔容易由于树脂壳体7的树脂的翘曲或收缩而发生波动。
另一方面，在本实施方式的半导体装置中，将配线端子8的一部分向绝缘基板1弯折，从配线端子8的上方，向绝缘基板1侧进行加压，由此使配线端子8与半导体元件5、6接触，因此能够防止配线端子8从半导体元件5、6翘起，将半导体元件5、6与配线端子8之间的间隔设为期望的间隔。
如上所述，根据本实施方式，不需要进行树脂壳体7的严格的尺寸管理、半导体装置的装配精度的管理，能够在期望的间隔范围内将半导体元件5、6与配线端子8容易地接合。因此，通过提高半导体元件5、6与配线端子8之间的间隔的精度，从而减少半导体装置的装配时的缺陷率(提高半导体装置的装配工序中的成品率)，提高半导体装置的可靠性。另外，在2处将配线端子8与电路图案4进行接合，因此能够抑制配线端子8的倾斜，提高半导体元件5、6与配线端子8之间的间隔的精度。
此外，以上说明了配线端子8的一部分经由钎焊材料15与电路图案4接合的情况(参照图3)，但不限于此。例如，也可以代替电路图案4，采用任意的凸起等。另外，例如，如图5所示，也可以不设置电路图案4等，使配线端子8的一部分与绝缘层2接触。此时，该接触位置与电路图案3绝缘。
以上说明了配线端子8的一部分与电路图案4(或绝缘层2)在2处进行接合(接触)的情况，但不限于此，也可以考虑空间而设为1处。但是，在该情况下，在通过加压而将配线端子8与半导体元件5、6进行接合(接触)时，配线端子8有可能挠曲，因此加压的位置优选在接合(接触)的部位的附近。
以上说明了使用金属基座基板作为绝缘基板1的情况，但不限于此。例如，在代替绝缘基板1，使用具有将陶瓷绝缘基板经由钎焊材料与铜基座板接合而得到的构造的基板的情况下，在基板的表面产生翘曲，因此本发明是特别有效的。
此外，在本发明的范围内，本发明能够对实施方式适当进行变形、省略。

Claims (8)

1.一种半导体装置，其特征在于，
具备：
绝缘基板，其设置有第1电路图案；
半导体元件，其在所述第1电路图案上利用第1钎焊材料进行接合；
树脂壳体；以及
配线端子，其与所述树脂壳体是一体的，从所述树脂壳体延伸出，并且该配线端子在设置于所述半导体元件的与所述第1电路图案相反侧的电极上，利用第2钎焊材料进行接合，
所述配线端子的一部分与所述绝缘基板接触，并且与所述第1电路图案绝缘。
2.根据权利要求1所述的半导体装置，其特征在于，
所述绝缘基板还设置有与所述第1电路图案分离的第2电路图案，
所述配线端子的所述一部分经由所述第2电路图案与所述绝缘基板接触。
3.根据权利要求2所述的半导体装置，其特征在于，
所述配线端子的所述一部分在所述第2电路图案上利用第3钎焊材料进行接合。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述配线端子的所述一部分在俯视观察时在横跨所述半导体元件的多个部位处进行所述接触。
5.一种半导体装置的制造方法，其特征在于，
具备：
(a)对设置有第1电路图案的绝缘基板进行准备的工序；
(b)在所述第1电路图案上利用第1钎焊材料将半导体元件进行接合的工序；以及
(c)在设置于所述半导体元件的与所述第1电路图案相反侧的电极上，利用第2钎焊材料将配线端子进行接合的工序，
所述配线端子的一部分向所述绝缘基板延伸设置，
在所述工序(c)中，
将所述配线端子向所述绝缘基板的方向进行加压，
所述配线端子的所述一部分与所述绝缘基板接触，并且与所述第1电路图案绝缘，
在所述工序(c)之前，还具备：
(d)在所述绝缘基板设置树脂壳体的工序，
在所述工序(d)中，
所述配线端子与所述树脂壳体是一体的，该配线端子从所述树脂壳体延伸出。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
在所述工序(a)中，所述绝缘基板还设置有与所述第1电路图案分离的第2电路图案，
在所述工序(c)中，所述配线端子的所述一部分经由所述第2电路图案与所述绝缘基板接触。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，
在所述工序(c)中，所述配线端子的所述一部分在所述第2电路图案上利用第3钎焊材料进行接合。
8.根据权利要求5至7中任一项所述的半导体装置的制造方法，其特征在于，
所述配线端子的所述一部分在俯视观察时在横跨所述半导体元件的多个部位处进行所述接触。
CN201510640172.XA 2014-10-02 2015-09-30 半导体装置及其制造方法 Active CN105489586B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-203624 2014-10-02
JP2014203624A JP6305302B2 (ja) 2014-10-02 2014-10-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN105489586A CN105489586A (zh) 2016-04-13
CN105489586B true CN105489586B (zh) 2018-11-23

Family

ID=55633333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510640172.XA Active CN105489586B (zh) 2014-10-02 2015-09-30 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US9691730B2 (zh)
JP (1) JP6305302B2 (zh)
CN (1) CN105489586B (zh)
DE (1) DE102015212832B4 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017038019A (ja) * 2015-08-13 2017-02-16 富士電機株式会社 半導体装置
JP6463557B2 (ja) * 2016-06-03 2019-02-06 三菱電機株式会社 半導体装置モジュール
US11276663B2 (en) 2017-05-19 2022-03-15 Shindengen Electric Manufacturing Co., Ltd. Electronic module
US11189591B2 (en) 2017-05-19 2021-11-30 Shindengen Electric Manufacturing Co., Ltd. Electronic module
GB2567746B (en) 2017-08-24 2022-03-16 Shindengen Electric Mfg Semiconductor device
JP2019083292A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
JP6619119B1 (ja) * 2018-03-01 2019-12-11 新電元工業株式会社 半導体装置
JP6619120B1 (ja) * 2018-03-02 2019-12-11 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP6619121B1 (ja) * 2018-03-02 2019-12-11 新電元工業株式会社 半導体装置の製造方法、半導体装置の製造冶具、および半導体装置
DE102018128097B4 (de) * 2018-11-09 2022-08-11 Infineon Technologies Ag Halbleiterleistungsmodul und verfahren zum herstellen eines halbleiterleistungsmoduls
JP7074046B2 (ja) * 2018-12-21 2022-05-24 株式会社デンソー 半導体装置とその製造方法
CN112913009A (zh) 2019-04-10 2021-06-04 新电元工业株式会社 半导体装置以及引线框材料
JP7195208B2 (ja) 2019-04-12 2022-12-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
JPWO2023203688A1 (zh) * 2022-04-20 2023-10-26

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477428A (zh) * 2011-05-13 2013-12-25 富士电机株式会社 半导体器件及其制造方法
CN104040715A (zh) * 2012-02-09 2014-09-10 富士电机株式会社 半导体器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4130160A1 (de) 1991-09-11 1993-03-25 Export Contor Aussenhandel Elektronische schaltung
JP2009130044A (ja) * 2007-11-21 2009-06-11 Denso Corp 半導体装置の製造方法
JP5098951B2 (ja) * 2008-10-22 2012-12-12 富士電機株式会社 半導体装置
JP5388661B2 (ja) * 2009-04-03 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP5857468B2 (ja) * 2011-06-22 2016-02-10 株式会社デンソー 半導体装置
JP5842489B2 (ja) 2011-09-14 2016-01-13 三菱電機株式会社 半導体装置
DE112013001612B4 (de) 2012-03-22 2022-05-12 Mitsubishi Electric Corporation Halbleiterbauteil und Verfahren zu dessen Herstellung
JP2014187264A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置
JP6304974B2 (ja) 2013-08-27 2018-04-04 三菱電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477428A (zh) * 2011-05-13 2013-12-25 富士电机株式会社 半导体器件及其制造方法
CN104040715A (zh) * 2012-02-09 2014-09-10 富士电机株式会社 半导体器件

Also Published As

Publication number Publication date
US9691730B2 (en) 2017-06-27
DE102015212832A1 (de) 2016-04-21
JP6305302B2 (ja) 2018-04-04
CN105489586A (zh) 2016-04-13
JP2016072575A (ja) 2016-05-09
DE102015212832B4 (de) 2021-09-02
US20160099224A1 (en) 2016-04-07

Similar Documents

Publication Publication Date Title
CN105489586B (zh) 半导体装置及其制造方法
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
CN103515340B (zh) 电源模块封装和用于制造电源模块封装的方法
CN102446880B (zh) 包括插件的半导体模块和用于生产包括插件的半导体模块的方法
US9000580B2 (en) Power semiconductor module with pressed baseplate and method for producing a power semiconductor module with pressed baseplate
CN105023885A (zh) 半导体装置、半导体装置的制造方法
CN106847781B (zh) 功率模块封装及其制造方法
CN104425399A (zh) 半导体模块
US10813229B2 (en) Electronic module having an electrically insulating structure with material having a low modulus of elasticity
CN108155168B (zh) 电子器件
CN102760816A (zh) 发光二极管封装结构及其制造方法
CN103779295A (zh) 功率模块封装
JP2010283053A (ja) 半導体装置及びその製造方法
US20170207179A1 (en) Semiconductor device
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
CN207381382U (zh) 电力电子模块和电力电子元器件封装基板
CN104851843A (zh) 电力用半导体装置
CN115547967A (zh) 半导体封装件用夹片结构体及包括其的半导体封装件
US11538765B2 (en) Semiconductor sub-assembly and semiconductor power module
CN106856196A (zh) 功率模块
JP2015026791A (ja) 半導体装置及びリードフレーム
CN105612614B (zh) 半导体装置及半导体装置的制造方法
JP2020174156A (ja) 半導体装置および半導体装置の製造方法
JP6834815B2 (ja) 半導体モジュール
US20190214340A1 (en) Power module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant