JP6619121B1 - 半導体装置の製造方法、半導体装置の製造冶具、および半導体装置 - Google Patents

半導体装置の製造方法、半導体装置の製造冶具、および半導体装置 Download PDF

Info

Publication number
JP6619121B1
JP6619121B1 JP2019506752A JP2019506752A JP6619121B1 JP 6619121 B1 JP6619121 B1 JP 6619121B1 JP 2019506752 A JP2019506752 A JP 2019506752A JP 2019506752 A JP2019506752 A JP 2019506752A JP 6619121 B1 JP6619121 B1 JP 6619121B1
Authority
JP
Japan
Prior art keywords
spacer
semiconductor chip
base
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019506752A
Other languages
English (en)
Other versions
JPWO2019167273A1 (ja
Inventor
政雄 中川
政雄 中川
桑野　亮司
亮司 桑野
洋平 篠竹
洋平 篠竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6619121B1 publication Critical patent/JP6619121B1/ja
Publication of JPWO2019167273A1 publication Critical patent/JPWO2019167273A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Die Bonding (AREA)

Abstract

半導体装置の製造方法は、ベース１１に半導体チップ３を搭載する半導体チップ搭載工程Ｓ３と、半導体チップ３の上面にはんだ材６を搭載するはんだ材搭載工程Ｓ４と、上端が半導体チップ３の上面よりも上方の高さ位置までベース１１から突出するスペーサ１２上に、リードフレーム９を配置するリードフレーム配置工程Ｓ７と、スペーサ１２に対峙する部分を含む錘体２２をリードフレーム９上に配設する錘体配設工程Ｓ８と、はんだ材６を加熱することにより半導体チップ３とリードフレーム９とをはんだ接合するはんだ接合工程Ｓ１０とを含む。本発明の半導体装置の製造方法によれば、半導体チップを傷めるリスクを低減させ、半導体チップとリードとの間のはんだ材を所望の肉厚に保たせてはんだ接合することを可能にする。

Description

本発明は、半導体装置の製造方法、半導体装置の製造冶具、および半導体装置に関する。
半導体チップと半導体チップに重ねられたリードとをはんだ接合して構成された半導体装置を製造するための半導体装置の製造方法については、半導体チップとリードフレームとをはんだ接合する際に、半導体チップとリードとを圧着保持する製造方法が知られている（例えば、特許文献１参照）。
特許文献１に記載された従来の製造方法では、図１０に示す状態ではんだ接合を行う。この製造方法では、ベース９１１（支持部材）に、半導体チップ９０１（ＬＥＤチップ）とリード９０４とをはんだ材９０６（導電性ろう材）を介して配置する。次に半導体チップ９０１とリード９０４とを上方から第２ベース９２１（ゴム状弾性部材）で圧着する。そして、半導体チップ９０１とリード９０４とがベース９１１と第２ベース９２１とを挟持した状態に維持した上ではんだ材９０６を加熱して、半導体チップ９０１とリード９０４とをはんだ接合する。
特開平７−２６３７５４号公報 特開２０１７−１９９８０９号公報
ところで、一般に、半導体チップとリードとの間のはんだに作用する応力（特に熱応力）を緩和するためには、当該はんだを肉厚にすることが有効であることが知られている（例えば、特許文献２参照。）。
しかしながら、特許文献１に記載された従来の製造方法においては、半導体チップ９０１とリード９０４とを圧着保持するため、半導体チップ９０１に過剰な力が加わり半導体チップ９０１を傷めるリスクの問題がある。また、半導体チップ９０１とリード９０４との間のはんだを肉厚にすることで応力によってはんだにクラックが発生するおそれを回避して強固なはんだ接合をしたい場合であっても、半導体チップ９０１とリード９０４とが近づくため、半導体チップ９０１とリード９０４との間のはんだ材を所望の肉厚に保たせてはんだ接合することが困難である、という問題がある。
そこで、本発明は、上記した問題を解決するためになされたもので、半導体チップを傷めるリスクを低減させ、半導体チップとリードとの間のはんだ材を所望の肉厚に保たせてはんだ接合することを可能にする半導体装置の製造方法、半導体装置の製造冶具及び半導体装置を提供することを主目的とする。
［１］本発明の半導体装置の製造方法は、半導体チップと、当該半導体チップに一部を重なりあわせてはんだを介して電気的に接続されたリードとを含む半導体装置の製造方法であって、前記半導体チップを上方に搭載可能なベースに前記半導体チップを搭載する半導体チップ搭載工程と、前記半導体チップの上面にはんだ材を搭載するはんだ材搭載工程と、上端が前記半導体チップの上面よりも上方の高さ位置まで前記ベースから突出するスペーサ上に、前記リードを含むリードフレームを配置するリードフレーム配置工程と、前記スペーサに対峙する部分を含む錘体を前記リードフレーム上に配設する錘体配設工程と、前記はんだ材を加熱することにより前記半導体チップと前記リードフレームとをはんだ接合するはんだ接合工程とを含むことを特徴とする。
［２］本発明の半導体装置の製造方法においては、前記リードフレーム配置工程で、前記スペーサとして、平面的に見て前記半導体チップの外側に位置する複数のスペーサ上に、前記リードの一部を配置することが好ましい。
［３］本発明の半導体装置の製造方法においては、前記半導体チップ搭載工程の前に、前記半導体チップを実装するための基板を前記ベース上に配置する基板配置工程と、前記基板の上面にはんだ材を印刷するはんだ材印刷工程とをさらに含むことが好ましい。
［４］本発明の半導体装置の製造方法においては、前記はんだ材印刷工程と前記リードフレーム配置工程との間に、前記スペーサを前記ベースに配設するスペーサ配設工程をさらに含むことが好ましい。
［５］本発明の半導体装置の製造方法においては、前記スペーサ配設工程で、前記ベースに形成された有底のスペーサ位置決め用穴に前記スペーサの下端側を埋設させることで、前記スペーサを前記ベースに配設することが好ましい。
［６］本発明の半導体装置の製造方法においては、前記錘体配設工程で、平面的に見て前記半導体チップの外側で下方に延びた前記錘体の脚部を、前記ベースに形成された錘体位置決め用穴に差し込むことで位置決めすると共に、前記スペーサと対峙させるようにして、前記錘体を前記リードフレーム上に配設することが好ましい。
［７］本発明の半導体装置の製造方法においては、前記はんだ接合工程で、付勢手段によって前記錘体またはスペーサを介して前記リードフレームを付勢した状態で、前記半導体チップと前記リードフレームとをはんだ接合することが好ましい。
［８］本発明の半導体装置の製造方法においては、前記半導体チップ搭載工程と前記リードフレーム配置工程との間に、前記ベースと前記リードフレームの周辺部との間の厚み方向に沿った距離に対応した厚みの第２スペーサを、前記ベースに搭載する第２スペーサ搭載工程と、前記錘体配設工程と同時または前記錘体配設工程と前記はんだ接合工程との間に、前記リードフレームの前記周辺部において、前記第２スペーサと対峙する部分を含む第２ベースを搭載する第２ベース搭載工程とをさらに有することが好ましい。
［９］本発明の半導体装置の製造冶具は、半導体チップと、当該半導体チップに一部を重なりあわせてはんだを介して電気的に接続されたリードとを含む半導体装置の製造冶具であって、前記半導体チップを上方に搭載可能なベースと、前記半導体チップを前記ベースに搭載した場合において、平面的に見た際における当該半導体チップの外側の位置で、上端の高さ位置が当該半導体チップの上面よりも高く前記ベースから突出すると共に、前記リードを含むリードフレームを上端に配置可能なスペーサと、前記スペーサに対峙する部分を含み、前記リードフレーム上に配設可能な錘体とを備えることを特徴とする。
［１０］本発明の半導体装置の製造冶具においては、前記スペーサとして、複数のスペーサを備え、前記錘体が前記複数のスペーサと対峙する部分を含むことが好ましい。
［１１］本発明の半導体装置の製造冶具においては、前記スペーサとして、前記ベースから挿抜可能なスペーサを備え、前記ベースは、前記スペーサの下端側を埋設して前記スペーサの上端の高さ位置を定めるための有底のスペーサ位置決め用穴を有することが好ましい。
［１２］本発明の半導体装置の製造冶具においては、前記錘体は、前記半導体チップを前記ベースに搭載した場合を平面的に見た際の当該半導体チップの外側の位置で、下方に延びた脚部を有し、前記ベースは、前記脚部の下端側を差し込んで前記錘体を位置決めするための錘体位置決め用穴を有することが好ましい。
［１３］本発明の半導体装置の製造冶具においては、前記リードフレームを配置した場合に前記錘体または前記スペーサを介して前記リードフレームを付勢する付勢手段をさらに備えることが好ましい。
［１４］本発明の半導体装置の製造冶具においては、前記リードフレームを配置した場合における、前記ベースと前記リードフレームの周辺部との間の厚み方向に沿った距離に対応した厚みで形成され、前記ベースに搭載可能な第２スペーサと、前記第２スペーサと対峙する部分を含む第２ベースとをさらに備えることが好ましい。
［１５］本発明の半導体装置は、半導体チップと、前記半導体チップが実装された基板と、前記半導体チップの表面上にはんだを介して電気的に接続された電極接続片を含むリードと、少なくとも前記リードの前記電極接続片周りの範囲を封止した樹脂とを備え、前記リードは、平面的に見て前記半導体チップおよび前記基板よりも外側まで前記電極接続片から張り出した張り出し部を前記樹脂内に有することを特徴とする。
本発明の半導体装置の製造方法によれば、リードフレーム配置工程で、上端が半導体チップの上面よりも上方の高さ位置までベースから突出するスペーサ上に、リードを含むリードフレームを配置するため、リードフレームは、半導体チップの上面より上方の高さ位置に定まって配置される。これにより、リードフレームから半導体チップに過剰な力が加わらなくなり、半導体チップを傷めるリスクを低減することが可能となる。また、半導体チップとリードフレームとの間に所望の間隔をあけることも可能となる。さらに、錘体配設工程で、スペーサに対峙する部分を含む錘体をリードフレーム上に配設するため、はんだ接合の際にはんだ材の状態の変化に伴いリードフレームが浮いてくることを抑えられ、半導体チップとリードフレームとを所望の間隔に保たせることが可能となる。その結果、半導体チップを傷めるリスクを低減させ、半導体チップとリードとの間のはんだ材を所望の肉厚に保たせてはんだ接合することを可能にする。
本発明の半導体装置の製造冶具によれば、半導体チップをベースに搭載した場合において、平面的に見て半導体チップの外側の位置で、上端の高さ位置が半導体チップの上面よりも高くベースから突出すると共に、リードを含むリードフレームを配置可能なスペーサを備えているため、リードフレームを半導体チップの上面より上方の高さ位置に定めて配置することが可能となる。これにより、リードフレームから半導体チップに過剰な力が加わらなくなり、半導体チップを傷めるリスクを低減することが可能となる。また、半導体チップとリードフレームとの間に所望の間隔をあけることも可能となる。さらに、スペーサに対峙する部分を含み、リードフレーム上に配設可能な錘体を備えているため、はんだ接合の際にはんだ材の状態の変化に伴いリードフレームが浮いてくることを抑えられ、半導体チップとリードフレームとを所望の間隔に保たせることが可能となる。その結果、半導体チップを傷めるリスクを低減させ、半導体チップとリードとの間のはんだ材を所望の肉厚に保たせてはんだ接合することを可能にする。
なお、本発明の半導体装置の製造方法および半導体装置の製造冶具によれば、半導体チップに過剰な力がかからないため、はんだ接合の際に半導体チップの位置ずれが起きにくくなる。
本発明の半導体装置によれば、半導体チップの表面上にはんだを介して電気的に接続された電極接続片を含むリードは、平面的に見て、半導体チップおよび基板よりも外側まで電極接続片から張り出した張り出し部を有するため、製造過程においてリードを含むリードフレームを所望の状態に配置することが可能となる。具体的には、例えば、製造過程において張り出し部をスペーサに配置すれば、リードフレームを所望の高さ位置に配置することが可能となる。すなわち、製造過程において、リードフレームから半導体チップに過剰な力が加わらないように、リードフレームを半導体チップの上方に半導体チップとは所望の間隔をあけて配置することが可能となる。また、例えば、製造過程において張り出し部を上方から押さえれば、はんだ接合の際にはんだ材の状態の変化に伴いリードフレームが浮いてくることを抑えられ、半導体チップとリードフレームとを所望の間隔に保たせることが可能となる。その結果、半導体チップを傷めるリスクを低減させ、半導体チップとリードとの間のはんだ材を所望の肉厚に保たせてはんだ接合可能な半導体装置を提供することを可能にする。
実施形態１に係る半導体装置１の模式図である。図１（ａ）は、半導体装置１の内部を透過した上面図である。図１（ｂ）は、Ａ−Ａ断面図である。 実施形態１に係る半導体装置１の樹脂封止前の中間体１Ｍの模式図である。図２（ａ）は、半導体装置の中間体１Ｍの上面図である。図２（ｂ）は、半導体装置の中間体１Ｍの側面図である。 実施形態１に係る半導体装置の製造冶具１０の斜視図である。 実施形態１に係る半導体装置の製造冶具１０の分解斜視図である。 実施形態１に係る半導体装置の製造方法のフローチャートである。 実施形態１に係る半導体装置の製造方法を説明するための模式図である。図６（ａ）〜（ｊ）は、はんだ接合工程までの各工程Ｓ１〜Ｓ１０を示している。 実施形態１に係る半導体装置の製造冶具１０にリードフレーム９を配置した状態の模式図である。図７（ａ）は、リードフレーム９を配置した状態の上面図である。図７（ｂ）は、Ｂ部拡大図である。 実施形態２に係る半導体装置の製造冶具１１０にリードフレーム９を配置した状態の模式図である。 実施形態３に係る半導体装置の製造冶具２１０を用いた製造方法を説明するための模式図である。図９（ａ）〜（ｃ）は、基板配置工程Ｓ１〜スペーサ配設工程Ｓ５における状態の変化を示している。 従来の半導体装置の製造方法を説明するための模式図である。
以下、本発明に係る半導体装置、半導体装置の製造冶具、および半導体装置の製造方法について、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。また、本明細書において厚み方向といった場合には、半導体チップの厚み方向を意味し、上方、下方といった場合には、重力方向を基準とした上下方向を意味する。また、半導体装置の製造過程においては厚み方向と重力方向とが一致する。また、「はんだ材」および「はんだ」については、本明細書では、リフローによる硬化前後の違いで使い分けた名称で説明をしているが、同じ場所に配置された「はんだ材」および「はんだ」には同一の符号を付している。
［実施形態１］
（１．実施形態１に係る半導体装置１の構成）
実施形態１に係る半導体装置１は、図１に示すように、基板２と、半導体チップ３と、リード４（４ａ，４ｂ，４ｃ）と、はんだ５，６と、ワイヤ７とを備え、リード４ａ，４ｂ，４ｃの外部接続端子４ｄ，４ｅ，４ｆおよび基板２の放熱性の金属板２ｄの一部を除いて樹脂８で樹脂封止されている。
基板２は、半導体チップ搭載面２ｂを有する基板である。基板２としては適宜の基板（例えば、プリント基板）を用いることができるが、実施形態１においては、絶縁性基材２ａと、絶縁性基材２ａの一方の面に形成され、半導体チップ搭載面２ｂを有する回路２ｃと、絶縁性基材２ａの他方の面に形成された放熱用の金属板２ｄとを有するＤＣＢ（Ｄｉｒｅｃｔ Ｃоｐｐｅｒ Ｂｏｎｄｉｎｇ）基板を用いる。なお、放熱用の金属板２ｄの一部は樹脂８から露出している。
半導体チップ３は、一方の面（基板２側の面）に形成されたコレクタ電極３ａ、並びに、他方の面（基板２側の面とは反対側の面）に形成されたエミッタ電極３ｂ（電極）およびエミッタ電極３ｂとは離間した位置に形成されたゲート電極３ｃを有するＩＧＢＴである。
コレクタ電極３ａは、基板２の半導体チップ搭載面２ｂに形成された接続パッドとはんだ５を介して接合されており、はんだ５、基板２（回路２ｃ）およびリード４ａ（外部接続端子４ｄ）を介して外部と接続される。
エミッタ電極３ｂは、リード４ｂの電極接続片４ｇとはんだ６を介して接合されており、はんだ６およびリード４ｂ（外部接続端子４ｅ）を介して外部と接続される。
リード４ａ，４ｂ，４ｃは、平板状の金属部材であり、リードフレームを切り離して形成されたものである。リード４ａ，４ｂ，４ｃはワイヤよりも断面積が大きく、大電流を流すことができる。
リード４ａは、一方の端部がコレクタ電極３ａと接続された基板２の回路２ｃと、基板２の半導体チップ搭載面２ｂに形成された接続パッドを介して接続されており、他方の端部が、外部接続端子４ｄとなっている。
リード４ｂは、一方の端部にエミッタ電極３ｂと接続するための電極接続片４ｇを有し、他方の端部に外部と接続するための外部接続端子４ｅを有する。リード４ｂには、平面的に見て半導体チップ３および基板２よりも外側まで電極接続片４ｇから張り出した張り出し部４ｈを樹脂８内に有している。
リード４ｃは、一方の端部がワイヤ７を介してゲート電極２ｃと接続されており、他方の端部が外部接続端子４ｆとなっている。
はんだ５，６は、導電性および接着性を有する合金又は金属である。はんだ５、６ははんだ材を加熱・溶融して固化したものである。
はんだ５は、コレクタ電極３ａと半導体チップ搭載面２ｂに形成された電極パッドとを接合している。はんだ５は、フラックスを含有するペースト状のはんだ材（いわゆるクリームはんだ）からなり、印刷により基板２の半導体チップ搭載面２ｂに配置され、リフローして加熱することにより基板２と半導体チップ３とを接合する。なお、はんだ５は、はんだ６の場合と異なり、はんだに作用する応力（例えば熱応力）を緩和するという事情がなく、厚くなると導通損失が大きくなるため、比較的薄い方が好ましい。
はんだ６は、エミッタ電極３ｂと電極接続片４ｇとを接合している。はんだ６の厚さ（はんだ厚）は、はんだ５（基板２と半導体チップ３との間のはんだ）の厚さよりも厚く、例えば、３００μｍ以上であり、例えば５００μｍである。はんだ６の形成方法については後述する。
ワイヤ７は、ワイヤボンディング用のワイヤである。樹脂８は、少なくともリード４の電極接続片４ｇ周りの範囲を封止する。樹脂８としては、適宜の樹脂を用いることができる。
ここで、図２に示すような、半導体装置１の製造過程における樹脂封止前の状態である半導体装置の中間体１Ｍについて説明する。半導体装置の中間体１Ｍでは、各リード４ａ，４ｂ，４ｃは、リードフレーム９の一部であり繋がっている状態で、外部接続端子４ｄ，４ｅ，４ｆに曲げ等の加工がされていない。
リードフレーム９は、矩形状の金属製の薄板である。リードフレーム９は、周囲に形成された枠状の周辺部９ａと、周辺部９ａの内側に形成されたリード形成部９ｂと周辺部９ａとリード形成部９ｂとを連結している連結部９ｃとを備えている。リード形成部９ｂにはリード４ａ，４ｂ，４ｃが形成されている。リードフレーム９は、製造過程において、連結部９ｃがカットされて、リード形成部９ｂに形成されているリード４ａ，４ｂ，４ｃが周辺部９ａから切り離される。
（２．実施形態１に係る半導体装置の製造冶具１０の構成）
実施形態１に係る半導体装置１を製造するための半導体装置の製造冶具１０は、図３および図４に示すように、ベース１１と、スペーサ１２と、第２スペーサ１３と、第２ベース２１と、錘体２２と、締結具３１と、付勢手段３２とを備えている。付勢手段３２は、第２ベース２１に取り付けられている。ベース１１、スペーサ１２、第２スペーサ１３、付勢手段３２が取り付けられた第２ベース２１、錘体２２、および締結具３１の各部品は、それぞれが分離可能であり、半導体装置１の製造過程において、適宜、段階的に組み合わせて用いられる。半導体装置の製造冶具１０は、半導体装置の中間体１Ｍ（ワイヤ接続されていない状態）の構成部材をはんだ接合する際には、図３に示すように、各部品全てを組み合わせて、内側に半導体装置の中間体１Ｍの構成部材を所定の位置に配置した状態で保持する。
半導体装置の製造冶具１０では、ベース１１と、ベース１１に配設されたスペーサ１２と、ベース１１に搭載された第２スペーサ１３とが、使用時にリードフレーム９の下側に配置される下側冶具１０Ａを構成している。また第２ベース２１と、第２ベース２１に取り付けられた付勢手段３２と、スペーサ１２および付勢手段３２の間に配設された錘体２２とが、使用時にリードフレーム９よりも上側に配置される上側冶具１０Ｂを構成している。上側冶具１０Ｂは、自重で下側冶具１０Ａ上に固定されているが、さらに締結具３１で第２ベース２１を第２スペーサ１３に締結することで、下側冶具１０Ａに締結されている。なお、ベース１１、第２スペーサ１３、および第２ベース２１には互いの位置ずれを防止するために、位置決めピン／孔や、インローを設けることが好ましい。
以下各部について図４を参照して説明する。
ベース１１は、ある程度厚みのある矩形板状の設置台である。ベース１１には、上面内側に、基板２の厚み（はんだ印刷時に用いるメタルマスク等の器具の厚みを考慮してもよい。）に対応させた深さで凹んだ区画で、半導体チップ３を上方に直接または間接的に配置可能な基板配置部１１ａが形成されている。また、ベース１１には、基板配置部１１ａ内やその周囲に、基板２の外形をガイドするような壁面を有する基板ガイド部１１ｂが形成されている。また、ベース１１には、基板配置部１１ａ内に、スペーサ１２の配設位置に対応させて（リード４ｂの張り出し部４ｈ等の位置に対応させて）、スペーサ１２の下端側を挿抜可能に埋設するための有底のスペーサ位置決め用穴１１ｃが形成されている。このスペーサ位置決め用穴１１ｃは、平面的に見て配置される基板２および半導体チップ３の外側に位置し、スペーサ１２の上端の高さ位置が正確に定まるような深さで形成されている。スペーサ位置決め用穴１１ｃは、平面的に見て基板２および半導体チップ３の近傍に位置することが好ましい。また、ベース１１には、基板配置部１１ａ内に、錘体２２の下端側（後述の脚部２２ｂ）を挿抜可能に配設するための有底の錘体位置決め用穴１１ｄが形成されている。この錘体位置決め用穴１１ｄは、配置される基板２および半導体チップ３の外側に位置する。錘体位置決め用穴１１ｄは、平面的に見て基板２および半導体チップ３の近傍に位置することが好ましい。また、ベース１１には、上面の周縁部に、第２スペーサ１３の外形をガイドするような壁面を有する第２スペーサガイド部１１ｅが形成されている。この第２スペーサガイド部１１ｅに囲まれた領域内は、第２スペーサ１３の下面を受ける第２スペーサ搭載部１１ｆになっている。なお、実施形態１においては、スペーサ位置決め用穴１１ｃは、複数箇所に形成されている。
スペーサ１２は、円柱状のスペーサピンである。スペーサ１２は、ベース１１のスペーサ位置決め用穴１１ｃに配設されている。すなわち、スペーサ１２は、平面的に見て、配置される基板２および半導体チップ３の外側に位置している。スペーサ１２は、リードフレーム９（リード４ｂの電極接続片４ｇ）を配置可能な位置に配設されている。スペーサ１２は、ベース１１のスペーサ位置決め用穴１１ｃに配設された際に、上端がベース１１に搭載された半導体チップ３の上面よりも上方の高さ位置、さらに詳しくは半導体チップ３の上面の高さ位置に所望の半導体チップ３とリードフレーム９（リード４ｂの電極接続片４ｇ）との間隔分を加えた高さ位置になるように、高さ（長さ）が設定されている。なお、実施形態１においては、スペーサ１２は、ベース１１のスペーサ位置決め用穴１１ｃに対して退避可能（挿抜可能）に配設されている。また、実施形態１においては、スペーサ１２として、複数箇所に形成されたスペーサ位置決め用穴１１ｃの数に対応させて、複数のスペーサ１２がベース１１に配設されている。
第２スペーサ１３は、ある程度厚みのある矩形板状の台である。第２スペーサ１３は、ベース１１の第２スペーサ搭載部１１ｆに搭載されている。第２スペーサ１３は、ベース１１とリードフレーム９の周辺部９ａとの間の厚み方向に沿った距離に対応した厚みで形成されている。第２スペーサ１３の内側には、ベース１１に搭載された際に基板配置部１１ａが露出するよう開口する開口部１３ａが形成されている。また、第２スペーサ１３の上面には、リードフレーム９を配置した際にリードフレーム９の位置決めが可能なリードフレームガイド部１３ｂが形成されている。リードフレームガイド部１３ｂとして、位置決めピン等が採用できる。
第２ベース２１は、ある程度厚みのある矩形板状の台である。第２ベース２１の下面は、第２スペーサ１３の上面と対峙する。これにより、第２ベース２１は、第２スペーサ１３上に配置されたリードフレーム９上に搭載された際に、リードフレーム９の周辺部９ａを上方から押さえている。第２ベース２１は、第２スペーサ１３の開口部１３ａを挟み、２つ構成されている。これにより、それぞれの第２ベース２１は、第２スペーサ１３上に配置されたリードフレーム９上に搭載された際に、リードフレーム９の周辺部９ａの両端部を上方から押さえている。
錘体２２は、一定の板厚で途中において板厚方向に屈曲する略長方形状の細長い板材である。錘体２２には、中央の胴部２２ａの両端部から板厚に対して垂直な一方（図４では下方）に所定の量突出している脚部２２ｂが形成されている。錘体２２は、両端部の脚部２２ｂを下方に向けて（幅方向を上下方向にして）使用される。また、錘体２２は、スペーサ１２に配置されたリードフレーム９上に、脚部２２ｂがリード４の隙間を通るともに胴部２２ａの下側面がリードフレーム９に接触する状態で配設されている。このとき、錘体２２は、複数のスペーサ１２と対峙する部分を含む。またこのとき、錘体２２は、脚部２２ｂがベース１１の錘体位置決め用穴１１ｄにはまり込み、ベース１１に対して位置決めされてリードフレーム９上に配設されている（図７（ｂ）参照。）。
締結具３１は、ねじであり、第２ベース２１を第２スペーサ１３に締結している。締結具３１としては、その他、クランプ、エアーチャック、ヒンジ等といったさまざまな手段を採用することができる。
付勢手段３２は、一部または全部に弾性変形可能な部材を含む。実施形態１の付勢手段３２は、付勢プレート３２ａと付勢プレート支持ばね３２ｂとガイド軸３２ｃとで構成されている。付勢手段３２は、付勢プレート３２ａの先端が第２ベース２１から外側に飛び出すように、第２ベース２１に取り付けられている。付勢プレート３２ａは、内側に長孔が形成された薄板状の板ばねである。付勢プレート支持ばね３２ｂは、付勢プレート３２ａの長孔が形成された部分を上端で支持するコイルばねである。ガイド軸３２ｃは、付勢プレート３２ａに形成された長孔と付勢プレート支持ばね３２ｂとを貫通して、第２ベース２１に固定されている。ガイド軸３２ｃは、付勢プレート３２ａを第２ベース２１対して上下方向および長孔の延びる方向に移動可能にガイドしている。このように構成された付勢手段３２は、付勢プレート３２ａの先端側によって、錘体２２を下方に向けて付勢している。すなわち、付勢手段３２は、リードフレーム９を配置した際に、錘体２２を介してリードフレーム９を付勢する。このとき、付勢プレート３２ａは、自らの弾性変形に加え、付勢プレート支持ばね３２ｂの撓みを利用して姿勢を調整することで、錘体２２に適切な力を加えている。
（３．実施形態１に係る半導体装置の製造方法）
実施形態１に係る半導体装置の製造方法は、図５に示すように、基板配置工程Ｓ１と、はんだ材印刷工程Ｓ２と、半導体チップ搭載工程Ｓ３と、はんだ材搭載工程Ｓ４と、スペーサ配設工程Ｓ５と、第２スペーサ搭載工程Ｓ６と、リードフレーム配置工程Ｓ７と、錘体配設工程Ｓ８と、第２ベース搭載工程Ｓ９と、はんだ接合工程Ｓ１０と、ワイヤ接続工程Ｓ１１と、樹脂封止工程Ｓ１２と、リード加工工程Ｓ１３とを含む。この半導体装置の製造方法においては、少なくとも基板配置工程Ｓ１からはんだ接合工程Ｓ１０まで、図６に示すように半導体装置の製造冶具１０を用いる。
（１）基板配置工程Ｓ１
基板配置工程Ｓ１においては、水平面上に配置したベース１１の基板配置部１１ａ上に、半導体チップ搭載面２ｂを上方に向けて半導体チップ３を実装するための基板２を配置する（図６（ａ）参照。）。配置後、基板２近くの範囲において、半導体チップ搭載面２ｂよりも高い部分は形成されていない（図６（ｂ）参照。）。
（２）はんだ材印刷工程Ｓ２
はんだ材印刷工程Ｓ２においては、基板２の上面となる半導体チップ搭載面２ｂ上にペースト状のはんだ材５（いわゆるクリームはんだ）を印刷する（図６（ｂ）参照。）。
なお、実施形態１においては、はんだ材５を印刷するが、ディスペンサによってはんだ材を供給する、はんだフィーダ等で送り出した糸はんだによってはんだ材を供給する、溶融したはんだ材を流し込むことによってはんだ材を供給する等、適宜の方法ではんだ材を供給してもよい。
（３）半導体チップ搭載工程Ｓ３
半導体チップ搭載工程Ｓ３においては、半導体チップ搭載面２ｂと半導体チップ３のコレクタ電極３ａとがはんだ材５を挟んで対向した状態となるように基板２の上面となる半導体チップ搭載面２ｂ上に半導体チップ３を搭載する（図１（ｂ），図６（ｃ）参照。）。ここの工程で、半導体チップ３を上方に配置可能なベース１１に間接的に半導体チップが搭載された状態になる。
（４）はんだ材搭載工程Ｓ４
はんだ材搭載工程Ｓ４においては、半導体チップ３のエミッタ電極３ｂ上にはんだ材６を搭載する（図１（ｂ），図６（ｄ）参照。）。はんだ材６は、エミッタ電極３ｂとこの後の工程で搭載するリードフレーム９の電極接続片４ｇとを接合できるのに十分な厚さで搭載する。
なお、はんだ材６としては、ペースト状のはんだ材（いわゆるクリームはんだ）や固体状のはんだ材（いわゆる板はんだ）またはこれらを組み合わせて用いることができる。ペースト状のはんだ材を供給する方法としては様々な方法が考えられるが、はんだ量の細かい調整や正確な箇所に供給できるようディスペンサによってペースト状のはんだ材を供給することが好ましい。
（５）スペーサ配設工程Ｓ５
スペーサ配設工程Ｓ５においては、リード４ｂを含むリードフレーム９を配置するためのスペーサ１２を、ベース１１に配設する（図６（ｅ）参照。）。具体的には、ベース１１に形成された有底のスペーサ位置決め用穴１１ｃにスペーサ１２の下端側を埋設させることで、スペーサ１２をベース１１に配設する。ベース１１に配設されたスペーサ１２は、その上端が半導体チップ３の上面よりも上方の高さ位置になる（図６（ｆ）参照。）。なお、実施形態１では、スペーサ１２として、複数のスペーサをベース１１に形成された複数の有底のスペーサ位置決め用穴１１ｃに配設する。
（６）第２スペーサ搭載工程Ｓ６
第２スペーサ搭載工程Ｓ６においては、ベース１１と次の工程で搭載されるリードフレーム９の周辺部９ａとの間の厚み方向に沿った距離に対応した厚みの第２スペーサ１３をベース１１の第２スペーサ搭載部１１ｆに搭載する（図６（ｆ）参照。）。
（７）リードフレーム配置工程Ｓ７
リードフレーム配置工程Ｓ７においては、半導体チップ３上に搭載されているはんだ材６の上にリード４ｂの電極接続片４ｇを重ね合わせるようにして、リードフレーム９をスペーサ１２上および第２スペーサ１３上に配置する（図６（ｇ）参照。）。このとき、リードフレーム９内のリード４ｂが所定の位置に配置され、エミッタ電極３ｂと電極接続片４ｇとの間にはんだ材６を介在させた状態にする。またこのとき、張り出し部４ｈ等のリード４ｂの一部が電極接続片４ｇの近傍（基板２および半導体チップ３の近傍）においてスペーサ１２上に配置されることで、リードフレーム９が半導体チップ３と電極接続片４ｇとの間隔を一定に保たせた状態でスペーサ１２上に配置される（図７（ｂ），図６（ｈ）参照。）。またこのとき、周辺部９ａ等の広い範囲が第２スペーサ１３上に配置されることで、リードフレーム９が安定した状態で第２スペーサ１３に配置される（図７（ａ），図６（ｈ）参照。）。
（８）錘体配設工程Ｓ８
錘体配設工程Ｓ８においては、スペーサ１２に対峙する部分を含む錘体２２をリードフレーム９上に配設する（図６（ｈ）参照。）。より詳しくは、錘体２２の両端部から下方に延びる脚部２２ｂをリード４の隙間を通し、その下のベース１１の錘体位置決め用穴１１ｄ（図４参照。）にはまり込むようにして、錘体２２をリードフレーム９上配設する。そうすると、錘体２２は、複数のスペーサ１２（実施形態１では３箇所に配設されたスペーサ１２）と対峙するように、リードフレーム９の電極接続片４ｇ上に配設される（図７（ｂ）参照。）。言い換えると、錘体２２は、複数のスペーサ１２上方を橋渡すようにして、電極接続片４ｇの上面を水平の線または水平の面で押す錘になる。
（９）第２ベース搭載工程Ｓ９
第２ベース搭載工程Ｓ９においては、リードフレーム９の周辺部９ａに、第２スペーサ１３と対峙する部分を含む第２ベース２１を搭載する（図６（ｉ）参照。）。なお、第２ベース搭載工程Ｓ９では、第２ベース２１に固定された付勢手段３２によって錘体２２をリードフレーム９側に向けて付勢することで、錘体２２に押されたリード４ｂの電極接続片４ｇがスペーサ１２に押し付けられる。言い換えると、リード４ｂの電極接続片４ｇは、スペーサ１２の上端を基準とした一定の高さ位置においてスペーサ１２と錘体２２とでしっかり挟持される。
なお、錘体２２が第２ベース２１と一体に構成されている場合には、錘体配設工程Ｓ８と第２ベース搭載工程Ｓ９とは同時に行われる。
このようにして、半導体装置の中間体１Ｍ構成部材を所定の位置に配置する。
（１０）はんだ接合工程（リフロー工程）Ｓ１０
はんだ接合工程Ｓ１０においては、半導体装置の製造冶具１０によって半導体装置１の構成部材を所定の位置に配置した状態を保持したまま、はんだ材５，６を加熱することにより、基板２、半導体チップ３、およびリードフレーム９をはんだ接合する。より詳しくは、半導体装置の製造冶具１０によって保持した半導体装置１の構成部材を、リフロー炉（図示せず。）に入れて加熱し、はんだ材５、６を溶融した後で、はんだ材５、６を固化してはんだ（５，６）とする。これにより、基板２の半導体チップ搭載面２ｂと半導体チップ３のコレクタ電極３ａとをはんだ５を介して接合すると共に、半導体チップ３のエミッタ電極３ｂとリード４ｂの電極接続片４ｇとをはんだ６を介して接合する。このはんだ接合工程Ｓ１０においては、第２ベース２１に固定された付勢手段３２によって錘体２２をリードフレーム９側に向けて付勢した状態（リードフレーム９をスペーサ１２に押し付けた状態）で基板２、半導体チップ３、およびリードフレーム９をはんだ接合する（図６（ｊ）参照。）。
（１１）ワイヤ接続工程Ｓ１１、樹脂封止工程Ｓ１２、およびリード加工工程Ｓ１３
はんだ接合した半導体装置の中間体１Ｍ（ワイヤ接続はされていない状態）を、ワイヤ接続工程Ｓ１１（図示せず。）で、ゲート電極３ｃと、リード４ｃとをワイヤ７を用いて接続する。ワイヤ７は適宜のものを用いることができる。次に樹脂封止工程Ｓ１２（図示せず。）で、リード４ａ，４ｂ，４ｃの外部接続端子４ｄ，４ｅ，４ｆおよび放熱用の金属板２ｄを除いて樹脂８で樹脂封止する。次に、リード加工工程Ｓ１３（図示せず。）で、リード４ａ，４ｂ，４ｃをリードフレーム９から切り離すと共に、所定の箇所の折り曲げ等の加工を行う。
このようにして実施形態１に係る半導体装置１を製造する。
（４．実施形態１に係る半導体装置１、半導体装置の製造冶具、及び、半導体装置の製造方法の効果）
実施形態１の半導体装置１によれば、半導体チップ３の表面上にはんだ６を介して電気的に接続された電極接続片４ｇを含むリード４は、平面的に見て、半導体チップ３および基板２よりも外側まで電極接続片４ｇから張り出した張り出し部４ｈを有するため、製造過程においてリード４を含むリードフレーム９を所望の状態に配置することが可能となる。具体的には、例えば、製造過程において張り出し部４ｈをスペーサ１２に配置すれば、リードフレーム９を所望の高さ位置に配置することが可能となる。すなわち、製造過程において、リードフレーム９から半導体チップ３に過剰な力が加わらないように、リードフレーム９を半導体チップ３の上方に半導体チップ３とは所望の間隔をあけて配置することが可能となる。また、例えば、製造過程において張り出し部４ｈを上方から押さえれば、はんだ接合の際にはんだ材６の状態の変化に伴いリードフレーム９が浮いてくることを抑えられ、半導体チップ３とリードフレーム９とを所望の間隔に保たせることが可能となる。その結果、半導体チップ３を傷めるリスクを低減させ、半導体チップ３とリード４との間のはんだ材６を所望の肉厚に保たせてはんだ接合可能な半導体装置を提供することを可能にする。なお、張り出し部４ｈは、樹脂８内に形成されているため、樹脂８にひっかかることでリード４を樹脂８から抜けにくくする効果も奏する。
実施形態１の半導体装置の製造冶具１０によれば、半導体チップ３をベース１１に搭載した場合において、平面的に見て半導体チップ３の外側の位置で、上端の高さ位置が半導体チップ３の上面よりも高くベース１１から突出すると共に、リード４を含むリードフレーム９を配置可能なスペーサ１２を備えているため、リードフレーム９を半導体チップ３の上面より上方の高さ位置に定めて配置することが可能となる。これにより、リードフレーム９から半導体チップ３に過剰な力が加わらなくなり、半導体チップ３を傷めるリスクを低減することが可能となる。また、半導体チップ３とリードフレーム９との間に所望の間隔をあけることも可能となる。さらに、スペーサ１２に対峙する部分を含み、リードフレーム９上に配設可能な錘体２２を備えているため、はんだ接合の際にはんだ材６の状態の変化に伴いリードフレーム９が浮いてくることを抑えられ、半導体チップ３とリードフレーム９とを所望の間隔に保たせることが可能となる。その結果、半導体チップ３を傷めるリスクを低減させ、半導体チップ３とリード４との間のはんだ材６を所望の肉厚に保たせてはんだ接合することを可能にする。
また、実施形態１の半導体装置の製造冶具１０によれば、スペーサ１２として、複数のスペーサ１２を備え、錘体２２が複数のスペーサ１２と対峙する部分を含むため、錘体２２は線状または面状で、リードフレーム９を押さえる。このため、リードフレーム９の傾きを抑えることを可能にする。
また、実施形態１の半導体装置の製造冶具１０によれば、スペーサ１２として、ベース１１から挿抜可能なスペーサ１２を備え、ベース１１は、スペーサ１２の下端側を埋設してスペーサ１２の上端の高さ位置を定めるための有底のスペーサ位置決め用穴１１ｃを有するため、スペーサ１２をベース１１に対し容易に挿抜可能に配設することを可能にする。また、スペーサ１２の長さを調節することで、半導体チップ３とリードフレーム９との間隔を適切に定めることを可能にする。
また、実施形態１の半導体装置の製造冶具１０によれば、ベース１１が脚部２２ｂの下端側を差し込んで錘体２２を位置決めするための錘体位置決め用穴２２ｄを有し、錘体２２が平面的に見ての半導体チップ３の外側の位置で、下方に延びた脚部２２ｂを有しているため、錘体２２の脚部２２ｂは、半導体チップ３に当たらずに錘体位置決め用穴１１ｄまで届く。これにより、錘体２２の位置ずれを防止することを可能にする。
また、実施形態１の半導体装置の製造冶具１０によれば、錘体２２またはスペーサ１２を介してリードフレーム９を付勢する付勢手段を備えているため、リードフレーム９をスペーサ１２または錘体２２にしっかり押し付けてリードフレーム９の高さ位置を安定させることを可能にする。
また、実施形態１の半導体装置の製造冶具１０によれば、ベース１１とリードフレーム９の周辺部９ａとの間の厚み方向に沿った距離に対応した厚みで形成され、ベース１１に搭載可能な第２スペーサ１３を備えているため、リードフレーム９の周辺部９ａは、第２スペーサ１３上に配置可能である。また、第２スペーサ１３と対峙する部分を含む第２ベース２１をさらに備えているため、第２ベース２１をリードフレーム９上に搭載することで、リードフレーム９を広い範囲で第２スペーサ１３と第２ベース２１とで挟み込んで、安定させて配置することを可能にする。
実施形態１の半導体装置の製造方法によれば、リードフレーム配置工程Ｓ７で、上端が半導体チップ３の上面よりも上方の高さ位置までベース１１から突出するスペーサ１２上に、リード４を含むリードフレーム９を配置するため、リードフレーム９は、半導体チップ３の上面より上方の高さ位置に定まって配置される。これにより、リードフレーム９から半導体チップ３に過剰な力が加わらなくなり、半導体チップ３を傷めるリスクを低減することが可能となる。また、半導体チップ３とリードフレーム９との間に所望の間隔をあけることも可能となる。さらに、錘体配設工程Ｓ８で、スペーサ１２に対峙する部分を含む錘体２２をリードフレーム９上に配設するため、はんだ接合の際にはんだ材６の状態の変化に伴いリードフレーム９が浮いてくることを抑えられ、半導体チップ３とリードフレーム９とを所望の間隔に保たせることが可能となる。その結果、半導体チップ３を傷めるリスクを低減させ、半導体チップ３とリード４との間のはんだ材６を所望の肉厚に保たせてはんだ接合することを可能にする。
また、実施形態１の半導体装置の製造方法によれば、リードフレーム配置工程Ｓ７で、スペーサ１２として、平面的に見て半導体チップ３の外側に位置する複数のスペーサ１２上に、リード４の一部である電極接続片４ｇの近くを配置するため、特に半導体チップ３との隙間関係が重要となる電極接続片４ｇの高さ位置を定めることを可能にする。
また、実施形態１の半導体装置の製造方法によれば、半導体チップ搭載工程Ｓ３の前に、半導体チップ３を実装するための基板２をベース１１上に配置する基板配置工程Ｓ１と、基板２の上面にはんだ材５を印刷するはんだ材印刷工程Ｓ２を行うため、基板２の上面にはんだ材５を介して半導体チップ３を搭載することを可能にする。
また、実施形態１の半導体装置の製造方法によれば、はんだ印刷工程Ｓ２とリードフレーム配置工程Ｓ７との間に、スペーサ１２をベース１１に配設するスペーサ配設工程Ｓ５および第２スペーサ１３をベースに搭載する第２スペーサ搭載工程Ｓ６を行うため、はんだ材印刷工程Ｓ２の際に、基板２の上面（または、はんだ印刷時に用いるメタルマスク等の器具の上面）よりも高くなるスペーサ１２や第２スペーサ１３といった邪魔がない。これにより、楽に基板２上にはんだ材５を印刷することを可能にする。
また、実施形態１の半導体装置の製造方法によれば、スペーサ配設工程Ｓ５で、ベース１１に形成された有底のスペーサ位置決め用穴１１ｃにスペーサ１２の下端側を埋設させることで、スペーサ１２をベース１１に配設するため、容易にスペーサ１２を配設することを可能にする。また、スペーサ１２の長さを調節することで、半導体チップ３とリードフレーム９との間隔を適切に定めることを可能にする。
また、実施形態１の半導体装置の製造方法によれば、錘体配設工程Ｓ８で、平面的に見て半導体チップ３の外側で下方に延びた錘体２２の脚部２２ｂを、ベース１１に形成された錘体位置決め用穴１１ｄに差し込むことで位置決めすると共に、複数のスペーサ１２と対峙させるようにして、錘体２２をリードフレーム９上に配設するため、錘体２２を位置決めして配設することが可能となる。また、リードフレーム９を線状または面状に押さえることを可能とする。これにより、リードフレーム９の浮きをしっかり抑えることを可能にする。
また、実施形態１の半導体装置の製造方法によれば、はんだ接合工程Ｓ１０で、付勢手段３２によって錘体２２またはスペーサ１２を介してリードフレーム９を付勢した状態で、半導体チップ３とリードフレーム９とをはんだ接合するため、リードフレーム９がスペーサ１２または錘体２２に押し付けられて高さ位置が安定した状態ではんだ接合をすることが可能となる。このため、半導体チップ３に対してリードフレーム９が浮いたり傾いたりした状態ではんだ接合されてしまうおそれを低減することを可能にする。
また、実施形態１の半導体装置の製造方法によれば、半導体チップ搭載工程Ｓ３とリードフレーム配置工程Ｓ７との間にベース１１とリードフレーム９の周辺部９ａとの間の厚み方向に沿った距離に対応した厚みの第２スペーサ１３を、ベース１１に搭載する第２スペーサ搭載工程Ｓ６を行うため、リードフレーム９の周辺部９ａは、第２スペーサ上に配置される。また、錘体配設工程Ｓ８とはんだ接合工程Ｓ１０との間に、リードフレーム９の周辺部９ａに、第２スペーサ１３と対峙する部分を含む第２ベース２１を搭載する第２ベース搭載工程Ｓ９を行うため、リードフレーム９の周辺部９ａは、第２ベース２１によって上から押さえられる。これにより、リードフレーム９を広い範囲で上下から挟み込むことで、安定させて配置することを可能にする。
［実施形態２］
次に、実施形態２に係る半導体装置の製造冶具１１０について説明する。半導体装置の製造冶具１１０は、図８に示すように、基本的には実施形態１に係る半導体装置の製造冶具１０と同様の構成であるが、実施形態１に係る半導体装置の製造冶具１０では付勢手段３２が上側冶具１０Ｂに取り付けられているのに対し、実施形態２に係る半導体装置の製造冶具１１０では付勢手段１３２が下側冶具１１０Ａ（下側冶具１０Ａと同様で下側を構成する冶具）に取り付けられている点で異なる。なお、実施形態１と同様の部分については、実施形態１と同じ符号を付して、その説明を省略する。
半導体装置の製造冶具１１０は、ベース１１と、ベース１１に配設されたスペーサ１１２と、ベース１１に搭載された第２スペーサ１３と、付勢手段１３２とが、使用時にリードフレーム９の下側に配置される下側冶具１１０Ａを構成している。また第２ベース１２１と、スペーサ１１２および第２ベース１２１間に配設された錘体２２とが、使用時にリードフレーム９よりも上側に配置される上側冶具１１０Ｂを構成している。
スペーサ１１２は、略円柱状のスペーサピンである。スペーサ１１２は、中央部に外側に張り出したフランジ１１２ａを有している。その他の点は実施形態１のスペーサ１２と同様である。
付勢手段１３２は、コイルばねであり、スペーサ１１２の下端側を内側に貫通させるようにしてベース１１とスペーサ１１２のフランジ１１２ａとの間に配置されている。これにより、付勢手段１３２は、スペーサ１１２を上方に向けて付勢する。すなわち、付勢手段１３２は、リードフレーム９を配置した際に、スペーサ１１２を介してリードフレーム９を付勢する。
第２ベース１２１は、側面の一部から外側に向かって下面が所定の高さ位置になるように突出する側方突出部１２１ａを有している。第２ベース１２１は、この側方突出部１２１ａの下面で錘体２２の上端を受けることが可能な向きに配置されている。なお、第２ベース１２１と錘体２２とが一体に形成されていてもよい。
実施形態２の半導体装置の製造冶具１１０によれば、第２ベース１２１が側方突出部１２１ａを有しているため、上方に寄せられた錘体２２を所定の高さ位置で受けることが可能となる。また、スペーサ１１２を介してリードフレーム９を付勢する付勢手段１３２を備えているため、スペーサ１１２上に配置されたリードフレーム９およびリードフレーム９上に搭載された錘体２２を上方に持ち上げることが可能となる。つまり、リードフレーム９は、錘体２２を介して第２ベースの側方突出部１２１ａで高さ位置が一定に定まって配置される。これにより、半導体チップ３に対して浮いたり傾いたりした状態でリードフレーム９が配置されてしまうおそれを低減することが可能となる。その他、実施形態２によれば、実施形態１と同様の効果を奏する。
［実施形態３］
次に、実施形態３に係る半導体装置の製造冶具２１０について説明する。半導体装置の製造冶具２１０は、基本的には実施形態１に係る製造冶具１０と同様の構成であるが、実施形態１に係る半導体装置の製造冶具１０ではスペーサ１２が挿抜自在に構成されていたのに対し、実施形態３に係る半導体装置の製造冶具２１０ではスペーサ２１２が挿抜されず、上下方向に退避可能に構成されている点で異なる。具体的には、図９（ａ）〜（ｃ）に示すように、ベース２１１に形成されたスペーサ位置決め用穴２１１ｃが貫通孔でスペーサ２１２を上下方向に摺動可能に構成されている点が異なる。また、スペーサ２１２が下端において板状の可動ベース２３３に固定されていることが異なる。なお、ベース２１１と可動ベース２３３との間には可動ベースばね（コイルばね）２３４が配置されており、ベース２１１と可動ベース２３３と位置関係の変化を補助している。
半導体製造装置の製造冶具２１０を用いた半導体装置の製造方法の基板配置工程Ｓ１〜スペーサ配設工程Ｓ５における状態の変化について、図９を参照して説明する。まず、ベース２１１と可動ベース２３３との距離を離しスペーサ２１２がベース２１１からほとんど突出しない状態して、基板配置工程Ｓ１を行う（図５、図９（ａ）参照。）。この状態で、次に、はんだ材印刷工程Ｓ２、半導体チップ搭載工程Ｓ３、およびはんだ材搭載工程Ｓ４を行う（図５、図９（ｂ）参照。）。次に、ベース２１１と可動ベース２３３との距離を近づけてスペーサ２１２がベース２１１から所定の量突出するようにしてスペーサ配設工程Ｓ５を行う（図５、図９（ｂ）、図９（ｃ）参照。）。以降、第２スペーサ搭載工程Ｓ６〜リード加工工程Ｓ１３までを行い、半導体装置１を製造する。
実施形態３に係る半導体装置の製造冶具２１０を用いれば、スペーサ２１２を複数構成した場合に、一度の動作で、スペーサ配設工程Ｓ５を行うことが可能となる。
以上、本発明を上記の実施形態に基づき説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
（１）上記実施形態において記載した構成要素の数、形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。
（２）上記各実施形態においては、半導体チップ３をＩＧＢＴとしたが、本発明はこれに限定されるものではない。半導体チップ３を他の３端子の半導体素子（例えば、ＭＯＳＦＥＴ）としてもよいし、半導体チップ３を２端子の半導体素子（例えば、ダイオード）としてもよいし、半導体チップ３を４端子以上の半導体素子（４端子の半導体素子としては、例えばサイリスタ）としてもよい。
（３）上記各実施形態においては、半導体装置を、半導体チップを１つ備えた半導体装置としたが、本発明はこれに限定されるものではない。例えば、半導体装置を、半導体チップを２つ備えた半導体装置としてもよいし、半導体チップを３以上備えた半導体装置としてもよい。
（４）上記各実施形態において、半導体装置を、半導体チップの一方の面にコレクタ電極を有し、他方の面にエミッタ電極およびゲート電極を有する、いわゆる縦型の半導体装置としたが、本発明はこれに限定されるものではない。例えば、半導体装置を、基板側とは反対側の面に全ての電極を有する、いわゆる横型の半導体装置としてもよい。
（５）上記各実施形態においては、半導体装置の製造冶具の各部品を別体として説明したが、本発明はこれに限定されるものではない。例えば、各部品を可動させる機構を介して一体化したり、錘体およびスペーサ自体を弾性部材で構成して付勢手段として機能させたりしてもよい。
（６）上記各実施形態においては、ベースに対し、スペーサを途中で配設するものとして説明したが、本発明はこれに限定されるものではない。例えば、ベースにスペーサが最初から固着されていても、ベースとスペーサとが削り出し等によって、同時加工で一体に形成されていてもよい。
（７）上記各実施形態は、本発明の効果を損なわない範囲において工程の順序を変更することが可能である。例えば、スペーサ配設工程Ｓ５と第２スペーサ搭載工程Ｓ６の順序を入れ替えてもよい。
１…半導体装置、２…基板、３…半導体チップ、４，４ａ，４ｂ，４ｃ…リード、４ｇ…電極接続片、４ｈ…張り出し部、５…はんだ，はんだ材、６…はんだ，はんだ材、８…樹脂、９…リードフレーム、９ａ…周辺部、１０，１１０，２１０…半導体装置の製造冶具、１１，２１１…ベース、１１ａ…基板配置部、１１ｃ，２１１ｃ…スペーサ位置決め用穴、１１ｄ…錘体位置決め用穴、１２，１１２，２１２…スペーサ、１３…第２スペーサ、２１…第２ベース、２２…錘体、２２ｂ…脚部、３２，１３２…付勢手段、Ｓ１…基板配置工程、Ｓ２…はんだ材印刷工程、Ｓ３…半導体チップ搭載工程、Ｓ４…はんだ材搭載工程、Ｓ５…スペーサ配設工程、Ｓ６…第２スペーサ搭載工程、Ｓ７…リードフレーム配置工程、Ｓ８…錘体配設工程、Ｓ９…第２ベース搭載工程、Ｓ１０…はんだ接合工程、Ｓ１１…ワイヤ接続工程、Ｓ１２…樹脂封止工程、Ｓ１３…リード加工工程

Claims (15)

  1. 半導体チップと、当該半導体チップに一部を重なりあわせてはんだを介して電気的に接続されたリードとを含む半導体装置の製造方法であって、
    前記半導体チップを実装するための基板をベース上に配置する基板配置工程と、
    前記基板上に前記半導体チップを搭載する半導体チップ搭載工程と、
    前記半導体チップの上面にはんだ材を搭載するはんだ材搭載工程と、
    上端が前記半導体チップの上面よりも上方の高さ位置まで前記ベースから突出するスペーサ上に、前記リードを含むリードフレームを配置するリードフレーム配置工程と、
    前記スペーサに対峙する部分を含む錘体を前記リードフレーム上に配設する錘体配設工程と、
    前記はんだ材を加熱することにより前記半導体チップと前記リードフレームとをはんだ接合するはんだ接合工程とを含むことを特徴とする半導体装置の製造方法。
  2. 前記リードフレーム配置工程においては、前記スペーサとして、平面的に見て前記半導体チップの外側に位置する複数のスペーサ上に、前記リードの一部を配置することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記基板配置工程と前記半導体チップ搭載工程との間に、
    前記基板の上面にはんだ材を印刷するはんだ材印刷工程をさらに含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記はんだ印刷工程と前記リードフレーム配置工程との間に、前記スペーサを前記ベースに配設するスペーサ配設工程をさらに含むことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記スペーサ配設工程においては、前記ベースに形成された有底のスペーサ位置決め用穴に前記スペーサの下端側を埋設させることで、前記スペーサを前記ベースに配設することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記錘体配設工程においては、平面的に見て前記半導体チップの外側で下方に延びた前記錘体の脚部を、前記ベースに形成されたスペーサ位置決め用穴に差し込むことで位置決めすると共に、前記スペーサと対峙させるようにして、前記錘体を前記リードフレーム上に配設することを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
  7. 前記はんだ接合工程においては、付勢手段によって前記錘体またはスペーサを介して前記リードフレームを付勢した状態で、前記半導体チップと前記リードフレームとをはんだ接合することを特徴とする請求項１〜６のいずれかに記載の半導体装置の製造方法。
  8. 前記半導体チップ搭載工程と前記リードフレーム配置工程との間に、前記ベースと前記リードフレームの周辺部との間の厚み方向に沿った距離に対応した厚みの第２スペーサを、前記ベースに搭載する第２スペーサ搭載工程と、
    前記錘体配設工程と同時または前記錘体配設工程と前記はんだ接合工程との間に、前記リードフレームの前記周辺部において、前記第２スペーサと対峙する部分を含む第２ベースを搭載する第２ベース搭載工程とをさらに有することを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
  9. 半導体チップと、当該半導体チップに一部を重なりあわせてはんだを介して電気的に接続されたリードとを含む半導体装置の製造冶具であって、
    前記半導体チップを上方に搭載可能なベースと、
    前記半導体チップを前記ベースに搭載した場合において、平面的に見た際における当該半導体チップの外側の位置で、上端の高さ位置が当該半導体チップの上面よりも高く前記ベースから突出すると共に、前記リードを含むリードフレームを上端に配置可能なスペーサと、
    前記スペーサに対峙する部分を含み、前記リードフレーム上に配設可能な錘体とを備えることを特徴とする半導体装置の製造冶具。
  10. 前記スペーサとして、複数のスペーサを備え、
    前記錘体が前記複数のスペーサと対峙する部分を含むことを特徴とする請求項９に記載の半導体装置の製造冶具。
  11. 前記スペーサとして、前記ベースから挿抜可能なスペーサを備え、
    前記ベースは、前記スペーサの下端側を埋設して前記スペーサの上端の高さ位置を定めるための有底のスペーサ位置決め用穴を有することを特徴とする請求項９または１０に記載の半導体装置の製造冶具。
  12. 前記錘体は、前記半導体チップを前記ベースに搭載した場合を平面的に見た際の当該半導体チップの外側の位置で、下方に延びた脚部を有し、
    前記ベースは、前記脚部の下端側を差し込んで前記錘体を位置決めするための錘体位置決め用穴を有することを特徴とする請求項９〜１１のいずれかに記載の半導体装置の製造冶具。
  13. 前記リードフレームを配置した場合に前記錘体または前記スペーサを介して前記リードフレームを付勢する付勢手段をさらに備えることを特徴とする請求項９〜１２のいずれかに記載の半導体装置の製造冶具。
  14. 前記リードフレームを配置した場合における、前記ベースと前記リードフレームの周辺部との間の厚み方向に沿った距離に対応した厚みで形成され、前記ベースに搭載可能な第２スペーサと、
    前記第２スペーサと対峙する部分を含む第２ベースとをさらに備えることを特徴とする請求項９〜１３のいずれかに記載の半導体装置の製造冶具。
  15. 半導体チップと、
    前記半導体チップが実装された基板と、
    前記半導体チップの表面上にはんだを介して電気的に接続された電極接続片を含むリードと、
    少なくとも前記リードの前記電極接続片周りの範囲を封止した樹脂とを備え、
    前記リードは、製造過程において前記半導体チップおよび前記基板の外側から突出する製造冶具上に配置可能で、平面的に見て前記半導体チップおよび前記基板よりも外側まで前記電極接続片から張り出した張り出し部を前記樹脂内に有することを特徴とする半導体装置。
JP2019506752A 2018-03-02 2018-03-02 半導体装置の製造方法、半導体装置の製造冶具、および半導体装置 Active JP6619121B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/008110 WO2019167273A1 (ja) 2018-03-02 2018-03-02 半導体装置の製造方法、半導体装置の製造冶具、および半導体装置

Publications (2)

Publication Number Publication Date
JP6619121B1 true JP6619121B1 (ja) 2019-12-11
JPWO2019167273A1 JPWO2019167273A1 (ja) 2020-04-09

Family

ID=67805277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019506752A Active JP6619121B1 (ja) 2018-03-02 2018-03-02 半導体装置の製造方法、半導体装置の製造冶具、および半導体装置

Country Status (2)

Country Link
JP (1) JP6619121B1 (ja)
WO (1) WO2019167273A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072575A (ja) * 2014-10-02 2016-05-09 三菱電機株式会社 半導体装置およびその製造方法
JP2016146383A (ja) * 2015-02-06 2016-08-12 カルソニックカンセイ株式会社 パワーモジュール構造
WO2017169134A1 (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 パワーモジュール及びその製造方法並びにパワーエレクトロニクス機器及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072575A (ja) * 2014-10-02 2016-05-09 三菱電機株式会社 半導体装置およびその製造方法
JP2016146383A (ja) * 2015-02-06 2016-08-12 カルソニックカンセイ株式会社 パワーモジュール構造
WO2017169134A1 (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 パワーモジュール及びその製造方法並びにパワーエレクトロニクス機器及びその製造方法

Also Published As

Publication number Publication date
JPWO2019167273A1 (ja) 2020-04-09
WO2019167273A1 (ja) 2019-09-06

Similar Documents

Publication Publication Date Title
JP5701377B2 (ja) パワー半導体モジュール及びパワーユニット装置
US9418916B2 (en) Semiconductor device
US20090057855A1 (en) Semiconductor die package including stand off structures
US20070132073A1 (en) Device and method for assembling a top and bottom exposed packaged semiconductor
US11776929B2 (en) Semiconductor device and lead frame member
JP5819052B2 (ja) 半導体装置および半導体装置の製造方法
KR20160001373U (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
CN213026110U (zh) 半导体器件
US7009116B2 (en) Contact device and a process to facilitate contact of power electronics components and an assembly that consists of one or several power electronics components
US11164846B2 (en) Semiconductor device manufacturing method and soldering support jig
US11881444B2 (en) Semiconductor device
JP7215206B2 (ja) 半導体装置の製造方法
US9627591B2 (en) Mounting substrate and electronic device including the same
KR101096071B1 (ko) 실리콘 디바이스를 장착하기 위한 기판 및 그 방법
JP6619121B1 (ja) 半導体装置の製造方法、半導体装置の製造冶具、および半導体装置
JP2008135613A (ja) 半導体装置の製造方法
US8975176B2 (en) Gold die bond sheet preform
JP2006140403A (ja) 半導体装置の製造方法および製造装置
JP2021150468A (ja) 半導体装置の製造方法、半導体装置及び押圧装置
CN111146096B (zh) 一种双面散热半导体器件及其单次回流的焊接方法
JP2009016380A (ja) 半導体装置及びその製造方法
JPH08306721A (ja) 半導体装置及びその製造方法
US20220148944A1 (en) Electronic device and method for manufacturing electronic device
JP6930317B2 (ja) 端子ピンの接合方法及び接合用冶具
JP6619119B1 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191113

R150 Certificate of patent or registration of utility model

Ref document number: 6619121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150