KR101096071B1 - 실리콘 디바이스를 장착하기 위한 기판 및 그 방법 - Google Patents

실리콘 디바이스를 장착하기 위한 기판 및 그 방법 Download PDF

Info

Publication number
KR101096071B1
KR101096071B1 KR1020087019217A KR20087019217A KR101096071B1 KR 101096071 B1 KR101096071 B1 KR 101096071B1 KR 1020087019217 A KR1020087019217 A KR 1020087019217A KR 20087019217 A KR20087019217 A KR 20087019217A KR 101096071 B1 KR101096071 B1 KR 101096071B1
Authority
KR
South Korea
Prior art keywords
protrusions
substrate
solder
silicon device
solder layer
Prior art date
Application number
KR1020087019217A
Other languages
English (en)
Other versions
KR20080084853A (ko
Inventor
헤닝 하우엔슈타인
Original Assignee
인터내쇼널 렉티파이어 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내쇼널 렉티파이어 코포레이션 filed Critical 인터내쇼널 렉티파이어 코포레이션
Publication of KR20080084853A publication Critical patent/KR20080084853A/ko
Application granted granted Critical
Publication of KR101096071B1 publication Critical patent/KR101096071B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명의 일 실시예에 따른 실리콘 디바이스가 장착되는 기판은, 기판의 상면으로부터 윗쪽으로 연장되는 복수의 돌출부들과; 그리고 기판의 상부에 형성되는 솔더층을 포함하며, 복수의 돌출부들은 솔더층을 통해 연장되고, 복수의 돌출부들의 각 돌출부의 선단부는 상기 솔더층의 표면과 같은 높이가 되도록 아래로 스탬프되며, 이에 따라 실리콘 디바이스가 기판 상에 놓여질 때, 이 실리콘 디바이스는 복수의 돌출부들에 의해 지지된다. 돌출부들은 바람직하게는 니들형 툴에 의해 기판의 표면으로부터 위쪽으로 가우징된다. 스탬퍼 툴은 돌출부들을 이들의 요구되는 높이로 아래로 스탬프시키는 데에 이용되며, 이에 의해 이러한 돌출부들은 실리콘 디바이스를 지지하도록 적절하게 위치된다. 솔더층은 솔더 프리폼이 되거나, 또는 솔더 페이스트층이 될 수 있다. 솔더층은 기판과 실리콘 디바이스를 결합하기 위해 액체 솔더를 형성하도록 가열되지만, 솔더가 액체 상태에 있을 때, 돌출부들은 실리콘 디바이스를 지지하여 그 실리콘 디바이스가 움직이는 것을 막는다.
실리콘 디바이스, 솔더 페이스트, 스탬프, 돌출부, 액체 솔더

Description

실리콘 디바이스를 장착하기 위한 기판 및 그 방법{SUBSTRATE AND METHOD FOR MOUNTING SILICON DEVICE}
관련 출원에 대한 상호 참조
본 출원은, 2005년 1월 6일 출원되었으며 그 명칭이 "SOLDER THICKNESS CONTROL FOR BOND WIRELESS DISCRETE Si PACKAGE"인 미국 가 특허 출원 제60/756,738호의 이득 및 우선권을 주장하며, 그 전체 개시 내용은 본원의 참조로서 인용된다.
본 발명은 실리콘 디바이스를 실장하기 위한 기판과 그 실장 방법에 관한 것이다.
반도체 기술의 진보는 기존의 패키지들의 성능들을 넘어 실리콘의 성능 한계를 가져왔다. 특히, MOSFET들 및 IGBT들의 전력 및 전류 용량은 종종 불충분한 패키지 성능에 의해 제한된다. 패키지의 열 및 전기 저항은 전력 손실을 야기하고, 그에 대응하게 실리콘을 그 한계 이상으로 과열시킨다. 또한, 패키지의 인덕턴스는 높은 스위칭 전류와 함께 이용하기 위한 특정의 한계치들을 야기한다. 특히, 기생 패키지 인덕턴스는 실리콘 디바이스(Si-디바이스)를 파괴시킬 수 있는 유도적인 과전압(inductive over-voltage)을 야기할 수 있다. 이는 특히, 리드 프레임 또는 다른 외부 금속 단자들에 대해 Si-디바이스의 상부 금속(top metal)을 전기적으로 연결하기 위해 본드 와이어를 이용하는 통상의 패키징에서 문제가 된다.
보다 새로운 패키징 기술들은 인덕턴스를 최소화하고, 본드 와이어리스 접속 기술에 의해 히트 싱크(heatsink)로의 개선된 열 연결성(thermal connectivity)을 제공하고자 시도하고 있다. 이러한 패키징의 하나의 예는 출원인인 인터내쇼널 렉티파이어 코포레이션의 DirectFET
Figure 112010077713640-pct00017
제품 라인에서 제공되는 바, 이는 그 전체 개시 내용이 본원의 참조로서 인용되는 미국 특허 6,624,522호에서 설명된다. 편자형(horseshoe-shaped)의 직접 본딩된 구리 기판(direct bonded copper substrate, DBC) 캔(can)을 이용하는 대안적인 패키징 기술의 다른 예는, 2006년 1월 24일 출원되었으며 그 명칭이 "STRESS-REDUCED BOND-WIRELESS PACKAGE FOR HIGH POWER DENSITY DEVICES(IR-3177 Prov)"인 출원인의 가 특허 출원 60/761,722호에서 제공되며, 그리고 2006년 12월 18일 출원되었으며 그 명칭이 "PACKAGE FOR HIGH POWER DENSITY DEVICES"인 출원인의 현재 동시 계류중인 출원은 상기 가 특허 출원 60/761,722호의 우선권을 주장한다. 이러한 출원들의 전체 내용은 본원의 참조로서 인용된다. 이러한 참조 문헌들에 있어서, Si-디바이스, 즉 다이는 캔 형상의 하우징(can-shaped housing) 내에 장착되며, 그리고 전력 디바이스(소스/에미터 및 게이트 컨택)의 상부면은 보다 높은 전류 용량, 감소된 인덕턴스 및 보다 우수한 열적 특성을 얻기 위해 금속 패드에 솔더링(soldering)된다. 특히, 전력 스위치들에 있어서, Si-다이의 양면에 큰 금속 컨택을 제공하는 것은 전기적 및 열적 특성을 최적화하는 데에 유익하다.
하지만, 이러한 본드 와이어리스 다이 부착 설계들의 도입은 솔더 접합(solder joint)을 더욱 중요하게 하였다. 특히, 이러한 컨택 층의 솔더 접합 및 잠재적인 고장 메커니즘은 이것이 이용되는 제품들의 품질 및 신뢰성에 큰 영향을 미친다. 솔더 접합은, 이러한 솔더 접합이 Si-디바이스의 상부 및 하부에 전기적 및 기계적인 컨택 층을 모두 형성할 때에 특히 중요하다.
전형적으로, 다이의 상면은 와이어 본드들에 의해 기판 또는 리드프레임에 컨택된다. 본드 와이어리스 기술의 경우에는, 웨이퍼 레벨 상의 다이 위에 솔더 범프들이 제공된다. 범프들은 전력 스위치의 게이트 패드에 대해 또는 IC 컨택 패드들(예를 들어, 볼 그리드 어레이들)에 대해 비교적 작으며, 그리고 예를 들어 MOSFET들 또는 IGBT들의 소스 패드들에 대한 높은 전류 접속을 확립하는 데에 이용될 때에는 비교적 크다.
또한, 일반적으로, Si-디바이스의 뒷면은 대개 금속 리드프레임, DBC, 프린트 회로 기판(PCB) 등과 같은 기판에 솔더링된다. 이러한 솔더 영역은 비교적 크며, 그리고 전형적으로 다이 사이즈에 대응한다. 이러한 뒷면 부착에 대해서는, (PbSn 또는 납이 없는 SnAgCu와 같은) 솔더 합금과 플럭스(flux)의 혼합물인 솔더 페이스트를 이용하는 것이 일반적이다. 이러한 플럭스는, 특히 산화된 구리와 같은 표면들 상에서, 컨택 표면들을 세정하고 솔더의 습윤(wetting)을 최적화하는 데에 이용된다. 전형적으로, 솔더 페이스트는 기판(리드프레임, DBC, PCB 등) 상에 분사(dispense) 또는 스텐실 마스크 프린트(stencil print)되며, 이후 다이가 솔더 페이스트 네스트(nest)에 놓여진다. 이후, 솔더 페이스트가 솔더 오븐(즉, 솔더 노)(solder oven)(또는 리플로우 오븐) 내에서 용해되어, Si-금속화와 기판 금속 간에 금속간 컨택(intermetallic contact)을 형성한다.
이러한 기술을 이용하게 되면, 다이의 아래에 제공되는 솔더 페이스트의 양에 기초하여, 그리고 솔더 오븐 프로파일(온도 및 시간)에 기초하여, 솔더의 두께를 조정하는 것이 일반적이다. 하지만, 이러한 시도는 솔더 두께를 매우 정밀하게 제어하지 못한다. 예를 들어, 액체 솔더의 크리핑(creeping, 조금씩 움직임) 또는 흐름으로 인해, 솔더 페이스트가 액체 상태인 동안 다이의 이동이 종종 야기된다. 이러한 크리핑 그리고/또는 흐름은 잘 예측되지 않는다. 또한, 기판 또는 리드프레임에 대한 솔더 페이스트의 다른 습윤은, 솔더를 보다 얇게 또는 보다 두껍게 분포되게 함으로써(즉, 솔더의 두께가 장소에 따라 달라지게 함으로써), 최종적인 솔더 층의 두께를 불균일하게 할 수 있다.
이러한 문제들을 해결하기 위한 하나의 수단은, 솔더가 너무 멀리 퍼지는 것을 막기 위해 기판 또는 리드프레임 위에 솔더 중지 래커(solder stop lacquer)의 패턴을 이용하거나, 또는 그렇지 않으면 금속 패드 영역을 제한하는 것이다. 하지만, 이러한 기술들은 일반적으로 비용이 많이 들고, 다이 이동을 완전히 막지는 못한다. 예를 들어, 이러한 기술들은 다이가 기울여질 때에 일어날 수 있는 문제들을 해소하지 못한다. 또한, 이러한 기술들이 이용되면, 이용되는 공구(tooling) 및 기타 장비를 변경하지 않으면서 다이, 솔더 패턴 또는 솔더의 두께를 변경하기가 어려워, 비용이 많이 들고 시간 소모적이게 한다.
다이의 위치를 시프트(shift)시키게 되면, 다이가 회로 패턴에 대해 적절하게 위치되지 못하게 되고, 그리고/또는 다이가 한 방향 또는 다른 방향으로 기울어지게 된다. 또한, 플럭스와 컨택 표면들 간의 화학 반응은, 솔더가 액체 상태에 있을 때 이 솔더를 기포화(bubbling)시킬 수 있다. 이것은 다이의 불필요한 이동의 다른 원인이다.
이러한 문제들은 특정의 응용들에서는 수율을 감소시키지 않는다. 즉, 다이의 이동이 특정의 응용들에서는 문제가 되지 않을 수도 있지만, 다른 응용들에서는 다이의 정확한 위치 선정(positioning)이 중요할 수 있다. 미세 구조 패드들에 대한 와이어 본드 프로세스들에 대해서는, 또는 Si-디바이스가 범프 위치(높이 및 위치)에 좁은 허용 오차(tolerance)를 가지고 플립칩 솔더링될 때에는, 심지어 다이의 작은 이동조차도 문제가 될 수 있다. 특히, DirectFET
Figure 112010077713640-pct00018
제품 라인에서 이용되는 금속 캔에 장착된 후에는 다이가 평평하게 되고 잘 위치되어야 함이 중요하다.
기존의 솔더 페이스트 기술이 갖는 다른 하나의 문제는 플럭스의 잔여물인데, 이는 전형적으로 솔더 프로세스 이후 다이 또는 기판에 고착(stick)된다. 이러한 잔여물은 제거하기가 어려우며, 만일 제거되지 않는 경우에는, 와이어 본딩 또는 다른 전기적인 컨택 기술들에 대해 문제를 야기할 수 있다. 또한, 임의의 후속 몰드 프로세싱은 플럭스가 제거될 것을 요구한다. 따라서, 플럭스의 제거가 종종 필요하며, 이에 따라 부가적인 비용이 들게 된다.
대안적인 기술은 솔더 페이스트 대신에 소위 솔더 프리폼(solder pre-form)을 이용하는 것이다. 전형적으로, 솔더 프리폼들은, 요구되는 솔더 패드 사이즈에 개략적으로 대응하는 치수들 및 정해진 두께(전형적으로, 10㎛ 내지 100㎛ 이상)를 가지며 미리 형성되는 솔더 포일(foil)의 부분들이다. 이러한 솔더 프리폼들은 전형적으로 플럭스없이 이용된다. 전형적으로, 솔더 프리폼들은 포름산 가스(formic gas) 진공 솔더링 프로세스를 통해 솔더링되는 바, 이러한 프로세스에서 포름산 가 스(예를 들어, 가스 상태의 포름산)는 잔여물을 남기지 않으면서 표면들을 세정하기 위해 플럭스의 역할을 수행한다. 하지만, 이러한 기술은 솔더층의 두께를 제어하는 것을 여전히 어렵게 한다. 솔더층의 두께가 솔더 프리폼의 두께에 의해 설정되기는 하지만, 솔더가 용해되면, 이러한 두께는 달라지게 된다. 또한, 솔더가 용해될 때에는 다이가 움직이게 되어, 상기 언급한 바와 같이 솔더 두께의 변화를 야기하게 된다.
도 1은 다른 두께(104a, 104b)를 갖는 솔더층(104)에 의해 기판 또는 리드프레임(102) 상에 장착되는 다이(100)의 Si-디바이스를 도시한다. 도시된 바와 같이, 통상의 기술들은 상기 언급한 기판(102) 위에서의 다이(100)의 위치의 변화 및 플럭스 잔여물(106)의 부가적인 문제들을 야기한다. 예를 들어, 도 1에서, 다이(100)의 한측에서의 기판(102)의 보다 많은 습윤은 그 방향에서 솔더가 더 멀리 퍼지게 한다. 따라서, 다이(100)의 한측에서의 솔더층(104)의 두께가 다른 측의 두께 보다 작아지게 되어, 다이(100)는 기울어지게 된다.
상기 설명된 그리고 도 1에 도시된 문제들은 통상의 모든 Si-디바이스 부착 기술들에서 일반적이다. 일부 응용들에 있어서, 이러한 변화들은 특별한 문제가 되지 않는다. 하지만, 상기 설명된 "PACKAGE FOR HIGH POWER DENSITY DEVICES"의 명칭의 동시 계류중인 출원에서 설명되는 편자형 캔 내의 또는 DirectFET
Figure 112010077713640-pct00019
제품 라인의 MOSFET와 같이, 단일 디바이스가 금속 하우징 내에 정확히 솔더링될 필요가 있는 응용들에서, 이러한 변화들은 허용되지 않는다.
이러한 문제들중 일부를 피하기 위해, 접착제(adhesive)를 이용하여 Si-다이 또는 디바이스를 금속 캔에 부착할 수 있다. 예를 들어, 접착제들을 이용하여 DirectFET
Figure 112010077713640-pct00020
제품 라인 내에 Si-디바이스를 부착할 수 있는데, 그 이유는 접착 아교(adhesive glue)가 더 잘 제어될 수 있기 때문이다. 하지만, 솔더 접속이 보다 우수한 전기적 및 열적 특성을 제공하며, 전류 용량의 증가를 제공한다. 하지만, 상기 설명한 바와 같이, 통상의 솔더 본딩은 DirectFET
Figure 112010077713640-pct00021
제품 라인에서 사용될 수 있도록 하기 위한 정확하고 충분한 제어를 제공하지 않는다. 특히, DirectFET
Figure 112010077713640-pct00022
제품 라인은 게이트 범프들 및 소스 범프들이 금속 캔에 대해 정확하게 위치되고 완전히 평평하게 될 것을 요구하는데, 이것은 상기 설명한 솔더링 기술들에 대한 문제들이다.
하나의 디바이스를 다른 디바이스 상에 장착하기 위한 하나의 대안적인 수단은 Kaiser의 미국 특허 4,934,679호에서 제안되어 있다. Kaiser의 발명에서, 위치 고정 요소(positional fixation element) 또는 요소들이 제 1 구조적인 컴포넌트들 상에 제공되어, 제 1 구조적인 컴포넌트 상에 장착되는 제 2 구조적인 컴포넌트의 위치를 고정시킨다. 맨드릴형 툴(mandrel-like tool)을 이용하여 위치 고정 요소(들)를 형성한다. 구체적으로, 이러한 툴은 제 1 요소의 기준 평면(reference plane)에 대한 경사면(incline) 상의 제 1 구조 컴포넌트 내로 눌려진다. 이러한 프로세스에서, 위치 고정 요소의 것에 대응하는 형상을 갖는 물질의 누적 및 홈(groove)을 형성하기 위해 물질이 대체된다. 위치 고정 요소(들)는, 예를 들어 제 1 구조 컴포넌트 상에 접착 또는 솔더링될 때, 전기 회로들의 위치를 정하는 데에 적절하다. Kaiser의 위치 고정 요소들이 제 2 구조 컴포넌트의 위치를 정하는 데에 유용하기는 하지만, 이들을 만드는 데에 이용되는 맨드릴 툴은 물질의 균등한 누적을 항상 제공할 수 없으며, 이에 따라 위치 고정 요소들은 제 2 구조 컴포넌트에 대해 안정한 지지를 제공할 수 없게 된다.
따라서, 상기 설명한 문제들을 회피하면서, 솔더를 이용하여 그 위에 Si-디바이스를 장착할 수 있게 하는 기판 및 방법을 제공하는 것이 유익하다.
본 발명의 목적은, 솔더 두께를 잘 제어할 수 있고, 플랫 다이 부착을 가능하게 하는 구조를 갖는 본드 와이어리스 패키지를 제공하는 것이며, 상기 플랫 다이 부착은 Si-다이가 기울어지는 것을 막고, 적은 비용으로 솔더가 액체 상태인 동안 Si-다이의 위치 선정을 안정화한다.
본 발명의 다른 목적은, 솔더 두께를 정확하게 제어할 수 있고 다이가 기울어지는 것을 막는, 금속 캔 또는 기판을 위한 혁신적이고 낮은 비용의 구조를 제공하는 것이다.
본 발명의 일 실시예에 따른 실리콘 디바이스가 장착되는 기판은, 상기 기판의 상면으로부터 윗쪽으로 연장되는 복수의 돌출부들과; 그리고 상기 기판의 상부에 형성되는 솔더층을 포함하며, 여기서, 상기 복수의 돌출부들은 상기 솔더층을 통해 윗쪽으로 연장되고, 상기 복수의 돌출부들의 각 돌출부의 선단부(top portion)는 상기 솔더층의 표면과 같은 높이가 되도록 아래로 스탬프되어, 상기 실리콘 디바이스가 상기 기판 상에 놓여질 때, 상기 실리콘 디바이스는 상기 복수의 돌출부들에 의해 지지된다.
본 발명의 일 실시예에 따른 기판 위에 실리콘 디바이스를 장착하는 방법은, 상기 기판을 제공하는 단계와; 상기 기판의 상면으로부터 위쪽으로 연장되는 복수의 돌출부들을 형성하는 단계와; 상기 기판의 상면에 솔더층을 배치하는 단계와, 여기서 상기 복수의 돌출부들은 상기 솔더층을 관통하며; 상기 복수의 돌출부들의 각 선단부가 상기 솔더층의 표면의 레벨(즉, 표면의 높이)로 아래로 스탬프되도록, 상기 솔더층과 상기 돌출부들을 아래로 스탬핑하는 단계와; 상기 실리콘 디바이스가 실질적으로 상기 복수의 돌출부들에 의해 지지되도록, 상기 솔더층의 상부에 상기 실리콘 디바이스를 배치하는 단계와; 그리고 상기 실리콘 디바이스를 상기 기판에 부착하기 위해 액체 솔더가 형성되도록 상기 솔더층을 가열하는 단계를 포함하며, 여기서 상기 실리콘 디바이스는 상기 가열 단계 동안 상기 돌출부들 상의 적소에 남게 된다.
본 발명의 다른 특징들 및 장점들은 첨부 도면들을 참조로 하는 하기의 발명의 상세한 설명으로부터 명백해질 것이다.
도 1은 솔더 페이스트를 이용하여 기판 상에 장착되는 통상의 Si-디바이스를 도시한다.
도 2는 본 발명의 일 실시예에 따른, 실리콘 디바이스를 장착하기 위한 기판을 도시한다.
도 3은 본 발명의 일 실시예에 따른, 도 2의 기판 상에 돌출부를 형성하는 니들 툴(needle tool)을 도시한다.
도 4는 도 2의 기판 상에 위치하는 솔더층을 도시한다.
도 5는 도 4에 도시된 돌출부들과 솔더층을 스탬핑하는 데에 이용되는 스탬퍼 툴을 도시한다.
도 6은 도 2 내지 4의 기판 상에 배치되는 실리콘 디바이스를 도시한다.
도 7은 본 발명의 다른 실시예에 따라 도 2의 기판 위에 돌출부들을 형성하는 데에 이용되는 니들 툴을 도시한다.
도 8은 본 발명의 다른 실시예에 따라 솔더층 및 돌출부들을 스탬핑하는 데에 이용되는 스탬퍼 툴을 도시한다.
본 발명의 일 실시예에 따른, Si-디바이스 또는 다이가 장착되는 기판은, 예를 들어 본 출원의 도 2 내지 6에 도시된다. 바람직한 실시예에서, 도 3에 도시된 바와 같이, 니들형 툴(needle-like tool)(10)을 이용하여 기판(14)의 상부 금속 표면(12)을 가우징(gouging)하여(즉, 깍아서), 기판(14)의 표면(12)으로부터 위쪽으로 연장되는 실질적으로 수직의 돌출부(또는 스와프(swarf))(16)를 생성한다. 도시된 바와 같이, 돌출부(16)는 바람직하게는 약 100㎛의 높이를 갖는다. 이것이 돌출부(16)의 바람직한 높이이기는 하지만, 돌출부의 높이는 특정의 응용에 대해 적절히 변경될 수 있다.
바람직한 실시예에서, 기판(14)은 금속 캔, 예를 들어 "PACKAGE FOR HIGH POWER DENSITY DEVICES"의 명칭의 동시 계류중인 출원에서 상기 설명한 것과 같은 편자 형상의 DBC의 Cu층 또는 Direct DirectFET
Figure 112010077713640-pct00023
제품 라인에서 이용되는 금속 캔이다. 하지만, 요구되는 경우, 돌출부(16)는 임의의 기판 상에 유사하게 형성될 수 있다. 바람직한 실시예에서, 도 2에 도시된 바와 같이, 예를 들어 4개의 돌출부들(16)이 기판(14) 내에 실질적으로 직사각형 패턴으로 가우징된다. 대안적으로, 요구되는 경우, 3개의 돌출부들(16)이 삼각형 패턴으로 기판(14)의 표면 내에 가우징될 수 있다. 특정의 예들이 상기에서 설명되었지만, 하기 설명되는 바와 같이, 기판(14) 위에 배치되는 Si-디바이스를 지지할 수 있다면, 필요에 따라 임의수의 돌출부들(16)이 기판 내에 가우징될 수 있다.
이후, 도 4에 도시된 바와 같이, 솔더 프리폼(18)이 기판(14)의 상면(12)에 위치된다. 솔더 프리폼(18)의 두께는 바람직하게는 궁극적인 기판-Si-디바이스 패키지의 솔더층의 요구되는 두께에 기초하여 선택된다. 프리폼(18)은 돌출부들(16)이 이 프리폼(18)을 통해 연장되도록 아래로 눌려진다. 바람직하게는, 돌출부들(16)의 선단부들(16a)은 프리폼(18)의 상면(20)을 통해 연장된다.
예를 들어 도 5에 도시된 바와 같이, 스탬퍼 툴(22)을 이용하여, 프리폼(18)의 상면(20)과 접촉하도록 돌출부들(16)의 선단부(16a)를 아래로 스탬프시킨다. 이러한 스탬퍼(22)를 이용하게 되면, 모든 돌출부들(16)의 선단부(16a)가 동일한 높이까지 아래로 스탬프됨으로써, 실리콘 디바이스(24)를 위한 안정한 플랫폼을 제공한다. 따라서, 도 6에 도시한 바와 같이 실리콘 디바이스 또는 다이(24)를 솔더 프리폼(18)의 위에 바람직한 상태로 부가할 수 있다.
주목할 사항으로서, 캔 또는, 예를 들어 기판(14)을 제조하는 동안 돌출부들(16)이 형성되고 프리폼(18)이 그 기판(14)의 상면(12)에 부가된 다음, Si-디바이스가 이후 부가될 수 있다. 이러한 방식으로, 본 발명에 따라 Si-디바이스들을 장착하는 데에 적절한 기판들이 다양한 응용들을 위해 다량으로 생성될 수 있다. Si-디바이스(24)는, 예를 들어 다이오드, MOSFET 또는 IGBT 등이 될 수 있다. 도 6에 도시된 바와 같이, 게이트 범프 및 소스 범프가 제공될 수 있다.
이후, 상기 설명한 바와 같이, 솔더 프리폼(18)이, 예를 들어 솔더 오븐에서 용해된다. 하지만, 돌출부들(16)은 소정의 위치로부터 움직이는 일이 없으며, 이에 따라 Si-디바이스(24)가 어긋남이 없이 위치하는 안정한 플랫폼을 제공한다. 따라서, 솔더가 액체 형태인 동안의 Si-디바이스(24)의 이동이 최소화된다. 돌출부들(16)은, Si-디바이스 또는 다이(24)의 금속의 뒷면으로의 용해된 솔더의 부착이 솔더를 다이 아래로 유지시키는 동안, Si-디바이스를 요구되는 위치에 유지시킬 것이며, 그리고 솔더가 퍼지는 것을 막음으로써, 실질적으로 공통의 폭을 갖는 솔더층을 유지한다. 전형적인 솔더링 공정 동안, 다이의 중량은 솔더를 바깥쪽으로 억지로 떠밀지 않는데, 그 이유는 돌출부들(16)이 다이(24)를 지지하고 있기 때문이다. 실제로, Si-디바이스의 뒷면에 솔더를 부착하는 것의 모세관 효과는 솔더를 다이 아래에 유지시킨다. 따라서, 솔더층의 두께가 잘 제어될 수 있게 되며, 다이 아래의 범위 내에 유지될 수 있게 된다.
다른 실시예에서, 도 7에 도시된 바와 같이, 상기 설명한 돌출부들(16)을 형성하는 데에 이용되는 니들 툴(10')은 기판(14) 상에 다수의 돌출부들(16)을 동시에 형성하는 데에 이용될 수 있는 다수의 니들 헤드들(10a, 10b,... 10d)을 포함할 수 있다. 도 7은 4개의 니들 헤드들(10a)을 도시하지만, 툴(10')은 필요에 따라 그 이상 또는 그 이하의 니들 헤드들을 포함할 수 있다.
다른 실시예에서는, 솔더 프리폼(18) 대신에 솔더 페이스트를 이용하는 것이 유용할 수 있다. 이러한 실시예에서, 스탬퍼 툴(22)은 그 바닥 표면으로부터 돌출되는 복수의 범프들(22a)을 포함할 수 있다. 이러한 범프들(22a)은, 예를 들어 프리폼(18)의 상면(20)이 이용가능하지 않을 때, 돌출부들(16)이 아래로 눌려진 후 이러한 돌출부들(16)의 높이를 확립하는 데에 이용된다. 범프들(22a)은 바람직하게는, 스탬퍼 헤더가 솔더층(솔더 페이스트) 내로 아래로 낮춰질 때, 돌출부들(16)이 그 범프들로부터 오프셋되도록 위치된다. 따라서, 돌출부들(16)은 모두 동일한 높이로 남게 되며, 다이(24)가 지지되는 평평한 표면을 제공하게 된다. 하지만, 솔더 페이스트가 이용될 때에는, 상기 설명한 바와 같이 다이(24) 및 기판(14)으로부터 플럭스 잔여물을 제거하기 위한 부가적인 단계가 있어야 하는 것을 주목해야 한다. 상기 설명한 바와 같이, 플럭스 잔여물 제거는 일반적으로 요구되며, 이에 따라 플럭스 잔여물을 제거하기 위한 임의의 적절한 프로세스가 이용될 수 있다.
따라서, 본 발명에 따르면, 실질적으로 요구되는 일정한 두께를 갖는 솔더층과 평평한 방위를 가지면서 정확한 위치에 Si-디바이스 또는 다이(24)의 배치를 가능하게 하는 기판(14)이 제공된다. 다이(24)와 기판(14) 간의 솔더 접속을 이용하게 되면, 솔더가 다이의 움직임을 제한하기 위해 액체 형태를 가질 때, 돌출부들(16)의 이용이 다이(24)에 대한 안정한 기반(base)을 제공하면서, 비교적 큰 전류 용량을 가능하게 하고, 우수한 전기적 그리고 열적 특성들을 제공한다. 결과로서, 다이(24)는 기판(14) 상에 정확하게 위치되고 평평하게 될 수 있다. 따라서, 본 발명의 기판은 DirectFET
Figure 112010077713640-pct00024
제품 라인에 대해 유용하거나, 또는 상기 설명한 편자 형상의 캔들에 대해 유용하다. 당연히, 여기에서 설명된 기판 및 방법은 기판 상의 다이의 정확한 배치가 중요한 모든 응용들에서 이용될 수 있다.
돌출부들(16)은, 단일의 니들형 툴(10)에 의해, 또는 요구되는 형상의 복수개의 니들 헤드들(10')을 포함하는 툴을 이용하여 개별적으로 만들어질 수 있다. 본 명세서가 3개 또는 4개의 돌출부들(16)의 이용을 개시하였지만, 임의수의 돌출부가 이용될 수 있다.
비록 본 발명이 특정의 실시예들에 관련하여 설명되었지만, 많은 다른 변형들, 수정들 및 다른 용도들이 당업자에게 명백할 것이다. 따라서, 본 발명은 여기에서의 특정의 개시에 의해 제한되지 않으며, 단지 첨부된 청구항들에 의해서만 제한되는 것이 바람직하다.

Claims (20)

  1. 대향하는 주 표면들 상에 컨택들을 갖는 실리콘 디바이스가 장착되는 기판으로서,
    상기 기판의 상면으로부터 윗쪽으로 연장되는 복수의 돌출부들과; 그리고
    상기 기판의 상부에 형성되는 솔더층을 포함하여 구성되며,
    여기서, 상기 복수의 돌출부들은 상기 솔더층을 통해 연장되고, 상기 복수의 돌출부들의 각 돌출부의 선단부는 상기 솔더층의 표면과 같은 높이가 되도록 아래로 스탬프(stamp)되어, 상기 실리콘 디바이스가 상기 기판 상에 놓여질 때, 상기 실리콘 디바이스는 상기 복수의 돌출부들에 의해 지지되며,
    상기 구성에 의해 상기 실리콘 디바이스의 컨택들은 본드 와이어들없이 동일 평면의 외부 단자들에 연결가능한 것을 특징으로 하는 실리콘 디바이스가 장착되는 기판.
  2. 제 1 항에 있어서,
    상기 복수의 돌출부들의 각 돌출부는, 상기 기판의 상면을 가우징(gouging)하여 융기(raise)시키는 니들 툴에 의해 형성되는 것을 특징으로 하는 실리콘 디바이스가 장착되는 기판.
  3. 제 1 항에 있어서,
    상기 복수의 돌출부들은, 상기 기판의 상면을 가우징하여 상기 복수의 돌출부들의 모든 돌출부들을 한번에 융기시키는 다수의 니들 헤드들을 포함하는 니들 툴에 의해 형성되는 것을 특징으로 하는 실리콘 디바이스가 장착되는 기판.
  4. 제 1 항에 있어서,
    상기 복수의 돌출부들은 상기 실리콘 디바이스에 대한 안정된 지지를 제공하는 데에 적절한 미리 결정된 패턴으로 배열되는 것을 특징으로 하는 실리콘 디바이스가 장착되는 기판.
  5. 제 1 항에 있어서,
    상기 솔더층은 요구되는 두께를 갖는 솔더 프리폼(solder pre-form)이며, 그리고
    상기 복수의 돌출부들의 각 돌출부의 선단부는 상기 솔더 프리폼의 표면과 동일한 높이가 되도록 스탬퍼 툴에 의해 아래로 스탬프되는 것을 특징으로 하는 실리콘 디바이스가 장착되는 기판.
  6. 제 1 항에 있어서,
    상기 솔더층은 요구되는 두께를 갖는 솔더 페이스트층이며, 그리고
    상기 복수의 돌출부들의 각 돌출부의 선단부는 상기 솔더 페이스트층의 표면과 동일한 높이가 되도록 스탬퍼 툴에 의해 아래로 스탬프되는 것을 특징으로 하는 실리콘 디바이스가 장착되는 기판.
  7. 제 1 항에 있어서,
    상기 복수의 돌출부들은, 상기 실리콘 디바이스가 상기 기판 상에 장착될 때 상기 복수의 돌출부들이 상기 실리콘 디바이스를 지지할 수 있도록 선택된 패턴으로 배열되는 것을 특징으로 하는 실리콘 디바이스가 장착되는 기판.
  8. 제 1 항에 있어서,
    상기 기판은 금속 캔(metallic can)이고, 상기 실리콘 디바이스는 MOSFET인 것을 특징으로 하는 실리콘 디바이스가 장착되는 기판.
  9. 제 1 항에 있어서,
    상기 기판은 금속 캔이고, 상기 실리콘 디바이스는 IGBT인 것을 특징으로 하는 실리콘 디바이스가 장착되는 기판.
  10. 제 1 항에 있어서,
    상기 기판은 금속 캔이고, 상기 실리콘 디바이스는 다이오드인 것을 특징으로 하는 실리콘 디바이스가 장착되는 기판.
  11. 기판 위에, 대향하는 주 표면들 상에 컨택들을 갖는 실리콘 디바이스를 장착하는 방법으로서,
    상기 기판을 제공하는 단계와;
    상기 기판의 상면으로부터 위쪽으로 연장되는 복수의 돌출부들을 형성하는 단계와;
    상기 기판의 상면에 솔더층을 배치하는 단계와, 여기서 상기 복수의 돌출부들은 상기 솔더층을 관통하며;
    상기 복수의 돌출부들의 각 돌출부의 선단부가 상기 솔더층의 표면과 같은 높이가 되도록, 상기 솔더층과 상기 복수의 돌출부들을 아래로 스탬핑하는 단계와;
    상기 실리콘 디바이스가 상기 복수의 돌출부들에 의해 지지되도록, 상기 솔더층의 상부에 상기 실리콘 디바이스를 배치하는 단계와; 그리고
    상기 실리콘 디바이스를 상기 기판에 부착하기 위해 액체 솔더가 형성되도록 상기 솔더층을 가열하는 단계를 포함하며,
    여기서, 상기 실리콘 디바이스는 상기 복수의 돌출부들 상의 적소에 배치되며, 그리고
    상기 실리콘 디바이스의 컨택들은 본드 와이어들없이 동일 평면의 외부 단자들에 연결가능한 것을 특징으로 하는 기판 위에 실리콘 디바이스를 장착하는 방법.
  12. 제 11 항에 있어서,
    상기 복수의 돌출부들을 형성하는 단계는 상기 복수의 돌출부들의 각 돌출부를 형성하기 위해 니들 툴에 의해 상기 기판의 상면을 가우징하는 단계를 더 포함하는 것을 특징으로 하는 기판 위에 실리콘 디바이스를 장착하는 방법.
  13. 제 11 항에 있어서,
    상기 복수의 돌출부들을 형성하는 단계는 상기 복수의 돌출부들의 모든 돌출부를 한번에 형성하기 위해 미리 결정된 구조의 복수의 니들 헤드들을 갖는 니들 툴을 이용하여 상기 기판의 상면을 가우징하는 단계를 더 포함하는 것을 특징으로 하는 기판 위에 실리콘 디바이스를 장착하는 방법.
  14. 제 11 항에 있어서,
    상기 솔더층은 선택된 폭을 갖는 솔더 프리폼에 의해 형성되는 것을 특징으로 하는 기판 위에 실리콘 디바이스를 장착하는 방법.
  15. 제 14 항에 있어서,
    상기 스탬핑 단계는 스탬핑 툴을 이용하여 수행되며, 상기 스탬핑 툴의 평평한 하면은 상기 솔더 프리폼의 표면과 평평한 원하는 높이까지 상기 복수의 돌출부들의 각 돌출부의 선단부를 아래로 스탬프시키기 위해 낮춰지는 것을 특징으로 하는 기판 위에 실리콘 디바이스를 장착하는 방법.
  16. 제 11 항에 있어서,
    상기 솔더층은 요구되는 폭을 갖는 솔더 페이스트층인 것을 특징으로 하는 기판 위에 실리콘 디바이스를 장착하는 방법.
  17. 제 16 항에 있어서,
    상기 스탬핑 단계는, 복수의 범프들이 하면에 형성되어 있는 스탬핑 툴에 의해 수행되며, 상기 범프들의 높이는 상기 복수의 돌출부들의 각 돌출부의 선단부가 아래로 스탬프되는 높이를 나타내는 것을 특징으로 하는 기판 위에 실리콘 디바이스를 장착하는 방법.
  18. 제 11 항에 있어서,
    상기 실리콘 디바이스는, 상기 솔더층이 가열될 때 상기 실리콘 디바이스의 움직임을 제한하기 위해, 상기 복수의 돌출부들에 의해 지지되는 것을 특징으로 하는 기판 위에 실리콘 디바이스를 장착하는 방법.
  19. 제 11 항에 있어서,
    상기 가열 단계는 요구되는 온도에서 미리 결정된 시간 동안 솔더 오븐에서 수행되는 것을 특징으로 하는 기판 위에 실리콘 디바이스를 장착하는 방법.
  20. 제 17 항에 있어서,
    상기 가열 단계가 완료된 후, 상기 실리콘 디바이스 및 상기 기판으로부터, 상기 솔더 페이스트 내에 포함된 플럭스로부터 남겨진 플럭스 잔여물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 기판 위에 실리콘 디바이스를 장착하는 방법.
KR1020087019217A 2006-01-06 2007-01-05 실리콘 디바이스를 장착하기 위한 기판 및 그 방법 KR101096071B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US75673806P 2006-01-06 2006-01-06
US60/756,738 2006-01-06
US11/619,742 US7723830B2 (en) 2006-01-06 2007-01-04 Substrate and method for mounting silicon device
US11/619,742 2007-01-04
PCT/US2007/000273 WO2007079456A2 (en) 2006-01-06 2007-01-05 Substrate and method for mounting silicon device

Publications (2)

Publication Number Publication Date
KR20080084853A KR20080084853A (ko) 2008-09-19
KR101096071B1 true KR101096071B1 (ko) 2011-12-20

Family

ID=38228977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087019217A KR101096071B1 (ko) 2006-01-06 2007-01-05 실리콘 디바이스를 장착하기 위한 기판 및 그 방법

Country Status (6)

Country Link
US (1) US7723830B2 (ko)
EP (1) EP1972010A4 (ko)
JP (1) JP5097124B2 (ko)
KR (1) KR101096071B1 (ko)
CN (1) CN101375396A (ko)
WO (1) WO2007079456A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198712B2 (en) * 2006-06-07 2012-06-12 International Rectifier Corporation Hermetically sealed semiconductor device module
TWI405307B (zh) * 2009-09-18 2013-08-11 Novatek Microelectronics Corp 晶片封裝及其製程
US9088226B2 (en) 2010-10-19 2015-07-21 Electronics Motion Systems Holding Limited Power module for converting DC to AC
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
US9138191B1 (en) * 2014-07-09 2015-09-22 Qualcomm Incorporated Integrated circuit module with lead frame micro-needles
KR102517779B1 (ko) 2016-02-18 2023-04-03 삼성전자주식회사 리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100988A1 (en) * 2001-01-29 2002-08-01 Nec Corporation Semiconductor apparatus and a semiconductor device mounting method
US20040232561A1 (en) * 2003-05-22 2004-11-25 Texas Instruments Incorporated System and method to increase die stand-off height

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2802439A1 (de) 1977-01-28 1978-08-03 Motorola Inc Halbleiter-sockel
JPS5419658A (en) * 1977-07-14 1979-02-14 Mitsubishi Electric Corp Semiconductor device
DE2814642A1 (de) 1978-04-05 1979-10-18 Bosch Gmbh Robert Verfahren zum befestigen mindestens eines halbleiterkoerpers auf einen traeger
JPS5791528A (en) 1980-11-28 1982-06-07 Mitsubishi Electric Corp Manufacture of semiconductor device
EP0264122B1 (en) * 1986-10-17 1992-03-18 Hitachi, Ltd. Method of producing a composite structure for a semiconductor device
DE3730203C2 (de) 1987-09-09 1996-02-29 Bosch Gmbh Robert Lagesicherungselement für Bauteile
JPH0666549B2 (ja) 1988-08-31 1994-08-24 信越ポリマー株式会社 スルーホール付きフレキシブル基板の製造方法
DE4235908A1 (de) 1992-10-23 1994-04-28 Telefunken Microelectron Verfahren zum Verlöten eines Halbleiterkörpers mit einem Trägerelement
JP2792532B2 (ja) 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
TW460991B (en) * 1999-02-04 2001-10-21 United Microelectronics Corp Structure of plug that connects the bonding pad
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
US6294409B1 (en) 2000-01-27 2001-09-25 Siliconware Precisionware Industries Co., Ltd. Method of forming a constricted-mouth dimple structure on a leadframe die pad
US6538898B1 (en) * 2000-05-01 2003-03-25 Micron Technology, Inc. Method and apparatus of die attachment for BOC and F/C surface mount
DE10038330C2 (de) 2000-08-05 2002-07-11 Bosch Gmbh Robert Lötverfahren zur Befestigung elektrischer Bauelemente
US6930397B2 (en) 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
JP2005136018A (ja) 2003-10-29 2005-05-26 Denso Corp 半導体装置
KR100631959B1 (ko) * 2005-09-07 2006-10-04 주식회사 하이닉스반도체 적층형 반도체 패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100988A1 (en) * 2001-01-29 2002-08-01 Nec Corporation Semiconductor apparatus and a semiconductor device mounting method
US20040232561A1 (en) * 2003-05-22 2004-11-25 Texas Instruments Incorporated System and method to increase die stand-off height

Also Published As

Publication number Publication date
US7723830B2 (en) 2010-05-25
JP5097124B2 (ja) 2012-12-12
KR20080084853A (ko) 2008-09-19
EP1972010A2 (en) 2008-09-24
WO2007079456A3 (en) 2008-07-03
US20070182008A1 (en) 2007-08-09
EP1972010A4 (en) 2009-08-05
CN101375396A (zh) 2009-02-25
WO2007079456A2 (en) 2007-07-12
JP2009522811A (ja) 2009-06-11

Similar Documents

Publication Publication Date Title
KR102149655B1 (ko) 발광 소자들의 매트릭스를 어셈블리하기 위한 일조 본딩 프로세스
US6995469B2 (en) Semiconductor apparatus and fabricating method for the same
US5813115A (en) Method of mounting a semiconductor chip on a wiring substrate
US6657124B2 (en) Advanced electronic package
KR101096071B1 (ko) 실리콘 디바이스를 장착하기 위한 기판 및 그 방법
JP4154397B2 (ja) 電子装置及びスタンドオフ部材及び電子装置の製造方法
US8012866B2 (en) Method of bonding semiconductor devices utilizing solder balls
EP0942636A2 (en) Solder bonding printed circuit board
US20120319273A1 (en) Flip Chip Interconnect Solder Mask
US20070246511A1 (en) Conductive bonding material fill techniques
US7169641B2 (en) Semiconductor package with selective underfill and fabrication method therfor
US11164846B2 (en) Semiconductor device manufacturing method and soldering support jig
JP2016162985A (ja) 半導体装置の製造方法
WO2001031699A1 (en) Advanced flip-chip join package
JPH06349892A (ja) 半導体装置の製造方法
US6794202B2 (en) Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
US7550852B2 (en) Composite metal column for mounting semiconductor device
JP5579148B2 (ja) 電力用半導体装置
CN114556534A (zh) 半导体装置及半导体装置的制造方法
JP5734493B2 (ja) 電力用半導体装置
JP6619121B1 (ja) 半導体装置の製造方法、半導体装置の製造冶具、および半導体装置
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법
KR101540363B1 (ko) 솔더 범프 형성 장치 및 방법
CN114300369A (zh) 半导体封装结构的制作方法
JP2001156118A (ja) 半導体装置の製造方法およびそれに使用される半導体製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee