KR102149655B1 - 발광 소자들의 매트릭스를 어셈블리하기 위한 일조 본딩 프로세스 - Google Patents

발광 소자들의 매트릭스를 어셈블리하기 위한 일조 본딩 프로세스 Download PDF

Info

Publication number
KR102149655B1
KR102149655B1 KR1020180111914A KR20180111914A KR102149655B1 KR 102149655 B1 KR102149655 B1 KR 102149655B1 KR 1020180111914 A KR1020180111914 A KR 1020180111914A KR 20180111914 A KR20180111914 A KR 20180111914A KR 102149655 B1 KR102149655 B1 KR 102149655B1
Authority
KR
South Korea
Prior art keywords
emitting elements
light
substrate
bonding
matrix
Prior art date
Application number
KR1020180111914A
Other languages
English (en)
Other versions
KR20190033023A (ko
Inventor
이우 밍 층
밍 리
제타오 마
카이 밍 응
Original Assignee
에이에스엠 테크놀러지 싱가포르 피티이 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 테크놀러지 싱가포르 피티이 엘티디 filed Critical 에이에스엠 테크놀러지 싱가포르 피티이 엘티디
Publication of KR20190033023A publication Critical patent/KR20190033023A/ko
Application granted granted Critical
Publication of KR102149655B1 publication Critical patent/KR102149655B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

기판상에 발광 소자들의 매트릭스를 본딩시키는 방법은 기판의 본드 패드들상에 도전성 재료를 매트릭스 배열로 형성하는 단계를 포함한다. 개별적으로, 복수의 발광 소자들은 또한 픽업되어 상기 매트릭스 배열에서 일시적인 캐리어상에 배치된다. 복수의 발광 소자들을 포함하는 일시적인 캐리어는 이후 본드 헤드로 유지되고, 복수의 발광 소자들상의 전극들과 기판상의 도전성 재료 사이의 접촉을 확립하기 위해 본드 헤드로 이동된다. 도전성 재료에 대해 본드 헤드로 압축력을 가하는 동안 열이 발광 소자들에 가해질 때, 도전성 접합부들이 발광 소자들과 기판 사이에 형성된다.

Description

발광 소자들의 매트릭스를 어셈블리하기 위한 일조 본딩 프로세스{GANG BONDING PROCESS FOR ASSEMBLING A MATRIX OF LIGHT-EMITTING ELEMENTS}
본 발명은, 디스플레이 또는 조명 패널을 제조할 때와 같이, 기판상에 발광 소자들의 매트릭스의 본딩에 관한 것이다.
현재, 발광 다이오드("LED") 광원 또는 풀-컬러 LED 디스플레이 패널 또는 단색 컬러 LED 조명 패널에 대한 조명 화소의 기본 단위는 패키징된 LED 단위이다. 이러한 패키징된 LED 유닛들은 일반적으로 표면 실장 기술(surface-mount technology: "SMT") 어셈블리 프로세스에 의해 디스플레이 또는 조명 패널의 인쇄 회로 기판("PCB")상에 실장된다. 이러한 프로세스 동안, 땜납 페이스트(solder paste)는 먼저 PCB의 땜납 패드들상에 프린트되고, 미리 패키징된 LED 유닛들은 이후 SMT 머신에 의해 PCB상의 대응하는 위치들상에 개별적으로 배치된다. 개별적인 LED 패키지들이 존재하는 PCB는 이후 LED 패키지들 아래에 땜납 페이스트를 리플로우하기 위해 리플로우 오븐에서 가열될 것이다. 이는 LED 패키지들의 납들과 PCB의 땜납 패드들 사이에 강한 땜납 접합부들을 형성한다.
상기 언급된 방식에서, 디스플레이 또는 조명 패널의 밀도 또는 조명 해상도는 개별적인 패키징된 LED 유닛의 크기에 의해 제한된다. 패키징된 LED 유닛으로부터 어셈블리된 가장 작은 가능한 적색, 녹색, 및 청색("RGB") LED 픽셀은 약 0.5㎜×0.5㎜이고, 조명 화소들 사이의 대응하는 피치는 약 0.7㎜ 내지 0.8㎜이다. 따라서, 이러한 패키징된 LED 유닛들이 상기 방식으로 고밀도 디스플레이 보드들을 어셈블리하기 위해 사용되는 경우, 인접한 조명 화소들 사이의 피치의 추가 감소는 가능하지 않다.
고밀도 디스플레이 또는 조명 패널들을 생성하기 위해 화소 밀도를 더 증가시키기 위하여, 대안적인 프로세스는 조명 패널 또는 디스플레이의 PCB의 본드 패드들상에 직접 노출된 플립-칩 LED 다이들을 본딩시키는 것이다. 조명 화소 밀도가 플립-칩 본딩 프로세스들을 사용하여 증가될 수 있기 때문에, 플립-칩 본딩 프로세스들은 LED 다이들의 상호 접속들에서 접합부들의 실현을 위한 종래의 와이어-본딩 프로세스들보다 선호된다. 본딩되는 관련있는 플립-칩 LED는 3mils×5mils(75미크론×125미크론) 내지 6mils×10mils(150미크론×250미크론)의 크기로 변할 수 있고, 그의 두께는 약 3-6mils(75-150 미크론)일 수 있다.
도 1은 그의 기하학적 구조 및 구성을 보여주는 일반적인 플립-칩 LED(100)의 등척도이다. 플립-칩 LED(100)는 전극들의 역할을 하는 본드 패드들의 쌍, 즉 p-전극 본드 패드(102) 및 n-전극 본드 패드(104)를 갖는다. 이들 전극 본드 패드들(102, 104)을 통해 전류를 공급하는 것은 플립-칩 LED(100)의 활성 발광층(106)으로부터 방출된 광을 초래할 것이다. p-전극 본드 패드(102), n-전극 본드 패드(104), 및 활성 발광층(106)은 기판(108)상에 지지되고, 이는 사파이어, 갈륨 비소, 또는 다른 적절한 재료들로 만들어질 수 있다.
도 2는 PCB의 일 형태일 수 있는 일반적인 RGB 디스플레이 보드의 레이아웃을 도시하는 개략적인 전기 회로도(110)이다. 이러한 PCB들은 요청되는 RGB 디스플레이 보드 포맷에 따라 제작되고, PCB상의 본드 패드들은 플립-칩 LED(100)의 p-전극 본드 패드들(102) 및 n-전극 본드 패드들(104)을 수용하도록 구성된다. 도 2에서, 각각의 화소는 각각의 적색, 녹색, 및 청색 플립-칩 LED들(100)을 포함하는 RGB 세트(112)를 포함한다. 각각의 플립-칩 LED(100)에 관하여, p-전극 본드 패드(102)는 제 1 전압(114)에 전기적으로 접속되고, n-전극 본드 패드(104)는 제 2 전압(116)에 전기적으로 접속된다. 제 1 전압(114)은 매트릭스 LED 구동 회로의 전류 소스 전압 제어 스위칭 핀에 접속된다. 제 2 전압(116)은 매트릭스 LED 구동 회로의 전류 싱크 전압 제어 스위칭 핀에 접속된다.
75미크론×75미크론(3mils×3mils)보다 작은 크기들을 갖는 플립-칩 LED들(100)에 대하여, 종래의 픽-앤-플레이스 장비(pick-and-place equipment)는 그들을 전달하기에 부적합할 수 있고, 관련된 다이 분류 프로세스들 동안 및 다이-접착 프로세스들 동안 그들을 PCB들상에 실장하기 위해 특수 장비가 필요하다.
플립-칩 LED(100)의 전극들(102, 104)은 일반적으로 금의 층으로 코팅되고, 니켈층은 상기 금의 층 아래에 버퍼 및 배리어층으로서 사용될 수 있다. 플립-칩 LED의 전극들과 인쇄 회로 기판상의 회로 소자의 본드 패드들 사이의 접합부들을 형성하기 위한 본딩 재료들은: (ⅰ) 금 범프들(gold bumps) 또는 스터드들(studs), (ⅱ) 금-주석 공융 땜납 재료(gold-tin eutectic solder material), (ⅲ) (은 접착제 페이스트와 같은) 에폭시 또는 접착성 페이스트 형태의 도전성 접착제, 또는 (ⅳ) Sn-Ag-Cu(SAC) 땜납과 같은 납이 없는 땜납 또는 땜납 페이스트를 포함할 수 있다.
사용된 본딩 재료들에 기초하여, 다양한 본딩 기술들이 PCB상에 플립-칩 LED를 본딩시키기 위해 사용될 수 있다. 예를 들면, 플립-칩 LED를 위한 직접 칩-온-보드 본딩 프로세스는 열초음파 플립-칩 본딩(thermosonic flip-chip bonding)에 의해 실현될 수 있다.
열초음파 플립-칩 본딩 프로세스에 관하여, 금 범프들 또는 스터드들을 갖는 플립-칩 LED들(100)은 이러한 열초음파 플립-칩 본딩 프로세스에 의해 나타내지는 주어진 본드 시간 동안 본드 헤드의 압축 및 초음파 작동하에서 상승된 온도에서 어느 시간에 단단한 PCB 기판들상에 니켈-금(Ni/Au) 금속화에 의해 본드 패드들상에 개별적으로 본딩된다. 본드 패드들과 금 범프들 또는 스터드 사이의 금속 본드들은 열초음파 작동하에서 형성되는, PCB상에 본드 패드들의 표면 마감들의 견고함 및 유기물 또는 무기물 오염의 방지에 관하여 높은 품질 요구 조건들이 존재한다.
각각의 플립-칩 LED(100)가 특정한 본딩 프로파일의 이용에 의해 PCB의 본드 패드들상에 개별적으로 본딩되기 때문에, 현대 고해상도 디스플레이 또는 조명 패널에서 요구된 모든 플립-칩 LED들의 본딩을 완료하기 위해 걸린 시간은 매우 길고 처리량이 극도로 제한된다.
따라서, 본 발명의 목적은 전술한 종래 기술에 비교할 때 더 빠르고 더 높은 처리량을 달성하는 고밀도를 갖는 발광 소자들의 매트릭스를 본딩시키는 방법을 제공하는 것을 추구하는 것이다.
따라서, 본 발명은 기판상에 발광 소자들의 매트릭스를 본딩시키기 위한 방법을 제공하고, 상기 방법은: 기판의 본드 패드들상에 도전성 재료를 매트릭스 배열로 형성하는 단계; 상기 매트릭스 배열에서 일시적인 캐리어(temporary carrier)상에 복수의 발광 소자들을 선택 및 배치하는 단계; 복수의 발광 소자들을 포함하는 일시적인 캐리어를 본드 헤드로 유지하는 단계; 복수의 발광 소자들상의 전극들과 기판상의 도전성 재료 사이의 접촉을 확립하기 위해 본드 헤드로 일시적인 캐리어를 이동시키는 단계; 및 이후, 발광 소자들과 기판 사이에 도전성 접합부들을 형성하기 위해 도전성 재료에 대해 본드 헤드로 압축력을 가하면서 발광 소자들에 열을 가하는 단계를 포함한다.
이후 본 발명의 특별한 바람직한 실시예들을 예시하는 첨부하는 도면들을 참조함으로써 더 상세히 본 발명을 설명하는 것이 편리하다. 도면들 및 관련된 설명의 상세는 청구항들에 의해 규정되는 본 발명의 넓은 식별의 일반성을 대체하는 것으로 이해되는 것은 아니다.
본 발명에 따라 발광 매트릭스를 어셈블리하기 위한 일 예시적인 프로세스가 지금 첨부하는 도면들을 참조하여 설명될 것이다.
도 1은 일반적인 플립-칩 LED의 등축도.
도 2는 일반적인 RGB 디스플레이 보드의 레이아웃을 도시하는 개략적인 전기 회로도.
도 3의 (A) 내지 (C)는 PCB의 본드 패드들상에 땜납 캡들(solder caps)을 형성하기 위한 프로세스 흐름을 도시하는 도면.
도 4의 (A) 내지 (G)는 일시적인 캐리어상에 플립-칩 LED 매트릭스를 분류 및 배치하기 위한 다중-패스 픽-앤-플레이스 프로세스를 도시하는 도면.
도 5의 (A) 내지 (D)는 플립-칩 LED 매트릭스를 플럭스 팟(flux pot)에 담그는 것을 도시하는 도면들.
도 6의 (A) 내지 (E)는 열 압축 본딩에 의해 일조 칩-온-보드 본딩(gang chip-on-board bonding)에 대한 프로세스 흐름을 도시하는 도면들.
도 7은 본 발명의 바람직한 실시예에 따라 일조 칩-온-보드 본딩 프로세스에 대한 프로세스 흐름을 요약하는 플로차트.
본 발명은 기판상에 플립-칩 LED 매트릭스와 같은 발광 소자들의 매트릭스의 일조 칩-온-보드 본딩을 위한 방법을 개시하고, 이는 고밀도 디스플레이/조명 패널 어셈블리를 위한 PCB의 형태일 수 있다. 가요성 PCB들, 알루미늄 질화물 패널들 및 유리 패널들은 적절한 기판들의 다른 형태들일 수 있다. 이러한 일조 칩-온-보드 본딩은 PCB상에 본드 패드들과 플립-칩 LED의 전극들 사이에 상호 접속들의 마이크로-접합부들을 형성하기 위해 본딩 재료로서 주석 기반 또는 다른 납이 없는 땜납 형태의 도전성 재료를 사용할 수 있다.
전체 일조 칩-온-보드 본딩 프로세스는 네 개의 주요 처리 단계들을 포함한다. 즉:
(1) PCB의 본드 패드들상에 땜납 캡들과 같은 도전성 재료를 매트릭스 배열로 형성하는 단계,
(2) 일조 본딩을 준비하기 위해 상기 매트릭스 배열에서 캐리어상에 LED 매트릭스를 분류 및 배치하는 단계,
(3) LED 매트릭스의 전극들에 땜납 플럭스를 추가하는 단계, 및
(4) PCB상에 LED 매트릭스를 본딩시키는 단계.
전술한 단계들의 각각의 상세들은 이하에 설명된다.
도 3의 (A) 내지 (C)는 PCB(10)의 본드 패드들(12)상에 땜납 캡들(26)을 형성하기 위한 프로세스 흐름을 도시한다. 도 3의 (A)에서, 상부면상에 본드 패드들(12)을 가지는 PCB(10)는 땜납 페이스트 프린터(14) 아래에 위치된다. 땜납 페이스트 프린터(14)는 땜납 페이스트(18)를 포함하는 스텐실(stencil; 16)을 포함한다. 스퀴지 블레이드(squeegee blade; 20)는 스텐실(16)을 가로질러서 땜납 페이스트(18)를 푸시하고 스텐실(16)의 애퍼처들(22)을 통과할 땜납 페이스트(18)가 PCB(10)의 본드 패드들(12)상에 증착하게 하기 위해 스텐실(16)을 가로질러 이동하도록 작동가능하다. 이와 같이, 스텐실(16)상의 애퍼처들(22)의 위치들은 매트릭스로 정렬되어 그들은 매트릭스 배열에 또한 존재하는 본드 패드들(12)의 위치들에 대응한다.
스텐실(16)은 니켈로 만들어질 수 있고, 약 30 미크론의 두께를 가질 수 있다. 각각의 애퍼처(22)의 사이즈는 PCB(10)상의 본드 패드들(12)의 위치들에 대응하는 위치들에서 약 100-140 제곱미크론일 수 있다. 사용된 도전성 재료 또는 땜납 페이스트(18)는 타입 6 땜납 페이스트(예컨대 SAC) 또는 다른 납이 없는 땜납을 포함할 수 있고, 이는 이러한 작은 스텐실 애퍼처들(22)을 사용하여 땜납 프린팅에 적합하다.
땜납 페이스트(18)는 바람직하게는 그의 땜납 볼 성분들이 땜납 페이스트(18) 내에 균일하게 현탁되도록 그것이 사용되기 전에 완전히 혼합되어야 한다. 철로 만들어질 수 있는 스퀴지 블레이드(20)는 미리 결정된 프린팅 속도로 이동하고 이러한 땜납 프린팅 프로세스 동안 적절한 압축력을 가하기 위해 60도 각도로 기울어진다. 또한, 땜납 페이스트 프린터(14)는 바람직하게는 +/- 15 미크론보다 더 양호한 정렬 정확도를 갖고 장착되고, 땜납 페이스트(18)의 고정된 체적이 각각의 프린팅 주기 동안 프린트되는 것을 보장하기 위해 자동 스텐실 세척 모듈을 가진다.
도 3의 (B)는 PCB(10)의 본드 패드들(12)상에 프린트된 땜납 플럭스 및 땜납 볼들의 혼합인 프린트된 땜납 재료(24)를 도시한다. 이후, 프린트된 땜납 재료(24)는 표준 리플로우 오븐(도시되지 않음)에서 PCB(10)를 가열함으로써 리플로우된다. 리플로우 오븐에서 가열한 후, 리플로우된 프린트된 땜납 재료(24)는 후속하여 플립-칩 LED들을 그들상에 본딩시키기 위해 도 3의 (C)에 도시된 바와 같이, PCB(10)의 본드 패드들(12)상에 땜납 캡들(26)을 형성한다.
땜납 리플로우 프로세스 후 땜납 보이드들의 존재를 최소화하기 위해, PCB(10)는 프린팅 전에 120분 이상 동안 약 120℃에서 미리 베이킹(pre-baked)되어야 한다. 최적화된 리플로우 프로파일은 또한 지나친 땜납 플럭스 소산 및 땜납 보이드 형성을 초래하는 과열을 방지하고 너무 높은 온도 상승 속도(temperature ramp-up rate)를 피하기 위해 사용될 것이다.
PCB(10)의 본드 패드들(12)상의 땜납 캡들(26)은 15-35 미크론의 두께를 가질 수 있다. PCB(10)상에 본딩되는 상이한 컬러들의 플립-칩 LED들에서 10미크론보다 적은 두께 변동들을 수용할 수 있기 때문에, 이러한 범위의 두께 내의 땜납 캡들(26)은 특히 열 압축 본딩 프로세스와 함께 높은 견고함을 제공한다. 또한, 이러한 땜납 두께는 후속하는 일조 본딩을 위해 사용되는 본드 헤드상에 불완전한 평탄화(즉, 약 1/5000보다 적은)를 허용한다.
PCB(10)는 금으로 후속되는 니켈층들로 코팅된 그의 본드 패드들(12)상에 구리 금속화에 의해 제작될 수 있다. 약 125 미크론×225 미크론(5 mils×9 mils)의 크기를 갖는 플립-칩 LED들의 본딩을 위하여, 본드 패드들(12)은 인접한 본드 패드들(12) 사이에 약 60-100 미크론의 간격을 갖는 약 140 미크론×140 미크론 내지 160 미크론×160 미크론의 크기를 가질 수 있다.
땜납 페이스트 프린터(14)를 사용하여 땜납을 프린팅하는 것을 제외하고, 본드 패드들(12)상에 주석의 전기 도금 및 무전해 주석 도금과 같은 대안적인 기술들이 또한 PCB(10)의 본드 패드들(12)상에 약 15-35 미크론의 두께를 갖는 주석 또는 주석-기반 땜납 캡들을 형성하기 위해 사용될 수 있다.
다음 처리 단계는 일조 본딩을 준비하기 위해 일시적인 캐리어상에 플립-칩 LED 매트릭스를 분류 및 배치하는 것이다. 도 4의 (A) 내지 (G)는 일시적인 캐리어(30)상에 플립-칩 LED 매트릭스를 분류 및 배치하기 위해 다중-패스 픽-앤-플레이스 프로세스를 도시한다. 이러한 프로세스 동안, 동일하거나 상이한 컬러들을 포함하는 플립-칩 LED 매트릭스는 후속하는 본딩 프로세스를 가능하게 하기 위해 일시적인 캐리어(30)상에 미리 정렬된다.
일시적인 캐리어(30)는 알루미늄 질화물 또는 실리콘 탄화물과 같은 높은 열전도성을 갖는 단단한 재료로 만들어진다. 일시적인 캐리어(30)는 일시적인 캐리어(30)에 실장되는 플립-칩 LED 매트릭스에 포함된 플립-칩 LED들의 위치들을 고정하기 위해 얇은 접착층(32)과 함께 적층된다. 이러한 접착제(32)의 작동 온도는 본딩 주기 동안 땜납을 리플로우하기 위해 필요한 온도 프로파일로부터 생성된 열에 견디기에 충분히 높아야 한다. 접착제(32)는 또한 본딩 주기의 완료 후에 플립-칩 LED들상에 잔여물을 남기지 않아야 한다. 또한, 접착제(32)의 접착 강도는 상승된 온도에서 가열될 때 감소되어야 하고 플립-칩 LED의 땜납 접합부들이 PCB(10)상에 만들어진 후 플립-칩 LED들이 접착제(32)로부터 분리되도록 상승된 온도에서 충분히 낮아야 한다. 폴리이미드 기저막상에 통합된 실리콘 접착제일 수도 있는 실리콘 접착층은 이러한 속성들을 가질 수 있는 접착제(32)의 일 예이다.
도 4의 (A) 내지 (G)에 도시된 실시예는 RGB 디스플레이 패널의 생성에 관한 것이다. 따라서, 상이한 컬러들의 플립-칩 LED들은 다중 패스들을 통해 서로에 관하여 특정한 위치들에 일시적인 캐리어(30)상에 개별적으로 분류되고 간단히 배치된다. 도 4의 (A)에서, 분류 주기는 청색 LED(36)의 배치로 시작하고, 청색 LED(36)는 일시적인 캐리어(30)상에 배치를 위해 픽 헤드(34)에 의해 청색 LED들의 공급으로부터 선택된다. 도 4의 (B) 및 (C)에서, 다른 청색 LED들(36)은 일시적인 캐리어(30)상의 미리 결정된 위치들상에 픽 헤드(34)에 의해 선택 및 배치된다.
청색 LED들(36)의 분류의 완료 후, 녹색 LED들(38)의 분류는 도 4의 (D)에 도시된 것처럼 시작할 것이다. 모든 녹색 LED들(38)이 도 4의 (E)에 도시된 바와 같이 분류 및 배치될 때까지, 녹색 LED들(38)은 이미 배치된 청색 LED들(36)에 인접하게 배치된다. 유사하게, 도 4의 (F)에서, 적색 LED들(40)의 분류는 녹색 LED들(38)의 분류의 완료 후에 시작할 것이다. 모든 RGB 화소들의 설정들이 완료될 때까지, 적색 LED들(40)은 청색 LED들(36) 및 녹색 LED들(39)에 인접하게 배치된다(도 4의 (G)를 참조). 다중 패스들에서 행해진 이러한 분류 및 배치는 단일 머신을 사용하여, 또는 LED들(36, 38, 40) 중 하나의 컬러를 분류하도록 각각 구성된 세 개의 개별적인 연결된 머신들을 사용하여 행해질 수 있다. 다른 분류 구성들이 또한 가능하다.
이후에 정확한 일조 칩-온-보드 본딩을 달성하기 위하여, 전술한 분류 및 배치 프로세스는 프로세스의 속도를 향상시키기 위해 정확한 고속 LED 분류기에 의해 실현될 수 있다. 특정한 등급의 양호한 플립-칩 LED들은 플립-칩 LED들상에 이전에 행해진 검사 및 맵핑에 기초하여 분류된 LED들의 공급으로부터(웨이퍼로부터와 같은) 픽업된다. 픽 헤드(34)는 이후 일시적인 캐리어(30)상의 특정한 위치들에 플립-칩 LED들을 배치할 것이다.
픽-앤-플레이스 프로세스의 속도 외에, 프로세스 동안 배치 정확도가 또한 후속하는 일조 칩-온-보드 본딩 프로세스의 처리량을 향상시키는 것에 관련된다. 기표들(fiducial marks)이 플립-칩 LED들이 정렬되어야 하는 배치 위치들을 규정하기 위해 일시적인 캐리어(30)상에 형성된다. 따라서, 픽 헤드(34)를 통합하는 픽-앤-플레이스 머신은 매트릭스 배열로 플립-칩 LED들을 정확하게 배치하기 위해 기표들의 위치들을 결정하기 위해 비전 정렬을 사용할 수 있다. 예를 들면, LED 매트릭스의 중심은 일시적인 캐리어(30)상의 기표들에 의해 규정될 수 있다. 또한, 본딩 동안 그들의 로컬 온도들뿐만 아니라 PCB(10) 및 일시적인 캐리어(30)의 열팽창 계수(coefficient of thermal expansion; CTE)가 동일하지 않기 때문에, 열적 보상은 각각의 RGB 조명 화소에 포함된 플립-칩 LED들의 배치 위치들에 관하여 고려되어야 한다. 이와 같이, 열 보상 팩터의 해는 플립-칩 LED들이 PCB(10)의 본드 패드들(12)상에 본딩될 때 각각의 타깃 본드 패드(12) 위치들로부터 +/-20 미크론 이내의 플립-칩 LED들(36, 38, 40)의 전체 배치 정확도를 초래할 것을 보장하기에 충분히 커야 한다.
LED 분류기에 대한 다른 고려 사항은 매우 깨끗한 환경이 상당한 크기의 외부 입자들이 분류 프로세스 동안 일시적인 캐리어(30)상에 증착되지 않는 것을 보장하도록 제공되어야 한다는 것이다.
분류 및 배치 프로세스의 종료시, 접착제(32)에 의해 고정된 플립-칩 LED 매트릭스가 있는 일시적인 캐리어(30)는 일조 칩-온-보드 본딩 프로세스를 행하기 위해 열 압축 다이 본더(thermal compression die bonder)에 이동될 것이다. 일시적인 캐리어(30)상의 분류된 플립-칩 LED 매트릭스는 플립-칩 LED들의 전극들이 아래쪽을 향하고 있도록 먼저 플립되고, 일시적인 캐리어(30)는 이동 및 후속하는 픽-업을 위해 이동가능한 컨테이너의 포켓에 배치될 수 있다.
도 5의 (A) 내지 (D)는 일조 본딩 동안 신뢰할 수 있는 땜납 접합부 형성을 보장하기 위해 플럭스 포트(44)로의 플립-칩 LED 매트릭스의 담금을 도시한다. 실제 본딩을 행하기 전에, 플럭스는 그들의 전극들 상에 땜납의 양호한 적심을 보장하기 위해 청색, 녹색, 및 적색 LED들(36, 38, 40)의 전극들에 인가되어야 한다. 도 5의 (A)에서, 플립된 일시적인 캐리어(30)는 펄스형 가열 소자를 포함하는 열압축 다이 본더의 본드 헤드(42)에 의해 픽업되었고, 일시적인 캐리어(30)는 아래쪽을 향하는 플립-칩 LED들에 의해 유지된다. 도 5의 (B)에서, 본드 헤드(42)는 플럭스 포트(44) 위에 위치된다. 본드 헤드(42)는, 도 5의 (C)에 도시된 바와 같이, 모든 플립-칩 LED들이 플럭스 풀(46)로 동시에 담궈지고 주어진 압력에 의해 및 미리 결정된 담금 지연 시간 동안 플럭스 포트(44)상에 놓일 때까지, 플럭스 포트(44)에 포함된 플럭스 풀(46)을 향해 플립-칩 LED 매트릭스를 낮춘다. 이러한 시간 동안, 플립-칩 LED들의 전극 본드 패드들(102, 104)은 플럭스 풀(46)에 담궈진다.
담금 프로세스의 종료시, 플립-칩 LED 매트릭스는 플럭스 풀(46)로부터 들어올려지고, 도 5의 (D)에 도시된 바와 같이, 플립-칩 LED들의 전극들의 각각의 아래에 플럭스(46a)의 드롭을 남긴다. 일시적인 캐리어(30)상의 플립-칩 LED 매트릭스는 이제 열 압축 본딩을 위한 준비가 된다.
특정한 땜납 플럭스는 바람직하게는 플립-칩 LED들의 납땜을 위해 사용된다. 예를 들면, 플럭스 풀(46) 내의 플럭스는 수용성이고 물로 씻음으로써 제거가능해서, 세척 동안 플립-칩 LED들을 씻은 후 최소의 잔여물이 남거나 잔여물이 남지 않는다. 고품질 비세척 플럭스가 또한 사용될 수 있고, 땜납 리플로우 후 단지 최소 잔여물만이 남고 물 세척 프로세스에 대한 필요가 없다.
플럭스 포트(44)의 플럭스 풀(46)은 바람직하게는 플립-칩 LED의 두께, LED 매트릭스의 수락가능한 총 두께 변동들(TTV), 및 일시적인 캐리어(30)와 플럭스 풀(44) 사이의 평탄화의 정도와 같은 팩터들에 의해 결정되는 특정한 깊이를 갖는 플럭스를 포함한다. 상기 팩터들을 고려하면, 플럭스 풀(46)의 깊이는 약 45 내지 55 미크론일 수 있다.
다음의 처리 단계는 프로그램 가능한 힘, 온도 및 시간 프로파일을 사용하여 열 압축 본딩에 의해 바람직하게 실현되는 직접적인 일조 칩-온-보드 본딩을 포함한다.
도 6의 (A) 내지 (E)는 열 압축 본딩에 의해 일조 칩-온-보드 본딩에 대한 프로세스 흐름을 도시한다. 그의 본드 패드들(12)상에 형성된 땜납 캡들(26)을 갖는 PCB(10)는 가열된 작업 스테이지(도시되지 않음)상에 배치되고, PCB(10)가 본드 헤드(42) 아래의 위치로 이동하기 전에, PCB(10)는 지정된 온도, 예컨대 150℃로 미리 가열된다.
도 6의 (A)에서, 그들의 전극들 아래에 플럭스를 갖는 플립-칩 LED들(36, 38, 40)이 있는 플립된 일시적인 캐리어(30)는 가열된 본드 헤드(42)에 의해 유지된다. 업-룩킹(up-looking) 및 다운-룩킹(down-looking) 카메라들로 구성된 비전 정렬 카메라(50)는 도 6의 (A)에 도시되는 PCB(10)와 일시적인 캐리어(30)에 개재하는 갭으로 이동할 것이다. 특히, 비전 정렬 카메라(50)는 PCB(10)상의 기표들 및 일시적인 캐리어(30)상의 기표들이 발견될 수 있는 지정된 위치들로 이동할 것이다. 이들 위치들에서, 비전 정렬 카메라(50)의 다운-룩킹 카메라는 PCB(10)의 위치 및 배향을 식별하기 위해 PCB(10)상의 기표들에 대해 검색할 것이고, 비전 정렬 카메라(50)의 업-룩킹 카메라는 일시적인 캐리어(30)의 위치 및 배향을 식별하기 위해 일시적인 캐리어(30)상에 기표들에 대해 검색할 것이다. PCB(10)가 진공 흡입(vacuum suction)에 의해 고정되는 작업 스테이지는 매트릭스에서 각각의 플립-칩 LED의 전극들이 PCB(10)상의 대응하는 본드 패드들(12)에 나란하도록 필요한 경우 이동 및 회전할 것이다.
가열된 본드 헤드(42)는 작업 스테이지상에 PCB(10)에 의해 양호한 평탄화를 가져야 한다. 가열된 본드 헤드(42)는 이후 PCB(10)에 접근하기 위해 일시적인 캐리어(30)를 유지하고 아래쪽으로 이동하고, 동시에 본딩 주기 동안 사용될 본딩 프로파일에 따라 대기 온도로부터 지정된 온도로 그의 온도를 상승시키고, 그에 의해 플립-칩 LED 매트릭스에 열을 가한다. 본드 헤드(42)의 대기 온도는 이러한 시간에 땜납 플럭스의 소산을 방지하기 위해 일반적으로 150℃ 이하이다. 도 6의 (B)에 도시된 바와 같이, 플립-칩 LED 매트릭스의 전극들이 PCB(10)의 본드 패드들(12)상의 땜납 캡들(26)의 상부면들에 매우 가까울 때, 본드 헤드(42)는 그의 이동 속도를 감소시킬 것이다.
본드 헤드(42)가 더 아래로 움직임에 따라, 접촉은 플립-칩 LED들상의 전극들(102, 104)과 땜납 캡들(26) 사이에 확립될 것이고, 그 결과 플립-칩 LED들의 전극들의 팁들에서 플럭스는 본드 패드들(12)상의 땜납 캡들(26)상에 적셔질 것이다. 상승된 온도에서, 플럭스는 땜납 캡들(26)상에 존재하는 임의의 산화물들을 제거하도록 작동될 것이다. 열압축 본드 헤드(42)는 플립-칩 LED들이 도 6의 (C)에 도시된 바와 같이 땜납 캡들(26)상에 놓이도록 더 아래로 이동할 것이다. 매우 작은 압축력(약 200-300 gf)은 플립-칩 LED들의 전극들과 땜납 캡들(26) 사이에 접촉이 존재하는 것을 보장하기에 충분한 본드 헤드(42)에 의해 적용될 것이다. 본드 헤드(42)는 채용된 본딩 프로파일에 따라 주어진 본딩 시간 동안 그의 설정된 본딩 온도에서 유지될 것이다.
본드 헤드(42)는 땜납 접합부들의 형태로 전도성 접합부들의 형성을 유도하기 위해 본딩 인터페이스를 가열 및 냉각하기 위해 펄스형 가열 프로파일을 생성할 것이다. 본드 헤드(42)의 본딩 프로파일은 전극들과 땜납 캡들(26) 사이의 본딩 인터페이스에서 로컬 온도가 땜납의 액상선 온도를 초과하는 것을 보장하는 지정된 최대 온도로 그의 온도를 상승시키는 것이고, 플립-칩 LED들의 전극들상에 땜납 캡들(26)로부터의 녹은 땜납의 적심이 강한 마이크로-접합부들을 형성하기에 충분히 양호한 것이다. 땜납 캡들(26)의 상부면들에서 로컬 온도가 땜납의 액상선 온도에 도달할 때, 땜납 캡들(26)은 플립-칩 LED들의 전극들상에 녹고 적셔질 것이다. 땜납 캡들(26)은 그의 상부면으로부터 시작하여 녹을 것이고, 동시에 이는 그의 주변부들에 열을 전달할 것이다. 땜납 캡들(26)이 결과의 반응력이 본드 헤드(42)에 의해 인가된 압축력들에 의해 균형이 잡히는 레벨로 녹을 때 플립-칩 LED들은 아래로 이동할 것이다. 이러한 압축력은, 본드 패드들(12)상에 땜납 캡들(26)의 높이들에서 작은 변동들이 존재할지라도 또는 PCB(10)와 일시적인 캐리어(30) 사이에 불완전한 평탄화가 존재하는 경우, 모든 땜납 캡들(26)이 그들의 대응하는 전극들에 접촉할 것임을 보장한다.
본드 헤드(42)는 땜납의 적심이 발생하기에 충분한 시간을 제공하고 본드 패드(12)상에 녹은 땜납이 심지어 본드 헤드(42) 아래의 전체 본딩 영역을 가로지른 온도 분포에서 약하게 공간 변동들이 존재하는 각각의 위치에서 전극상에 적셔지는 것을 보장하기 위해 주어진 본딩 시간 동안 그의 전술한 본드 레벨 또는 높이를 유지하고 그의 최대 온도에서 머무를 것이다.
본딩 시간의 종료시, 본드 헤드(42)는 강제된 공기 대류에 의해 빠르게 냉각될 것이다. 본드 헤드(42)는 냉각 동안 동일한 높이에서 이동하고 머물지 않는다. 본드 패드들(12)과 플립-칩 LED들의 전극들 사이의 땜납 접합부들은 본드 헤드(42)가 180℃ 이하의 온도에 도달할 때까지 이러한 냉각 동안 녹은 땜납이 완전히 굳을 때 형성될 것이다. 땜납 접합부들이 PCB(10)상의 본드 패드들(12)과 플립-칩 LED들 사이에 형성된 후, 본드 헤드(42)는 도 6의 (D)에 도시된 바와 같이 PCB(10)로부터 멀리 이동할 것이다. 이러한 온도에서, 접착제(32)의 접착 강도는 실온에서의 접착 강도보다 작을 것이다. 접착제(32)의 이러한 속성은 LED 분리 프로세스 동안 본드 헤드(42)에 대해 요구되는 업-리프팅 힘을 감소시키는 것을 돕는다. 따라서, 본드 헤드(42)가 PCB(10)로부터 멀리 일시적인 캐리어(30)를 들어올릴 때, PCB(10)상의 플립-칩 LED들은 일시적인 캐리어(30)의 접착제(32)로부터 분리될 것이다.
본딩 주기의 종료시, RGB(또는 단일 컬러) 플립-칩 LED들은 도 6의 (E)에 도시된 바와 같이 PCB상에 단단하게 본딩될 것이고, 후속하는 리플로우 프로세스가 필요치 않다. 본딩된 플립-칩 LED들은 그들이 일시적인 캐리어(30)의 접착제 막(32)으로부터 분리된 후 PCB(10)상에 계속 남아있을 것이다. 비어 있는 일시적인 캐리어(30)는 이후 재활용되고 다음의 분류 프로세스를 위해 사용될 수 있다.
일시적인 캐리어(30)의 평탄화 및 LED들에 가해진 압축이 함께 땜납 접합부들의 형성 동안, 즉, 땜납 리플로우 및 응고 동안 가능한 다이 틸트를 제한하기 때문에, 상기에 기술된 열 압축을 사용하는 플립-칩 LED들의 일조 칩-온-보드 본딩은 모든 본딩된 플립-칩 LED들을 거쳐 무시해도 될 정도의 다이 틸트를 갖는 PCB(10)상의 본딩된 플립-칩 LED들을 초래한다. 이는 디스플레이/조명 패널들의 어셈블리들에 대한 대안적인 본딩 프로세스를 통해 본 발명의 바람직한 실시예에 따른 방식의 주요 이점들 중 하나이다.
도 7은 본 발명의 바람직한 실시예에 따라 일조 칩-온-보드 본딩 프로세스 동안 프로세스 흐름을 요약하는 플로차트(60)이다. 프로세스는 주로 플립-칩 LED 매트릭스의 일조 칩-온-보드 본딩을 가능하게 하기 위해 네 개의 주요 처리 단계들로 구성된다.
땜납 캡들(26)은 먼저 PCB(10)의 본드 패드들(12)상에 형성된다(단계(62)). 개별적으로, 플립-칩 LED들은 매트릭스 배열에서 일시적인 캐리어(30)상에 적층되는 접착제(32)상에 분류 및 배치된다(단계(64)). 일시적인 캐리어(30)에 의해 유지된 플립-칩 LED 매트릭스는 이후 플립-칩 LED들의 전극들 아래에 플럭스를 형성하기 위해 플럭스 풀(46)에 담궈진다(단계(66)). 최종적으로, 일조 열 압축 본딩은 PCB(10)상의 본드 패드들(12)상에 대응하는 위치들상에 플립-칩 LED 매트릭스를 본딩시키기 위해 사용된다(단계(68)).
일시적인 캐리어(30)의 크기보다 큰 상당한 크기의 PCB(10)상에 플립-칩 LED들의 본딩을 완료하기 위하여, 다른 플립-칩 LED 매트릭스를 플럭스 풀(46)로 담그는 전술된 프로세스 단계(66) 및 다른 플립-칩 LED 매트릭스의 일조 열 압축 본딩의 프로세스 단계(68)의 반복은 다른 위치에 PCB(10)의 다른 본드 패드들(12)상에 수행될 수 있다. 이와 같이, PCB(10)는 PCB(10)의 다른 부분들상에 후속하는 본딩하는 플립-칩 LED들에 대한 본딩 주기 후에 다른 위치에 인덱싱될 수 있다.
본 발명의 바람직한 실시예가 동일한 시간에 수행될 매트릭스 형성에서 정렬되는 동일하거나 상이한 컬러들 중 하나의 플립-칩 LED들의 수천개의 단위들까지의 일조 칩-온-보드 본딩을 허용한다는 것이 이해되어야 한다. 그렇게 하는 것은 플립-칩 LED들이 개별적으로 본딩되는 종래의 방식들에 비교하여 본딩 처리량을 크게 증가시킨다. 이와 같이, 시간당 200,000 단위 이상의 처리량이 실현될 수 있다.
유사하거나 상이한 컬러들의 수천개의 플립-칩 LED들의 일조 칩-온-보드 본딩이 동일한 시간에 수행되지만, 그럼에도 불구하고 본딩 정확도는 본딩되는 각각의 플립-칩 LED에 대해 +/-25 미크론 이내로 제어가능하다. 더욱이, 본딩 후 다이 틸트는 상기에 기술된 열 압축 본딩 기술을 사용하여 3도 이내로 제어가능하다.
다른 이점은 10미크론까지의 두께 변동을 갖는 플립-칩 LED들이 동일한 매트릭스에 배열되고 동일한 시간에 본딩될 수 있다는 것이다. 주석-기반 땜납 또는 납이 없는 땜납이 PCB(10)의 본드 패드들(12)과 플립-칩 LED들 사이에 상호 접속부들에 대해 땜납 접합부들의 형성을 위해 사용되기 때문에, 실패한 접합부들은 심지어 개별적인 플립-칩 LED들에 관하여 실패가 발생하는 경우조차 고쳐 쓸 수 있다. 이와 같이, 본 발명의 바람직한 실시예는 고밀도 단색 또는 다색 디스플레이들 또는 조명 패널들에 대한 플립-칩 LED 어셈블리의 비교적 저비용 솔루션을 달성한다.
여기에 기술된 본 발명은 구체적으로 기술된 것들과 다른 변동들, 변경들, 및/또는 추가들이 가능하고, 본 발명이 상기 기술의 정신 및 범위 내에 있는 모든 그러한 변동들, 변경들 및/또는 추가들을 포함한다는 것이 이해될 것이다.

Claims (20)

  1. 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법에 있어서:
    복수의 본드 패드들을 포함하는 상기 기판의 본드 패드들상에 도전성 재료를 매트릭스 배열로 형성하는 단계;
    픽 헤드(pick head)로, 상기 매트릭스 배열에서 일시적인 캐리어상에 복수의 발광 소자들을 선택하고 배치하는 단계;
    상기 복수의 발광 소자들을 포함하는 상기 일시적인 캐리어를 본드 헤드로 유지하는 단계로서, 상기 본드 헤드는 상기 일시적인 캐리어로부터 분리되어 있는, 상기 일시적인 캐리어를 본드 헤드로 유지하는 단계;
    상기 복수의 발광 소자들상의 전극들과 상기 기판상의 상기 도전성 재료 사이에 접촉을 확립하기 위해 상기 본드 헤드로 상기 일시적인 캐리어를 이동시키는 단계; 및
    이후, 상기 발광 소자들과 상기 기판 사이에 도전성 접합부들을 형성하기 위해 상기 도전성 재료에 대해 상기 본드 헤드로 압축력을 가하면서 상기 발광 소자들에 열을 가하는 단계를 포함하는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  2. 제 1 항에 있어서,
    상기 도전성 재료는 땜납을 포함하는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  3. 제 2 항에 있어서,
    상기 본드 패드상에 땜납을 형성하는 단계는 땜납 페이스트 프린터(solder paste printer)를 사용하여 상기 본드 패드들상에 상기 땜납을 프린팅하는 단계를 포함하는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  4. 제 2 항에 있어서,
    상기 기판상의 상기 도전성 재료와 상기 복수의 발광 소자들상의 전극들 사이에 접촉을 확립하기 전에 상기 기판의 상기 본드 패드들상에 땜납 캡들을 형성하기 위해 상기 땜납을 리플로윙(reflowing)하는 단계를 더 포함하는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  5. 제 4 항에 있어서,
    상기 도전성 접합부들을 형성하는 단계는 상기 복수의 발광 소자들상의 상기 전극들과 상기 땜납 캡들 사이에 땜납 접합부들의 형성을 포함하는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  6. 제 4 항에 있어서,
    상기 땜납 캡들은 15-35 미크론의 두께를 갖는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  7. 제 1 항에 있어서,
    상기 일시적인 캐리어는 상기 발광 소자들이 상기 일시적인 캐리어상에 실장된 발광 소자들의 위치들을 고정시키기 위해 실장되는 접착제의 층을 포함하는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  8. 제 7 항에 있어서,
    상기 접착제의 접착 강도는 상승된 온도에서 감소되도록 구성되어, 상기 발광 소자들은 상기 발광 소자들이 상기 기판상에 본딩된 후 상기 접착제로부터 분리할 수 있는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  9. 제 7 항에 있어서,
    상기 접착제는 폴리이미드 기저막상에 포함된 실리콘 접착제 또는 실리콘 접착층을 포함하는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  10. 제 1 항에 있어서,
    상기 도전성 재료는 주석 또는 주석 기반 땜납을 포함하고, 상기 본드 패드들상의 상기 도전성 재료는 상기 본드 패드들상에 주석을 전기 도금함으로써 또는 무전해 주석 도금에 의해 형성되는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  11. 제 1 항에 있어서,
    상기 발광 소자들은 각각 디스플레이 패널로의 포함을 위해 적색, 녹색, 또는 청색광을 각각 방출하도록 작동 가능한, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  12. 제 11 항에 있어서,
    상기 발광 소자들을 선택하고 배치하는 단계는 다른 발광 소자에 관하여 특정한 위치에 상기 일시적인 캐리어상에 분류된 발광 소자를 배치하기 전에, 적색광, 녹색광, 또는 청색광을 각각 방출하도록 작동 가능한 상기 발광 소자들을 분류하는 단계를 더 포함하는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  13. 제 1 항에 있어서,
    상기 기판을 상기 일시적인 캐리어에 관하여 정렬하기 위해 상기 기판상에 및 상기 일시적인 캐리어상에 기표들(fiducial marks)을 포함하는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  14. 제 13 항에 있어서,
    상기 발광 소자들의 상기 전극들과 상기 기판상에 상기 도전성 재료 사이에 접촉을 확립하기 전에 상기 일시적인 캐리어에 관하여 상기 기판을 정렬하기 위해, 비전 정렬 카메라(vision alignment camera)에 의해 상기 각각의 기표들의 시각적 정렬의 단계를 더 포함하는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  15. 제 1 항에 있어서,
    상기 발광 소자들의 상기 전극들을 플럭스로 동시에 적시기 위해 상기 발광 소자들의 상기 전극들을 플럭스 풀(flux pool)에 담그는 단계를 더 포함하는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  16. 제 15 항에 있어서,
    상기 플럭스는 땜납 리플로우 후에 최소 잔여물을 남기는 고품질 노-클린 플럭스(high-quality no-clean flux)이거나, 상기 발광 소자들을 물로 씻음으로써 제거 가능하도록 수용성인, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  17. 제 1 항에 있어서,
    모든 도전성 재료가 상기 발광 소자상의 대응하는 전극들에 접촉할 것을 보장하기 위해 상기 도전성 재료에 대해 충분한 압축력을 가하는 것을 포함하는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  18. 제 17 항에 있어서,
    상기 본드 헤드는, 상기 도전성 재료가 모든 상기 발광 소자들의 전극들상에 적셔질 때까지, 및 도전성 접합부들의 형성을 위해 냉각하는 동안, 상기 도전성 재료에 대해 상기 압축력을 가하면서 동일한 높이로 유지되는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  19. 제 1 항에 있어서,
    상기 본드 헤드는 열적 압축 본더(thermal compression bonder)에 포함되고 펄스형 가열 소자를 포함하는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
  20. 제 1 항에 있어서,
    다른 복수의 발광 소자들의 전극들과 상기 기판의 다른 본드 패드들상의 도전성 재료 사이에 접촉을 확립하는 단계, 및 상기 기판의 다른 부분상에 일시적인 캐리어상에 실장된 상기 다른 복수의 발광 소자들을 본딩시키기 위해, 그 사이에 도전성 접합부들을 형성하는 단계를 더 포함하는, 기판상에 발광 소자들의 매트릭스를 본딩시키는 방법.
KR1020180111914A 2017-09-20 2018-09-19 발광 소자들의 매트릭스를 어셈블리하기 위한 일조 본딩 프로세스 KR102149655B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/710,019 US10186549B1 (en) 2017-09-20 2017-09-20 Gang bonding process for assembling a matrix of light-emitting elements
US15/710,019 2017-09-20

Publications (2)

Publication Number Publication Date
KR20190033023A KR20190033023A (ko) 2019-03-28
KR102149655B1 true KR102149655B1 (ko) 2020-08-31

Family

ID=65011555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180111914A KR102149655B1 (ko) 2017-09-20 2018-09-19 발광 소자들의 매트릭스를 어셈블리하기 위한 일조 본딩 프로세스

Country Status (5)

Country Link
US (1) US10186549B1 (ko)
JP (1) JP6691184B2 (ko)
KR (1) KR102149655B1 (ko)
CN (1) CN109599409B (ko)
TW (1) TWI693648B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978530B2 (en) * 2016-11-25 2021-04-13 Vuereal Inc. Integration of microdevices into system substrate
CN115951521A (zh) * 2018-04-19 2023-04-11 群创光电股份有限公司 发光模块及显示设备
CN114093857A (zh) * 2018-05-25 2022-02-25 群创光电股份有限公司 电子装置及其制造方法
US10964867B2 (en) * 2018-10-08 2021-03-30 Facebook Technologies, Llc Using underfill or flux to promote placing and parallel bonding of light emitting diodes
KR20200095090A (ko) * 2019-01-31 2020-08-10 삼성전자주식회사 표시 장치 및 표시 장치의 제조 방법
US10861819B1 (en) * 2019-07-05 2020-12-08 Asm Technology Singapore Pte Ltd High-precision bond head positioning method and apparatus
CN110429051B (zh) * 2019-08-12 2022-03-15 深圳市思坦科技有限公司 芯片转移方法
CN112713167B (zh) * 2019-10-25 2023-05-19 成都辰显光电有限公司 一种显示面板及显示面板的制备方法
CN111258315A (zh) * 2020-01-20 2020-06-09 华南理工大学 一种提高led涂覆机工作效率和路径优化的方法
CN111628063A (zh) * 2020-03-04 2020-09-04 深圳雷曼光电科技股份有限公司 一种Micro-LED的固晶方法
JP2022000676A (ja) * 2020-06-19 2022-01-04 株式会社ジャパンディスプレイ 表示装置の製造方法
US11276614B2 (en) * 2020-07-31 2022-03-15 Asm Technology Singapore Pte Ltd Testing of LED devices during pick and place operations
JP7491769B2 (ja) 2020-08-04 2024-05-28 株式会社ジャパンディスプレイ 回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法
JP2022038213A (ja) 2020-08-26 2022-03-10 日東電工株式会社 部材加工方法
US11949053B2 (en) * 2020-12-14 2024-04-02 Lumileds Llc Stencil printing flux for attaching light emitting diodes
CN113224218B (zh) * 2020-12-30 2023-01-20 湖北长江新型显示产业创新中心有限公司 一种显示面板及制作方法、显示装置
CN114122225A (zh) * 2021-11-09 2022-03-01 Tcl华星光电技术有限公司 一种Micro LED显示面板的制备方法
WO2023139685A1 (ja) * 2022-01-19 2023-07-27 株式会社新川 電子部品実装装置及び電子部品実装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014036060A (ja) * 2012-08-07 2014-02-24 Sharp Corp 半導体装置の製造方法及び半導体装置の製造装置
US20170084570A1 (en) * 2014-06-20 2017-03-23 Agency For Science, Technology And Research A method for bonding a chip to a wafer
WO2017066921A1 (en) * 2015-10-20 2017-04-27 Goertek.Inc Transferring method, manufacturing method, device and electronic apparatus of micro-led
JP2017135397A (ja) * 2011-03-30 2017-08-03 ボンドテック株式会社 電子部品実装方法および電子部品実装システム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005008726A2 (en) * 2003-07-09 2005-01-27 Newport Corporation Flip chip device assembly machine
JP5390832B2 (ja) * 2008-11-04 2014-01-15 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
US8381966B2 (en) * 2011-02-28 2013-02-26 International Business Machines Corporation Flip chip assembly method employing post-contact differential heating
JP6044885B2 (ja) * 2012-08-08 2016-12-14 パナソニックＩｐマネジメント株式会社 実装方法
JP2014130889A (ja) * 2012-12-28 2014-07-10 Oki Data Corp 半導体装置及びその製造方法
TWI594661B (zh) * 2013-04-19 2017-08-01 隆達電子股份有限公司 發光二極體顯示器及其製造方法
DE102014201635B3 (de) * 2014-01-30 2015-05-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Anordnung von elektronischen Bauelementen und elektronische Schaltanordnung
JP6446951B2 (ja) * 2014-09-26 2019-01-09 日亜化学工業株式会社 素子の実装方法及び発光装置の製造方法
DE102015108545A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN106057723A (zh) * 2016-08-16 2016-10-26 厦门市三安光电科技有限公司 微元件的转移方法、装置及电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135397A (ja) * 2011-03-30 2017-08-03 ボンドテック株式会社 電子部品実装方法および電子部品実装システム
JP2014036060A (ja) * 2012-08-07 2014-02-24 Sharp Corp 半導体装置の製造方法及び半導体装置の製造装置
US20170084570A1 (en) * 2014-06-20 2017-03-23 Agency For Science, Technology And Research A method for bonding a chip to a wafer
WO2017066921A1 (en) * 2015-10-20 2017-04-27 Goertek.Inc Transferring method, manufacturing method, device and electronic apparatus of micro-led

Also Published As

Publication number Publication date
CN109599409B (zh) 2023-09-26
TWI693648B (zh) 2020-05-11
TW201916199A (zh) 2019-04-16
KR20190033023A (ko) 2019-03-28
JP2019062199A (ja) 2019-04-18
JP6691184B2 (ja) 2020-04-28
CN109599409A (zh) 2019-04-09
US10186549B1 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
KR102149655B1 (ko) 발광 소자들의 매트릭스를 어셈블리하기 위한 일조 본딩 프로세스
US10955123B2 (en) Micro-LED module and method for fabricating the same
EP3823030A1 (en) Micro-led display and method for manufacturing same
TWI385817B (zh) 用於半導體發光裝置封裝的組合方法
US9147812B2 (en) Methods of assembly for a semiconductor light emitting device package
US8012866B2 (en) Method of bonding semiconductor devices utilizing solder balls
US20050110161A1 (en) Method for mounting semiconductor chip and semiconductor chip-mounted board
US9755121B2 (en) Method of detaching sealing member of light emitting device
US11127890B2 (en) Method for assembling a carrier with components, pigment for assembling a carrier with a component and method for producing a pigment
JP6131555B2 (ja) 発光装置の封止部材の取り外し方法および封止部材を取り外すことが可能な発光装置
TW201401397A (zh) 製造電子裝置之方法及電子組件安裝裝置
JP6490223B2 (ja) はんだ箇所におけるボイドの低減方法
US7655997B2 (en) Wafer level electro-optical semiconductor manufacture fabrication mechanism and a method for the same
KR101096071B1 (ko) 실리콘 디바이스를 장착하기 위한 기판 및 그 방법
JP4539284B2 (ja) 発光素子実装構造体および発光素子実装構造体の製造方法
TWI714679B (zh) 用於最佳化熱阻、焊點可靠性，及表面貼裝技術處理良率之發光二極體金屬墊配置
KR20190053333A (ko) 엘이디 칩 실장 방법
CN100347867C (zh) 发光二极管的焊球制造工艺
KR101300573B1 (ko) 반도체 패키지 제조용 칩 이송 장치
CN214203726U (zh) 显示面板以及发光元件平坦接合装置
JP2005158932A (ja) 半導体発光装置およびその製造方法
JP4952527B2 (ja) 半導体装置の製造方法及び半導体装置
US10236267B2 (en) Methods of forming flip chip systems
Dutt et al. Flip chip LED solder assembly
Cheung Gang Bonding Process of Flip-chip Mini-LED for the Assembly of High Pixel Density RGB Display Panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant