JP2022000676A - 表示装置の製造方法 - Google Patents
表示装置の製造方法 Download PDFInfo
- Publication number
- JP2022000676A JP2022000676A JP2020105961A JP2020105961A JP2022000676A JP 2022000676 A JP2022000676 A JP 2022000676A JP 2020105961 A JP2020105961 A JP 2020105961A JP 2020105961 A JP2020105961 A JP 2020105961A JP 2022000676 A JP2022000676 A JP 2022000676A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- led chip
- display device
- connection electrode
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000012790 adhesive layer Substances 0.000 claims abstract description 59
- 239000010410 layer Substances 0.000 claims description 52
- 229910045601 alloy Inorganic materials 0.000 claims description 20
- 239000000956 alloy Substances 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 239000006023 eutectic alloy Substances 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 230000004907 flux Effects 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 238000006116 polymerization reaction Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000003112 inhibitor Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims 6
- 229910052751 metal Inorganic materials 0.000 claims 6
- 239000004065 semiconductor Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000007769 metal material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910018731 Sn—Au Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05611—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/085—Material
- H01L2224/08501—Material at the bonding interface
- H01L2224/08502—Material at the bonding interface comprising an eutectic alloy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/80004—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80009—Pre-treatment of the bonding area
- H01L2224/80024—Applying flux to the bonding area in the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/802—Applying energy for connecting
- H01L2224/8022—Applying energy for connecting with energy being in the form of electromagnetic radiation
- H01L2224/80224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80801—Soldering or alloying
- H01L2224/80805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/8085—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
- H01L2224/80907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1426—Driver
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Led Device Packages (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】簡易な方法により、接合前のLEDチップの位置ずれを防ぎつつ、LEDチップを回路基板に接合すること。【解決手段】表示装置の製造方法は、LEDチップを駆動する駆動回路を含む回路基板を準備し、前記回路基板の上に接続電極を形成し、前記接続電極の上に、粘着層を形成し、前記粘着層の上に、LEDチップの端子電極を接着し、レーザー光の照射により、前記接続電極と前記端子電極とを接合することを含む。前記粘着層は、前記接続電極の上面のみに形成されてもよい。【選択図】図1
Description
本発明の一実施形態は、表示装置の製造方法に関する。特にLED(Light Emitting Diode)チップを実装した表示装置の製造方法に関する。
近年、次世代の表示装置として、各画素に微小なLEDチップを実装したLEDディスプレイの開発が進められている。通常、LEDディスプレイは、画素アレイを構成する回路基板上に、複数のLEDチップを実装した構造を有している。回路基板は、各画素に対応する位置に、LEDを発光させるための駆動回路を有する。これらの駆動回路は、それぞれ各LEDチップと電気的に接続される。
前述の駆動回路とLEDチップとは、接続電極を介して電気的に接続される。具体的には、駆動回路側に設けられた電極パッドとLEDチップ側に設けられた電極パッドとが互いに電気的に接続される。例えば、特許文献1には、LEDチップと回路基板とを接着層を用いて接合する技術が記載されている。この技術では、LEDチップと回路基板とが接着層により接着されている。そのため、LEDチップ側の電極パッドには、導電性の突起部が設けられている。この突起部が、接着層を貫通して回路基板側の電極パッドに接触することにより、LEDチップ側の電極パッドと回路基板側の電極パッドとが電気的に接続される。
特許文献1に記載された技術は、接着層が回路基板の全面に設けられているため、回路を構成する半導体素子が有機物等に含まれるアルカリ成分により汚染され、動作不良を起こすおそれがある。また、LEDチップ側の電極パッドに対し、立体的な突起部を形成するという複雑な加工技術が必要となる。
本発明の課題の一つは、簡易な方法により、接合前のLEDチップの位置ずれを防ぎつつ、LEDチップを回路基板に接合することにある。
本発明の一実施形態における表示装置の製造方法は、LEDチップを駆動する駆動回路を含む回路基板を準備し、前記回路基板の上に接続電極を形成し、前記接続電極の上に、粘着層を形成し、前記粘着層の上に、LEDチップの端子電極を接着し、レーザー光の照射により、前記接続電極と前記端子電極とを接合することを含む。
本発明の一実施形態における表示装置は、LEDチップを駆動する駆動回路を含む回路基板と、前記回路基板の上に配置された接続電極と、前記接続電極に対して接合された端子電極を含むLEDチップと、を含み、前記接続電極と前記端子電極とを接合する合金層または当該合金層の周囲には、前記接続電極および前記端子電極よりも高い濃度で炭素が存在する。
以下、本発明の実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができる。本発明は、以下に例示する実施形態の記載内容に限定して解釈されるものではない。図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかしながら、図面は、あくまで一例であって、本発明の解釈を限定するものではない。
本発明の実施形態を説明する際、回路基板からLEDチップに向かう方向を「上」とし、その逆の方向を「下」とする。ただし、「上に」または「下に」という表現は、単に、各要素の上限関係を説明しているにすぎない。例えば、回路基板の上にLEDチップが配置されるという表現は、回路基板とLEDチップとの間に他の部材が介在する場合も含む。さらに、「上に」または「下に」という表現は、平面視において各要素が重畳する場合だけでなく、重畳しない場合をも含む。
本発明の実施形態を説明する際、既に説明した要素と同様の機能を備えた要素については、同一の符号または同一の符号にアルファベット等の記号を付して、説明を省略することがある。また、ある要素について、RGBの各色に区別して説明する必要がある場合は、その要素を示す符号の後に、R、GまたはBの記号を付して区別する。ただし、その要素について、RGBの各色に区別して説明する必要がない場合は、その要素を示す符号のみを用いて説明する。
[表示装置の製造方法]
図1は、本発明の一実施形態における表示装置100の製造方法を示すフローチャート図である。図2〜図7は、本発明の一実施形態における表示装置100の製造方法を示す断面図である。以下、図1を用いて表示装置100の製造方法について説明する。その際、必要に応じて、図2〜図7を用いて各製造プロセスにおける断面構造について説明する。
図1は、本発明の一実施形態における表示装置100の製造方法を示すフローチャート図である。図2〜図7は、本発明の一実施形態における表示装置100の製造方法を示す断面図である。以下、図1を用いて表示装置100の製造方法について説明する。その際、必要に応じて、図2〜図7を用いて各製造プロセスにおける断面構造について説明する。
まず、ステップS11において、LEDチップを駆動する駆動回路を含む回路基板101を準備する(ステップS11)。回路基板101は、いわゆるアクティブマトリクス基板である。すなわち、回路基板101は、複数の画素に相当する区画を有し、各画素に対応して、複数の薄膜トランジスタ(TFT)を含む。LEDチップを駆動する駆動回路は、複数の回路要素を含む。各回路要素は、各画素に対応して形成される。回路基板101の詳細な構造については、後述する。
本実施形態では、ガラス基板または樹脂基板等の上に薄膜トランジスタで構成される駆動回路を形成することにより、回路基板101を準備する。ただし、この例に限らず、既存の回路基板101を第三者から取得することにより、回路基板101を準備することも可能である。また、本実施形態では、例えばフリップチップ型のLEDチップ201(図11参照)を実装する回路基板101について説明する。ただし、LEDチップ201は、回路基板101に対向する面に2つの電極を有するフリップチップ型の例に限られない。例えばLEDチップ201は、回路基板101に近い側にアノード(もしくはカソード)を有し、回路基板101から遠い側にカソード(もしくはアノード)を有する構造であってもよい。すなわち、LEDチップ201は、アノード電極とカソード電極との発光層を挟んだ構造を有するフェイスアップ型のLEDチップであってもよい。
次に、ステップS12において、図2に示すように、回路基板101の上に、接続電極102を形成する。本実施形態では、例えばフリップチップ型のLEDチップ201を9つの接続電極102の上に実装する例を示す。図2では、説明の便宜上、各画素に1つの接続電極102が配置された例を示しているが、実際には、各画素に少なくとも2つの接続電極102が形成される。LEDチップは、N型半導体に接続される端子電極およびP型半導体に接続される端子電極を有する。そのため、各画素に1つのLEDチップを配置する場合、各画素には、少なくとも2つの接続電極102が必要となる。ただし、LEDチップ201として、上述のフェイスアップ型のLEDチップを用いた場合には、回路基板101上に、各画素に対して1つの接続電極102が形成されていればよい。
接続電極102は、例えば、導電性を有する金属材料で構成される。本実施形態では、金属材料として、錫(Sn)を用いる。ただし、この例に限らず、後述するLEDチップ側の端子電極との間で共晶合金を形成し得る他の金属材料を用いることができる。接続電極102の厚さは、0.2μm以上5μm以下(好ましくは、1μm以上3μm以下)の範囲内で決めればよい。
接続電極102を形成した後、ステップS13において、図3に示すように、接続電極102の上に粘着層103を形成する。粘着層103は、粘着性を有する材料で構成される層である。「粘着性を有する」とは、物質の接着および剥離が容易である特性を有することを意味する。すなわち、粘着層103に対して他の物質を接触させた場合、弱い力が加わっても他の物質を粘着層103の上に固定しておくことができる。しかしながら、さらに大きな力が加わると、他の物質を容易に粘着層103から剥離することができる。
本実施形態では、粘着層103として、フラックスを含む樹脂の塗布により形成された層を用いる。粘着層103としてフラックスを含む樹脂を利用する場合、フラックス成分が接続電極102の表面に形成された酸化膜を除去する作用を奏する。そのため、接続電極102の表面を活性化させることが可能であり、後述する端子電極202との安定した接合を得ることができる。ただし、この例に限らず、例えば、重合禁止剤を含む樹脂層を用いることも可能である。樹脂材料に重合禁止剤を混合すると、樹脂を硬化させた場合に、重合が不十分になる。重合が不十分な樹脂層は、表面に粘着性を有するため、本実施形態の粘着層103として利用することができる。
粘着層103の厚さは、例えば、5μm以下(好ましくは、1μm以上3μm以下)の範囲内で決めればよい。後述するように、粘着層103は、LEDチップを仮止めするための層であり、レーザー光の照射により消失する。したがって、レーザー照射後に残る粘着層103の成分を減らすためには、5μmを超えないようにすることが望ましい。
本実施形態において、粘着層103は、接続電極102の上面のみに形成される。すなわち、粘着層103は、回路基板101には接していない。粘着層103を回路基板101上に配置しないことにより、粘着層103の成分が回路基板101に形成された薄膜トランジスタ等の半導体素子に対して悪影響を及ぼさないようにすることができる。粘着層103の形成方法としては、マスク印刷法、インクジェット法など、選択的に粘着層103を形成可能な方法を用いることが好ましい。ただし、この例に限らず、スピンコート法、スリット塗布法など、全面にフラックスなどの粘着性を有する材料を塗布し、その後、リソグラフィにより接続電極102の上面のみに粘着層103を形成してもよい。
次に、ステップS14において、図4に示すように、回路基板101に対して赤色光を発するLEDチップ201Rを実装する。具体的には、まず、LEDチップ201Rの端子電極202Rを粘着層103の上に接着する。これにより、接続電極102の上にLEDチップ201Rを仮止めすることができる。なお、本実施形態では、説明を簡略にするため、接続電極102および端子電極202Rを1つずつしか図示していないが、実際には、1つのLEDチップ201Rに対して、2つの接続電極102および端子電極202Rが設けられている。ただし、LEDチップ201として、上述のフェイスアップ型のLEDチップを用いた場合、LEDチップ201の端子電極の位置によっては、各画素に対して1つの接続電極102が設けられた構造であってもよい。
表示装置が高精細になるほど、回路基板101に設けられる画素数は増え、各画素のサイズは小さくなる。各画素のサイズが小さくなると、各画素に配置するLEDチップ201のサイズも微小になるため、LEDチップ201の搬送方法も難しくなる。したがって、粘着層103を用いずに、接続電極102の上に直接的にLEDチップ201を載せた場合、わずかな振動でLEDチップ201が接続電極102から落下してしまうおそれがある。
本実施形態では、そのような不具合を解消するために、接続電極102の上に粘着層103を設けている。すなわち、図4に示す例では、LEDチップ201Rの端子電極202Rを粘着層103に接着することにより、振動によるLEDチップ201Rの落下を防ぐことができる。この場合、強固に接着する必要はなく、仮止めが可能な程度の接着力を確保できればよい。したがって、LEDチップ201Rを粘着層103に接着した後、LEDチップ201Rを交換する必要が生じたとしても、容易にLEDチップ201Rを剥離することができる。
LEDチップ201Rの接着が完了したら、ステップS15において、図5に示すように、レーザー光106の照射により、接続電極102と端子電極202Rとを接合する。このプロセスは、レーザー光106の照射により、接続電極102と端子電極202Rとを溶融接合させるプロセスである。
レーザー光106としては、LEDチップ201Rに吸収されずに、接続電極102または端子電極202Rで吸収されるレーザー光を選定する。本実施形態では、例えば、レーザー光106として、赤外光または近赤外光を用いることができる。レーザー光106の光源として、YAGレーザーまたはYVO4レーザーなどの固体レーザーを用いてもよい。ただし、レーザー光106は、LEDチップ201Rを構成する半導体材料に応じて、適切な波長のレーザー光を選択することが可能である。
レーザー光106の照射により、粘着層103は消失する。代わりに、接続電極102と端子電極202Rとの間に共晶合金で構成される合金層107が形成される。前述のとおり、本実施形態において、接続電極102は、錫(Sn)で構成される。他方、端子電極202Rは、金(Au)で構成される。すなわち、本実施形態では、合金層107として、Sn−Au共晶合金で構成された層が形成される。ただし、接続電極102および端子電極202Rとしては、互いに共晶合金を形成し得る材料であれば、他の金属材料を用いてもよい。例えば、接続電極102及び端子電極202Rが、共に錫(Sn)で構成されていてもよい。
なお、レーザー光106の照射により、粘着層103が消失し、接続電極102の一部と端子電極202Rの一部とが溶融して共晶合金を形成する。粘着層103の成分は、炭素原子として共晶合金の中に分散する。すなわち、接続電極102と端子電極202Rとの接合部である合金層107の内部、合金層107の周囲、または、接続電極102の周囲には、接続電極102および端子電極202Rよりも高い濃度で炭素が存在する場合がある。
例えば、接続電極102の面積が、LEDチップ201Rの端子電極202Rの面積よりも大きい場合、平面視において合金層107が形成された周囲の領域は、接続電極102の表面が露出している場合がある。その場合、露出した接続電極102の表面には、粘着層103の消失によって生じた炭素が端子電極202Rよりも高い濃度で存在する。また、露出した接続電極102の表面の炭素濃度は、接続電極102の裏面(回路基板101側の面)における炭素濃度よりも高い。さらに、レーザー光106を照射した際に粘着層103が完全には消失せず、合金層107の周囲、例えば上述の露出した接続電極102の表面に、粘着層103が残存する場合もある。
以上のように、接続電極102と端子電極202Rとの間に共晶合金で構成された合金層107が形成されることにより、接続電極102と端子電極202Rとが合金層107を介して接合される。その結果、接続電極102に対して、強固にLEDチップ201Rを実装することができる。
図4および図5のプロセスにより赤色光を発するLEDチップ201Rを実装したら、次に、図6に示すように、回路基板101に対して緑色光を発するLEDチップ201Gを実装する。LEDチップ201Gの実装においても、既に説明したとおり、粘着層103の上に端子電極202Gを接着させた状態でレーザー光106を照射する。これにより、接続電極102と端子電極202Gとが合金層107を介して強固に接合される。
最後に、図7に示すように、回路基板101に対して青色光を発するLEDチップ201Bを実装する。LEDチップ201Bの実装においても、既に説明したとおり、粘着層103の上に端子電極202Bを接着させた状態でレーザー光106を照射する。これにより、接続電極102と端子電極202Bとが合金層107を介して強固に接合される。
なお、本実施形態では、LEDチップ201R、LEDチップ201GおよびLEDチップ201Rの順に、回路基板101上に実装する例を示した。しかしながら、この例に限られず、実装の順番は、必要に応じて適宜決定すればよい。
以上説明したとおり、本実施形態の製造方法は、回路基板101側の接続電極102とLEDチップ201側の端子電極202とをレーザー光106の照射による溶融接合を用いて接続する。このとき、接続電極102の上に、予め粘着層103を形成しておき、LEDチップ201を接続電極102の上に剥離可能に接着する。つまり、レーザー光106を照射するまでの間、LEDチップ201を接続電極102の上に固定した状態を維持することができる。
本実施形態によれば、レーザー光106を照射するまでの間、LEDチップ201を固定することができるため、LEDチップ201の位置ずれを防ぐことができる。また、前述のように、粘着層103としてフラックスを含む樹脂を用いた場合、接続電極102の表面の酸化を防ぐことができるため、接続電極102に端子電極202を接合する際の接合不良の低減することができる。
さらに、本実施形態では、接続電極102の上面のみに粘着層103を設けるため、回路基板101上に粘着層103の成分(例えばアルカリ成分)が残ることはなく、粘着層103の成分による不具合を防止することができる。これに加え、接続電極102の上面のみに設けた場合、粘着層103が表示装置100の透光性能に影響しないため、透明ディスプレイを実現することも可能である。
以上のとおり、本実施形態の製造方法によれば、簡易な方法により、LEDチップの位置ずれを防ぎつつ、LEDチップを回路基板に接合することができる。
[表示装置の構成]
図8〜図11を用いて、本発明の一実施形態における表示装置100の構成について説明する。
図8〜図11を用いて、本発明の一実施形態における表示装置100の構成について説明する。
図8は、本発明の一実施形態における表示装置100の概略の構成を示す平面図である。図8に示すように、表示装置100は、回路基板101、フレキシブルプリント回路基板160(FPC160)、及びICチップ170を有する。表示装置100は表示領域112、周辺領域114、及び端子領域116に区分される。
表示領域112は、LEDチップ201を含む複数の画素110が行方向(D1方向)および列方向(D2方向)に配置された領域である。具体的には、本実施形態では、LEDチップ201Rを含む画素110R、LEDチップ201Gを含む画素110G、およびLEDチップ201Bを含む画素110Bが配置される。表示領域112は、映像信号に応じた画像を表示する領域として機能する。
周辺領域114は、表示領域112の周囲の領域である。周辺領域114には、各画素110に設けられた画素回路(図9に示す画素回路120)を制御するためのドライバ回路(図9に示すデータドライバ回路130およびゲートドライバ回路140)が設けられた領域である。
端子領域116は、前述のドライバ回路に接続された複数の配線が集約された領域である。フレキシブルプリント回路基板160は、端子領域116において複数の配線に電気的に接続される。外部装置(図示せず)から出力された映像信号(データ信号)または制御信号は、フレキシブルプリント回路基板160に設けられた配線(図示せず)を介して、ICチップ170に入力される。ICチップ170は、映像信号に対して各種の信号処理を行ったり表示制御に必要な制御信号を生成したりする。ICチップ170から出力された映像信号および制御信号は、フレキシブルプリント回路基板160を介して、表示装置100に入力される。
[表示装置100の回路構成]
図9は、本発明の一実施形態に係る表示装置100の回路構成を示すブロック図である。図9に示すように、表示領域112には、各画素110に対応して、画素回路120が設けられている。本実施形態では、画素110R、画素110Gおよび画素110Bに対応して、それぞれ画素回路120R、画素回路120Gおよび画素回路120Bが設けられている。すなわち、表示領域112には、複数の画素回路120が、行方向(D1方向)および列方向(D2方向)に配置されている。
図9は、本発明の一実施形態に係る表示装置100の回路構成を示すブロック図である。図9に示すように、表示領域112には、各画素110に対応して、画素回路120が設けられている。本実施形態では、画素110R、画素110Gおよび画素110Bに対応して、それぞれ画素回路120R、画素回路120Gおよび画素回路120Bが設けられている。すなわち、表示領域112には、複数の画素回路120が、行方向(D1方向)および列方向(D2方向)に配置されている。
図10は、本発明の一実施形態に係る表示装置100の画素回路120の構成を示す回路図である。画素回路120は、データ線121、ゲート線122、アノード電源線123およびカソード電源線124に囲まれた領域に配置される。本実施形態の画素回路120は、選択トランジスタ126、駆動トランジスタ127、保持容量128およびLED129を含む。LED129は、図8に示したLEDチップ201に対応する。画素回路120のうち、LED129以外の回路要素は、回路基板101に設けられている。すなわち、個々の画素回路120は、LEDチップ201を駆動する駆動回路における複数の回路要素に相当する。つまり、回路基板101に対してLEDチップ201を実装した状態で画素回路120が完成する。
図10に示すように、選択トランジスタ126のソース電極、ゲート電極およびドレイン電極は、それぞれデータ線121、ゲート線122および駆動トランジスタ127のゲート電極に接続される。駆動トランジスタ127のソース電極、ゲート電極およびドレイン電極は、それぞれアノード電源線123、選択トランジスタ126のドレイン電極およびLED129に接続される。駆動トランジスタ127のゲート電極とドレイン電極との間には保持容量128が接続される。すなわち、保持容量128は、選択トランジスタ126のドレイン電極に接続される。LED129は、アノードおよびカソードが、それぞれ駆動トランジスタ127のドレイン電極およびカソード電源線124に接続される。
データ線121には、LED129の発光強度を決める階調信号が供給される。ゲート線122には、階調信号を書き込む選択トランジスタ126を選択するためのゲート信号が供給される。選択トランジスタ126がON状態になると、階調信号が保持容量128に蓄積される。その後、駆動トランジスタ127がON状態になると、階調信号に応じた駆動電流が駆動トランジスタ127を流れる。駆動トランジスタ127から出力された駆動電流がLED129に入力されると、LED129が階調信号に応じた発光強度で発光する。
再び図9を参照すると、表示領域112に対して列方向(D2方向)に隣接する位置には、データドライバ回路130が配置される。また、表示領域112に対して行方向(D1方向)に隣接する位置には、ゲートドライバ回路140が配置される。本実施形態では、表示領域112を両側に、2つのゲートドライバ回路140を設けているが、いずれか一方のみであってもよい。
データドライバ回路130及びゲートドライバ回路140は、いずれも周辺領域114に配置されている。ただし、データドライバ回路130を配置する領域は周辺領域114に限られない。例えば、データドライバ回路130は、フレキシブルプリント回路基板160に配置されていてもよい。
図10に示したデータ線121は、データドライバ回路130からD2方向に延在し、各画素回路120における選択トランジスタ126のソース電極に接続される。ゲート線122は、ゲートドライバ回路140からD1方向に延在し、各画素回路120における選択トランジスタ126のゲート電極に接続される。
端子領域116には、端子部150が配置されている。端子部150は、接続配線151を介してデータドライバ回路130と接続される。同様に、端子部150は、接続配線152を介してゲートドライバ回路140と接続される。さらに、端子部150は、フレキシブルプリント回路基板160と接続される。
[表示装置100の断面構造]
図11は、本発明の一実施形態に係る表示装置100の画素110の構成を示す断面図である。図10を用いて説明したとおり、画素110は、絶縁基板11の上に設けられた駆動トランジスタ127を有する。絶縁基板11としては、ガラス基板または樹脂基板の上に絶縁層を設けた基板を用いることができる。
図11は、本発明の一実施形態に係る表示装置100の画素110の構成を示す断面図である。図10を用いて説明したとおり、画素110は、絶縁基板11の上に設けられた駆動トランジスタ127を有する。絶縁基板11としては、ガラス基板または樹脂基板の上に絶縁層を設けた基板を用いることができる。
駆動トランジスタ127は、半導体層12、ゲート絶縁層13およびゲート電極14を含む。半導体層12には、絶縁層15を介してソース電極16およびドレイン電極17が接続される。図示は省略するが、ゲート電極14は、図10に示した選択トランジスタ126のドレイン電極に接続される。
ソース電極16およびドレイン電極17と同一の層には、配線18が設けられている。配線18は、図10に示したアノード電源線123として機能する。そのため、ソース電極16および配線18は、平坦化層19の上に設けられた接続配線20によって電気的に接続される。平坦化層19は、ポリイミド、アクリル等の樹脂材料を用いた透明な樹脂層である。接続配線20は、ITOなどの金属酸化物材料を用いた透明導電層である。ただし、この例に限らず、接続配線20として、その他の金属材料を用いることもできる。
接続配線20の上には、窒化シリコン等で構成された絶縁層21が設けられる。絶縁層21の上には、アノード電極22およびカソード電極23が設けられる。本実施形態において、アノード電極22およびカソード電極23は、ITOなどの金属酸化物材料を用いた透明導電層である。アノード電極22は、平坦化層19および絶縁層21に設けられた開口を介してドレイン電極17に接続される。
アノード電極22およびカソード電極23は、それぞれ平坦化層24を介して実装パッド25aおよび25bに接続される。実装パッド25aおよび25bは、例えば、タンタル、タングステン等の金属材料で構成される。実装パッド25aおよび25bの上には、それぞれ接続電極102aおよび102bが設けられる。接続電極102aおよび102bは、それぞれ図7に示した接続電極102に対応する。すなわち、本実施形態では、接続電極102aおよび102bとして、錫(Sn)で構成される電極を配置する。
接続電極102aおよび102bには、それぞれLEDチップ201の端子電極202aおよび202bが接合されている。前述のとおり、本実施形態では、端子電極202aおよび202bは、金(Au)で構成される電極である。図5を用いて説明したとおり、接続電極102aと端子電極202aとの間には、図示しない合金層(図5に示した合金層107)が存在する。また、本実施形態では、接続電極102aと端子電極202aとの接合部である合金層及びその周囲(例えば、合金層の周囲に露出した接続電極102aの表面)には、接続電極102aの内部、接続電極102aの裏面(回路基板101側の面)、および端子電極202aよりも高い濃度で炭素が存在する。また、例えば、実装パッド25a及び25bの表面には、粘着層103が消失せずに残っていてもよい。また、実装パッド25a及び25bの表面には、実装パッド25a及び25bの裏面(平坦化層24側の面)の濃度よりも高い濃度で炭素が存在することもあり得る。
LEDチップ201は、図10に示した回路図において、LED129に相当する。すなわち、LEDチップ201の端子電極202aは、駆動トランジスタ127のドレイン電極17に接続されたアノード電極22に接続される。LEDチップ201の端子電極202bは、カソード電極23に接続される。カソード電極23は、図10に示したカソード電源線124と電気的に接続される。
以上の構造を有する本実施形態の表示装置100は、LEDチップ201がレーザー照射による溶融接合により強固に実装されているため、衝撃等に対する耐性が高いという利点を有する。また、本実施形態では、LEDチップ201を接続電極102aおよび102bの上に仮止めした状態で溶融接合を行うため、LEDチップ201の位置ずれが非常に少ないという利点も有する。
(変形例1)
上述の実施形態では、接続電極102の上面のみに粘着層103を配置する例を示したが、この例に限られるものではない。例えば、平面視において、粘着層103を接続電極102よりも大きく形成し、粘着層103が接続電極102の上面および側面を覆うように形成してもよい。
上述の実施形態では、接続電極102の上面のみに粘着層103を配置する例を示したが、この例に限られるものではない。例えば、平面視において、粘着層103を接続電極102よりも大きく形成し、粘着層103が接続電極102の上面および側面を覆うように形成してもよい。
(変形例2)
上述の実施形態では、レーザー照射による溶融接合を用いて接続電極102と端子電極202とを接合する例を示したが、この例に限られるものではない。例えば、ハンダ等による液相接合を用いて接続電極102と端子電極202とを接合してもよい。その場合において、本実施形態によれば、液相接合の処理を行う間、LEDチップ201を接続電極102の上に仮止めしておくことが可能である。その際、ハンダ等が溶融した際の熱によって粘着層103は消失するため、接続電極102と端子電極202との間の電気的接続を損なうこともない。
上述の実施形態では、レーザー照射による溶融接合を用いて接続電極102と端子電極202とを接合する例を示したが、この例に限られるものではない。例えば、ハンダ等による液相接合を用いて接続電極102と端子電極202とを接合してもよい。その場合において、本実施形態によれば、液相接合の処理を行う間、LEDチップ201を接続電極102の上に仮止めしておくことが可能である。その際、ハンダ等が溶融した際の熱によって粘着層103は消失するため、接続電極102と端子電極202との間の電気的接続を損なうこともない。
本発明の実施形態として上述した各実施形態および変形例は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。各実施形態および変形例を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述した各実施形態および変形例の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
11…絶縁基板、12…半導体層、13…ゲート絶縁層、14…ゲート電極、15…絶縁層、16…ソース電極、17…ドレイン電極、18…配線、19…平坦化層、20…接続配線、21…絶縁層、22…アノード電極、23…カソード電極、24…平坦化層、25…実装パッド、100…表示装置、101…回路基板、102、102a、102b…接続電極、103…粘着層、106…レーザー光、107…合金層、110、110R、110G、110B…画素、112…表示領域、114…周辺領域、116…端子領域、120、120R、120G、120B…画素回路、121…データ線、122…ゲート線、123…アノード電源線、124…カソード電源線、126…選択トランジスタ、127…駆動トランジスタ、128…保持容量、130…データドライバ回路、140…ゲートドライバ回路、150…端子部、151…接続配線、152…接続配線、160…フレキシブルプリント回路基板、170…ICチップ、201、201R、201G、201B…LEDチップ、202、202a、202b、202R、202G、202B…端子電極
Claims (10)
- LEDチップを駆動する駆動回路を含む回路基板を準備し、
前記回路基板の上に、接続電極を形成し、
前記接続電極の上に、粘着層を形成し、
前記粘着層の上に、LEDチップの端子電極を接着し、
レーザー光の照射により、前記接続電極と前記端子電極とを接合することを含む、
表示装置の製造方法。 - 前記粘着層は、前記接続電極の上面のみに形成される、請求項1に記載の表示装置の製造方法。
- 前記粘着層は、フラックスを含む樹脂の塗布により形成された層である、請求項1または2に記載の表示装置の製造方法。
- 前記粘着層は、重合禁止剤を含む樹脂層である、請求項1または2に記載の表示装置の製造方法。
- 前記レーザー光は、近赤外光である、請求項1から4のいずれか一項に記載の表示装置の製造方法。
- 前記レーザー光は、固体レーザーから発する光である、請求項1から4のいずれか一項に記載の表示装置の製造方法。
- LEDチップを駆動する駆動回路を含む回路基板と、
前記回路基板の上に配置された接続電極と、
前記接続電極に対して接合された端子電極を含むLEDチップと、
を含み、
前記接続電極と前記端子電極とを接合する合金層または当該合金層の周囲には、前記接続電極および前記端子電極よりも高い濃度で炭素が存在する、
表示装置。 - 前記合金層は、前記接続電極を構成する第1金属および前記端子電極を構成する第2金属で構成される共晶合金で構成される、請求項7に記載の表示装置。
- 前記第1金属は、錫(Sn)であり、
前記第2金属は、金(Au)である、請求項8に記載の表示装置。 - 前記第1金属及び前記第2金属は、錫(Sn)である、請求項8に記載の表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020105961A JP2022000676A (ja) | 2020-06-19 | 2020-06-19 | 表示装置の製造方法 |
CN202110597966.8A CN113823575A (zh) | 2020-06-19 | 2021-05-31 | 显示装置及其制造方法 |
US17/337,626 US11894335B2 (en) | 2020-06-19 | 2021-06-03 | Display device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020105961A JP2022000676A (ja) | 2020-06-19 | 2020-06-19 | 表示装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022000676A true JP2022000676A (ja) | 2022-01-04 |
Family
ID=78923805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020105961A Pending JP2022000676A (ja) | 2020-06-19 | 2020-06-19 | 表示装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11894335B2 (ja) |
JP (1) | JP2022000676A (ja) |
CN (1) | CN113823575A (ja) |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3285294B2 (ja) * | 1995-08-08 | 2002-05-27 | 太陽誘電株式会社 | 回路モジュールの製造方法 |
KR20010064618A (ko) * | 1999-12-29 | 2001-07-09 | 김용석 | 레이저를 이용한 유리 기판에서의 회로 소자 접합 및 탈착방법 |
JP4034107B2 (ja) * | 2002-04-17 | 2008-01-16 | 株式会社ルネサステクノロジ | 半導体装置 |
KR20060006512A (ko) * | 2004-07-16 | 2006-01-19 | 삼성전자주식회사 | 반도체 칩 패키지 제조방법 |
US7005880B1 (en) * | 2005-04-02 | 2006-02-28 | Agere Systems Inc. | Method of testing electronic wafers having lead-free solder contacts |
JP6119108B2 (ja) * | 2012-04-10 | 2017-04-26 | セイコーエプソン株式会社 | 電子デバイス、電子機器、ベース基板の製造方法および電子デバイスの製造方法 |
WO2017075776A1 (en) * | 2015-11-04 | 2017-05-11 | Goertek. Inc | Transferring method, manufacturing method, device and electronic apparatus of micro-led |
US20170215280A1 (en) * | 2016-01-21 | 2017-07-27 | Vuereal Inc. | Selective transfer of micro devices |
US10222698B2 (en) | 2016-07-28 | 2019-03-05 | X-Celeprint Limited | Chiplets with wicking posts |
FR3065321B1 (fr) * | 2017-04-14 | 2019-06-21 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d'un dispositif d'affichage emissif a led |
US10186549B1 (en) * | 2017-09-20 | 2019-01-22 | Asm Technology Singapore Pte Ltd | Gang bonding process for assembling a matrix of light-emitting elements |
US10998286B1 (en) * | 2018-02-08 | 2021-05-04 | Facebook Technologies, Llc | Laser-induced selective heating for microLED placement and bonding |
US11387212B2 (en) * | 2018-03-14 | 2022-07-12 | Boe Technology Group Co., Ltd. | Method of transferring a plurality of micro light emitting diodes to a target substrate, array substrate and display apparatus thereof |
EP3547368B1 (en) * | 2018-03-29 | 2021-01-13 | InnoLux Corporation | Electronic device |
CN110534540B (zh) * | 2018-05-25 | 2021-12-10 | 群创光电股份有限公司 | 电子装置及其制造方法 |
JP2020004939A (ja) * | 2018-06-25 | 2020-01-09 | 株式会社ブイ・テクノロジー | 基板実装方法及び電子部品実装基板 |
US10964867B2 (en) * | 2018-10-08 | 2021-03-30 | Facebook Technologies, Llc | Using underfill or flux to promote placing and parallel bonding of light emitting diodes |
US11362060B2 (en) * | 2019-01-25 | 2022-06-14 | Epistar Corporation | Method and structure for die bonding using energy beam |
KR20200114077A (ko) * | 2019-03-27 | 2020-10-07 | 삼성전자주식회사 | 마이크로 led 전사 장치 및 이를 이용한 마이크로 led 전사 방법 |
US11255529B1 (en) * | 2019-04-26 | 2022-02-22 | Facebook Technologies, Llc | Bonding corners of light emitting diode chip to substrate using laser |
WO2020242053A1 (en) * | 2019-05-28 | 2020-12-03 | Samsung Electronics Co., Ltd. | Display apparatus, source substrate structure, driving substrate structure, and method of manufacturing display apparatus |
US20220302348A1 (en) * | 2019-12-10 | 2022-09-22 | Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. | Micro LED chip, display panel and method for welding micro LED chip |
TWI759839B (zh) * | 2020-08-31 | 2022-04-01 | 錼創顯示科技股份有限公司 | 微型發光二極體顯示元件與其製造方法 |
US11677060B2 (en) * | 2020-04-13 | 2023-06-13 | Electronics and Teleocmmunications Research Institute | Method for transferring and bonding of devices |
-
2020
- 2020-06-19 JP JP2020105961A patent/JP2022000676A/ja active Pending
-
2021
- 2021-05-31 CN CN202110597966.8A patent/CN113823575A/zh active Pending
- 2021-06-03 US US17/337,626 patent/US11894335B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN113823575A (zh) | 2021-12-21 |
US11894335B2 (en) | 2024-02-06 |
US20210398939A1 (en) | 2021-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6128046B2 (ja) | 実装基板および電子機器 | |
WO2021005902A1 (ja) | Ledモジュール及びledモジュールを含む表示装置 | |
KR102621590B1 (ko) | 유기 발광 표시 장치 | |
CN112563253A (zh) | 膜上芯片封装和包括该膜上芯片封装的显示装置 | |
KR101811341B1 (ko) | 유기 발광 표시 장치 | |
CN114097084A (zh) | 显示装置及其制造方法 | |
CN114122224B (zh) | 显示装置的制造方法 | |
KR20220114967A (ko) | 디스플레이 모듈 및 그 제조 방법 | |
JP2022000676A (ja) | 表示装置の製造方法 | |
CN113851388A (zh) | 显示装置的制造方法 | |
US20220302095A1 (en) | Display device and method for manufacturing the same | |
US20220131061A1 (en) | Led module and display device having led module | |
US20220084991A1 (en) | Display device | |
JP6527194B2 (ja) | 表示装置 | |
KR102502656B1 (ko) | 유기 발광 표시 장치 | |
JPWO2020204512A5 (ja) | ||
WO2023063085A1 (ja) | 表示装置 | |
JP3778276B2 (ja) | 半導体装置の製造方法 | |
TWI825749B (zh) | 顯示裝置之製造方法 | |
TWI836474B (zh) | 顯示裝置 | |
JP2022177487A (ja) | 表示装置の製造方法 | |
JP2023005830A (ja) | 表示装置 | |
KR20220103424A (ko) | 표시 장치 및 그 제조 방법 | |
JP2022083172A (ja) | 発光素子および電子機器 |