JP2023005830A - 表示装置 - Google Patents

Abstract

【課題】ＬＥＤを回路基板に実装した段階での接合品質の非破壊検査が可能な表示装置を提供する。【解決手段】本発明の一実施形態による表示装置は、複数の第１ＬＥＤチップ及び前記複数の第１ＬＥＤチップを各々駆動する複数の駆動回路が設けられた表示領域と、前記表示領域の周囲に位置する非表示領域において、少なくとも１つの第２ＬＥＤチップが設けられたテスト領域と、を有する回路基板を備え、前記テスト領域には、前記第２ＬＥＤチップを駆動する駆動回路が設けられていない。【選択図】図１

Description

本発明の一実施形態は、表示装置に関する。特にＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を実装した表示装置に関する。

近年、次世代の表示装置として、各画素に微小なＬＥＤ（いわゆるマイクロＬＥＤ）を実装したＬＥＤディスプレイの開発が進められている。通常、ＬＥＤディスプレイは、画素アレイを構成する回路基板上に、複数のＬＥＤチップを実装した構造を有している。

複数のＬＥＤチップを基板上に実装する際に、各ＬＥＤと回路基板上に設けられた電極との接続不良が発生することがある。表示装置の信頼性を高めるために、複数のＬＥＤチップを基板上に実装した際に、ＬＥＤと回路基板とに接続不良が生じているか否かを確認することが要求される。

特開２０２０－１８７２３４号公報

本発明の一実施形態は、ＬＥＤを回路基板に実装した段階での接合品質の非破壊検査が可能な表示装置を提供することを目的の一つとする。

本発明の一実施形態によると、複数の第１ＬＥＤチップ及び前記複数の第１ＬＥＤチップを各々駆動する複数の駆動回路が設けられた表示領域と、前記表示領域の周囲に位置する非表示領域において、少なくとも１つの第２ＬＥＤチップが設けられたテスト領域と、を有する回路基板を備え、前記テスト領域には、前記第２ＬＥＤチップを駆動する駆動回路が設けられていない、表示装置が提供される。

本発明の一実施形態係る表示装置の概略の構成を示す平面図である。 本発明の一実施形態に係る表示装置の回路構成を示すブロック図である。 本発明の一実施形態に係る表示装置の画素回路の構成を示す回路図の一例である。 本発明の一実施形態に係る表示装置の画素の構成を示す断面図である。 本発明の一実施形態に係る表示装置の非表示領域に設けられたテスト領域の構成を示す断面図である。 本発明の一実施形態の変形例に係る表示装置の画素の構成を示す断面図である。 本発明の一実施形態の変形例に係る表示装置の非表示領域に設けられたテスト領域の構成の一例を示す断面図である。 本発明の一実施形態の変形例に係る表示装置の非表示領域に設けられたテスト領域の構成の別の一例を示す断面図である。

以下、本発明の実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができる。本発明は、以下に例示する実施形態の記載内容に限定して解釈されるものではない。図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかしながら、図面は、あくまで一例であって、本発明の解釈を限定するものではない。

本発明の実施形態を説明する際、基板からＬＥＤチップに向かう方向を「上」とし、その逆の方向を「下」とする。ただし、「上に」または「下に」という表現は、単に、各要素の上限関係を説明しているにすぎない。例えば、基板の上にＬＥＤチップが配置されるという表現は、基板とＬＥＤチップとの間に他の部材が介在する場合も含む。さらに、「上に」または「下に」という表現は、平面視において各要素が重畳する場合だけでなく、重畳しない場合をも含む。

本発明の実施形態を説明する際、既に説明した要素と同様の機能を備えた要素については、同一の符号または同一の符号にアルファベット等の記号を付して、説明を省略することがある。また、ある要素について、ＲＧＢの各色に区別して説明する必要がある場合は、その要素を示す符号の後に、Ｒ、ＧまたはＢの記号を付して区別する。ただし、その要素について、ＲＧＢの各色に区別して説明する必要がない場合は、その要素を示す符号のみを用いて説明する。

＜第１実施形態＞
図１は、本発明の一実施形態に係る表示装置１０の概略構成を示す平面図である。図１に示すように、表示装置１０は、回路基板１００、フレキシブルプリント回路基板１６０（ＦＰＣ１６０）、およびＩＣチップ１７０を有する。回路基板１００は、表示領域ＤＡ、非表示領域ＮＤＡ、及び端子領域１１６を備える。

表示領域ＤＡは、ＬＥＤチップ（第１ＬＥＤチップ）２０２をそれぞれ含む複数の画素１１０が行方向（Ｄ１方向）および列方向（Ｄ２方向）に設けられた領域である。具体的には、本実施形態では、ＬＥＤチップ２０２Ｒを含む画素１１０Ｒ、ＬＥＤチップ２０２Ｇを含む画素１１０Ｇ、およびＬＥＤチップ２０２Ｂを含む画素１１０Ｂが設けられる。表示領域ＤＡは、映像信号に応じた画像を表示する領域として機能する。

非表示領域ＮＤＡは、表示領域ＤＡの周囲の領域である。非表示領域ＮＤＡには、各画素１１０を駆動するためのドライバ回路（図２に示すデータドライバ回路１３０およびゲートドライバ回路１４０）が設けられる領域である。非表示領域ＮＤＡには、テスト領域ＴＡが設けられる。

テスト領域ＴＡは、少なくとも１つの検査用ＬＥＤチップ（第２ＬＥＤチップ）２１２が設けられる。検査用ＬＥＤチップ２１２は、表示領域ＤＡに設けれるＬＥＤチップ２０２と同一のＬＥＤチップである。検査用ＬＥＤチップ２１２の数が２以上の場合、検査用ＬＥＤチップ２１２は、行方向（Ｄ１方向）および／又は列方向（Ｄ２方向）に設けられる。図１において、テスト領域ＴＡは、表示領域ＤＡに隣接した回路基板１００の端部に設けられている。しかしながら、図１に示したテスト領域ＴＡの位置は、一例であって、テスト領域ＴＡの位置はこれに限定されない。また、非表示領域ＮＤＡにおいて、テスト領域ＴＡが２つ以上設けられてもよい。

端子領域１１６は、前述のドライバ回路に接続されている複数の配線が設けられた領域である。フレキシブルプリント回路基板１６０は、端子領域１１６において複数の配線に電気的に接続される。外部装置（図示せず）から出力された映像信号（データ信号）または制御信号は、フレキシブルプリント回路基板１６０に設けられた配線（図示せず）を介して、ＩＣチップ１７０に入力される。ＩＣチップ１７０は、映像信号に対して各種の信号処理を行ったり、表示制御に必要な制御信号を生成する。ＩＣチップ１７０から出力された映像信号および制御信号は、フレキシブルプリント回路基板１６０を介して、表示装置１０に入力される。ただし、ＩＣチップ１７０は非表示領域ＮＤＡにおいて回路基板１００上に実装されるものであってもよい。

図２は、本発明の一実施形態に係る表示装置１０の回路構成を示すブロック図である。図２に示すように、表示領域ＤＡには、各画素１１０に対応して、画素回路１２０が設けられている。本実施形態では、画素１１０Ｒ、画素１１０Ｇおよび画素１１０Ｂに対応して、それぞれ画素回路１２０Ｒ、画素回路１２０Ｇおよび画素回路１２０Ｂが設けられている。すなわち、表示領域ＤＡには、複数の画素回路１２０が、行方向（Ｄ１方向）および列方向（Ｄ２方向）に配置されている。

図３は、本発明の一実施形態に係る表示装置１０の画素回路１２０の構成を示す回路図の一例である。画素回路１２０は、データ線１２１、ゲート線１２２、アノード電源線１２３およびカソード電源線１２４に囲まれた領域に配置される。画素回路１２０は、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いて形成される。本実施形態の画素回路１２０は、選択トランジスタ１２６、駆動トランジスタ１２７、保持容量１２８およびＬＥＤ１２９を含む。ＬＥＤ１２９は、図１に示したＬＥＤチップ（第１ＬＥＤチップ）２０２に対応する。画素回路１２０のうち、ＬＥＤ１２９以外の回路要素を駆動回路１２０ａと呼ぶ。つまり、回路基板１００に対してＬＥＤチップ２０２を実装した状態で画素回路１２０が完成する。

図３に示すように、選択トランジスタ１２６のソース電極、ゲート電極およびドレイン電極は、それぞれデータ線１２１、ゲート線１２２および駆動トランジスタ１２７のゲート電極に接続される。駆動トランジスタ１２７のソース電極、ゲート電極およびドレイン電極は、それぞれアノード電源線１２３、選択トランジスタ１２６のドレイン電極およびＬＥＤ１２９に接続される。駆動トランジスタ１２７のゲート電極とドレイン電極との間には保持容量１２８が接続される。すなわち、保持容量１２８は、選択トランジスタ１２６のドレイン電極に接続される。ＬＥＤ１２９は、アノードおよびカソードが、それぞれ駆動トランジスタ１２７のドレイン電極およびカソード電源線１２４に接続される。

データ線１２１には、ＬＥＤ１２９の発光強度を決める階調信号が供給される。ゲート線１２２には、階調信号を書き込む選択トランジスタ１２６を選択するためのゲート信号が供給される。選択トランジスタ１２６がＯＮ状態になると、階調信号が保持容量１２８に蓄積される。その後、駆動トランジスタ１２７がＯＮ状態になると、階調信号に応じた駆動電流が駆動トランジスタ１２７を流れる。駆動トランジスタ１２７から出力された駆動電流がＬＥＤ１２９に入力されると、ＬＥＤ１２９が階調信号に応じた発光強度で発光する。

図３を参照して上述した画素回路１２０の構成は、本発明の一実施形態に係る表示装置１０の画素回路１２０の構成の一例である。よって、画素回路１２０の構成は、図３に示した構成に限定されるわけではない。

再び図２を参照する。非表示領域ＮＤＡには、表示領域ＤＡに隣接して、データドライバ回路１３０およびゲートドライバ回路１４０が設けられる。表示領域ＤＡに対して列方向（Ｄ２方向）に隣接する位置には、データドライバ回路１３０が配置される。また、表示領域ＤＡに対して行方向（Ｄ１方向）に隣接する位置には、ゲートドライバ回路１４０が配置される。本実施形態では、一例として、表示領域ＤＡを両側に、２つのゲートドライバ回路１４０を設けているが、いずれか一方のみであってもよい。上述の画素回路１２０と同様に、データドライバ回路１３０、ゲートドライバ回路１４０は、それぞれＴＦＴを用いて形成される。したがって、回路基板１００はＴＦＴ基板と言い換えても良い。

本実施形態では、データドライバ回路１３０およびゲートドライバ回路１４０は、いずれも非表示領域ＮＤＡに配置されている。ただし、データドライバ回路１３０を配置する領域は非表示領域ＮＤＡに限定されるわけではない。例えば、データドライバ回路１３０は、フレキシブルプリント回路基板１６０に配置されていてもよい。

図３を参照すると、データ線１２１は、データドライバ回路１３０からＤ２方向に延在し、各画素回路１２０における選択トランジスタ１２６のソース電極に接続される。ゲート線１２２は、ゲートドライバ回路１４０からＤ１方向に延在し、各画素回路１２０における選択トランジスタ１２６のゲート電極に接続される。

再び図２を参照すると、端子領域１１６には、端子部１５０が配置されている。端子部１５０は、接続配線１５１を介してデータドライバ回路１３０と接続される。同様に、端子部１５０は、接続配線１５２を介してゲートドライバ回路１４０と接続される。さらに、端子部１５０は、フレキシブルプリント回路基板１６０と接続される。

図４は、本発明の一実施形態に係る表示装置１０の画素１１０の構成を示す断面図である。画素１１０は、絶縁基板１１の上に設けられた駆動トランジスタ１２７を有する。絶縁基板１１としては、ガラス基板または樹脂基板の上に絶縁層を設けた透明な基板を用いることができる。

駆動トランジスタ１２７は、半導体層１２、ゲート絶縁層１３およびゲート電極１４を含む。半導体層１２には、絶縁層１５を介してソース電極１６およびドレイン電極１７が接続される。図示は省略するが、ゲート電極１４は、図３に示した選択トランジスタ１２６のドレイン電極に接続される。

ソース電極１６およびドレイン電極１７と同一の層には、配線１８が設けられている。配線１８は、図３に示したアノード電源線１２３として機能する。そのため、ソース電極１６および配線１８は、平坦化層１９の上に設けられた接続配線２０によって電気的に接続される。平坦化層１９は、ポリイミド、アクリル等の樹脂材料を用いた透明な樹脂層である。接続配線２０は、ＩＴＯなどの金属酸化物材料を用いた透明導電層である。ただし、この例に限らず、接続配線２０として、その他の金属材料を用いることもできる。

接続配線２０の上には、窒化シリコン等で構成された絶縁層２１が設けられる。絶縁層２１の上には、アノード電極２２およびカソード電極２３が設けられる。本実施形態において、アノード電極２２およびカソード電極２３は、遮光性の金属材料からなる電極である。アノード電極２２は、平坦化層１９および絶縁層２１に設けられた開口を介してドレイン電極１７に接続される。

アノード電極２２およびカソード電極２３は、それぞれ平坦化層２４を介して実装パッド２５ａおよび２５ｂに接続される。実装パッド２５ａおよび２５ｂは、例えば、アルミ、チタン、モリブデン、タンタル、タングステン等の金属材料で構成される。実装パッド２５ａおよび２５ｂの上には、それぞれ第１接続電極１０３ａおよび１０３ｂが設けられる。本実施形態において、第１接続電極１０３ａおよび１０３ｂとして、錫（Ｓｎ）で構成される電極を配置する。

第１接続電極１０３ａおよび１０３ｂには、それぞれＬＥＤチップ２０２の端子電極２０３ａおよび２０３ｂが接合されている。本実施形態において、端子電極２０３ａおよび２０３ｂは、金（Ａｕ）で構成される電極であってもよい。第１接続電極１０３ａおよび１０３ｂと、ＬＥＤチップ２０２の端子電極２０３ａおよび２０３ｂとは、レーザー光を照射して加熱処理を行うことにより、互いに接合されてもよい。レーザー光としては、第１接続電極１０３ａおよび１０３ｂまたは端子電極２０３ａおよび２０３ｂで吸収されるレーザー光を選定することができる。

ＬＥＤチップ２０２は、図３に示した回路図において、ＬＥＤ１２９に相当する。ＬＥＤチップ２０２の端子電極２０３ａは、駆動トランジスタ１２７のドレイン電極１７に接続されたアノード電極２２に接続される。ＬＥＤチップ２０２の端子電極２０３ｂは、カソード電極２３に接続される。カソード電極２３は、図３に示したカソード電源線１２４と電気的に接続される。

図５は、本発明の一実施形態に係る表示装置１０の非表示領域ＮＤＡに設けられたテスト領域ＴＡの構成を示す断面図である。図５は、図１におけるＩ－Ｉ’線に沿った断面図である。図５において、図４に示した画素１１０の構成と同一の構成には同一の参照番号を付して、重複する説明は省略する。

テスト領域ＴＡにおいて、絶縁基板１１の第１面１１ａ上には絶縁層１５が設けられる。絶縁層１５上には平坦化層１９が設けられ、その上には絶縁層２１が設けられる。絶縁層２１の上には、平坦化層２４が設けられる。図５に示すように、テスト領域ＴＡには、遮光性の導電材料からなる配線および電極は設けられていない。

平坦下層２４上には、検査パッド５５ａおよび５５ｂが設けられる。検査パッド５５ａおよび５５ｂは、図４に示した実装パッド２５ａおよび２５ｂと同様に、例えば、アルミ、チタン、モリブデン、タンタル、タングステン等の金属材料で構成される。検査パッド５５ａおよび５５ｂは、実装パッド２５ａおよび２５ｂの形成工程の同一の工程で形成することができる。検査パッド５５ａおよび５５ｂの表面積は、実装パッド２５ａおよび２５ｂの表面積よりも大きくてもよい。検査パッド５５ａおよび５５ｂの上には、それぞれ第２接続電極５０３ａ及び５０３ｂが設けられる。第２接続電極５０３ａおよび５０３ｂは、図４に示した第１接続電極１０３ａおよび１０３ｂと同様に錫（Ｓｎ）で構成される電極であってもよい。

第２接続電極５０３ａおよび５０３ｂには、それぞれ検査用ＬＥＤチップ２１２の端子電極５１３ａおよび５１３ｂが接合されている。本実施形態において、端子電極５１３ａおよび５１３ｂは、ＬＥＤチップ２０２の端子電極２０３ａおよび２０３ｂと同様に、金（Ａｕ）で構成される電極であってもよい。第２接続電極５０３ａおよび５０３ｂと、検査用ＬＥＤチップ２１２の端子電極５１３ａおよび５１３ｂとは、レーザー光を照射して加熱処理を行うことにより、互いに接合されてもよい。

平坦下層２４上に設けられた検査パッド５５ａおよび５５ｂは露出されている。この検査パッド５５ａおよび５５ｂに図示しないプロービング装置の触針（プローブニードル）を接触させることにより、検査用ＬＥＤチップ２１２の電気的検査を行い、検査用ＬＥＤチップ２１２と検査パッド５５ａおよび５５ｂとの接合品質を確認することができる。検査用ＬＥＤチップ２１２は、図４に示したＬＥＤチップ２０２と同一である。また、検査パッド５５ａおよび５５ｂは、実装パッド２５ａおよび２５ｂの形成工程の同一の工程で形成される。換言すれば、検査用ＬＥＤチップ２１２の電気的検査を行うことにより、ＬＥＤチップ２０２と実装パッド２５ａおよび２５ｂとの接合品質を確認することができる。

また、上述したように、テスト領域ＴＡには、遮光性の導電材料からなる配線および電極は設けられていない。そのため、検査パッド５５ａおよび５５ｂは、絶縁基板１１の裏面（第２面１１ｂ）側から視認可能である。したがって、検査用ＬＥＤチップ２１２と検査パッド５５ａおよび５５ｂとを接合した後、下側、つまり絶縁基板１１の第２面１１ｂ側から上側、つまり検査用ＬＥＤチップ２１２側を確認して、検査用ＬＥＤチップ２１２と検査パッド５５ａおよび５５ｂとの接合状態を確認することができる。

以上に述べたように、本実施形態に係る表示装置１０によると、回路基板１００は、表示領域ＤＡ、非表示領域ＮＤＡを備え、非表示領域ＮＤＡは、テスト領域ＴＡを備える。テスト領域ＴＡには、検査用ＬＥＤチップ２１２と接合される検査パッド５５ａおよび５５ｂが設けられ、この検査パッド５５ａおよび５５ｂにプロービング装置の触針を接触させて検査用ＬＥＤチップの電気的検査を行うことにより、ＬＥＤチップ２０２を破壊することなく、ＬＥＤチップ２０２と実装パッド２５ａおよび２５ｂとの接合品質を確認することができる。

＜変形例＞
以上に述べた本発明の一実施形態では、回路基板１００において、ＬＥＤチップ２０２および検査用ＬＥＤチップ２１２は、ＬＥＤチップ２０２および検査用ＬＥＤチップ２１２の端子電極（端子電極２０３ａおよび２０３ｂ、端子電極５１３ａおよび５１３ｂ）と接続電極（第１接続電極１０３ａおよび１０３ｂ）とが接合することにより互いに電気的に接続される、いわゆるフリップチップ実装である。しかしながら、ＬＥＤチップと、絶縁基板１１側に設けられた接続電極との接続は、フリップチップ接続に限定されるわけではない。

図６は、本発明の一実施形態の変形例に係る表示装置１０の画素１１０ａの構成を示す断面図である。図６に示すように、変形例に係る画素１１０ａにおいて、ＬＥＤチップ２０２ａは、図示しない半導体層および活性層が一対の端子電極２０３ａおよび２０３ｂによって挟まれている構造を有する、いわゆる縦型構造のＬＥＤチップである。図６において、図４に示した画素１１０の構成と同一の構成には同一の参照番号を付して、重複する説明は省略する。

画素１１０ａは、絶縁基板１１の上に設けられた駆動トランジスタ１２７を有する。駆動トランジスタ１２７の構造は、図４に示した駆動トランジスタ１２７と同じである。駆動トランジスタ１２７のソース電極１６およびドレイン電極１７と同一の層には、配線１８が設けられている。ソース電極１６、ドレイン電極１７および配線１８上には、平坦下層１９が設けられる。ソース電極１６および配線１８は、平坦化層１９の上に設けられた接続配線２０によって電気的に接続される。

接続配線２０の上には、窒化シリコン等で構成された絶縁層２１が設けられ、その上には、アノード電極２２およびカソード電極２３が設けられる。アノード電極２２は、平坦化層１９および絶縁層２１に設けられた開口を介してドレイン電極１７に接続される。アノード電極２２およびカソード電極２３は、それぞれ平坦化層２４を介して実装パッド２５ａおよび２５ｂに接続される。実装パッド２５ａの上には、第１接続電極１０３ａが設けられる。

第１接続電極１０３ａは、ＬＥＤチップ２０２ａの端子電極２０３ａと電気的に接続する。端子電極２０３ａは、ＬＥＤチップ２０２ａの一方の面上に設けられる。一方、端子電極２０３ｂは、ＬＥＤチップ２０２ａの他方の面上に設けられた第１導電層６０１と電気的に接続する。第１導電層６０１は、ＬＥＤチップ２０２ａの端子電極２０３ｂとして接続し、カソード電極２３に電気的に接続される。第１接続電極１０３ａ上には、平坦化層２６が設けられている。平坦化層２６は、ＬＥＤチップ２０２ａの側面全体を覆う。第１導電層６０１は、平坦化層２６に設けられたコンタクトホール２６１を介してカソード電極２３と接続された実装パッド２５ｂに接続される。平坦化層２６は、ポリイミド、アクリル等の絶縁樹脂材料を用いた透明な樹脂層である。

図７は、本発明の一実施形態の変形例に係る表示装置１０の非表示領域ＮＤＡに設けられたテスト領域ＴＡの構成の一例を示す断面図である。図７に示した断面図は、図５と同様に、図１におけるＩ－Ｉ’線に沿った断面図に対応している。図７において、図５に示した画素１１０の構成と同一の構成には同一の参照番号を付して、重複する説明は省略する。

テスト領域ＴＡにおいて、絶縁基板１１上には絶縁層１５が設けられる。絶縁層１５上には平坦化層１９が設けられ、その上には絶縁層２１が設けられる。絶縁層２１の上には、平坦化層２４が設けられる。図７に示すように、テスト領域ＴＡには、遮光性の導電材料からなる配線および電極は設けられていない。

平坦下層２４上には、検査パッド５５ａおよび５５ｂが設けられる。検査パッド５５ａの上には、第２接続電極５０３ａが設けられる。第２接続電極５０３ａは、検査用ＬＥＤチップ２１２ａの一方の面上に設けられた端子電極５１３ａと電気的に接続される。一方、検査パッド５５ｂは、検査用ＬＥＤチップ２１２ａの他方の面上に設けられた第２導電層７０１と電気的に接続される。第２導電層７０１は、検査用ＬＥＤチップ２１２ａの端子電極としても機能する。検査パッド５５ｂおよび第２導電層７０１は、検査用ＬＥＤチップ２１２ａの側面全体を覆う平坦化層２６に設けられたコンタクトホール２６１を介して互いに電気的に接続される。

平坦下層２４上に設けられた検査パッド５５ａおよび５５ｂは平坦化層２６に設けられたコンタクトホール２６１を介して露出されている。この検査パッド５５ａおよび５５ｂに図示しないプロービング装置の触針（プローブニードル）を接触させることにより、検査用ＬＥＤチップ２１２ａの電気的検査を行い、検査用ＬＥＤチップ２１２ａと検査パッド５５ａおよび５５ｂとの接続品質を確認することができる。検査用ＬＥＤチップ２１２ａは、図６に示したＬＥＤチップ２０２ａと同一である。また、検査パッド５５ａおよび５５ｂは、実装パッド２５ａおよび２５ｂの形成工程の同一の工程で形成される。換言すれば、検査用ＬＥＤチップ２１２ａの電気的検査を行うことにより、ＬＥＤチップ２０２ａと実装パッド２５ａおよび２５ｂとの接続品質を確認することができる。

図８は、本発明の一実施形態の変形例に係る表示装置１０の非表示領域ＮＤＡに設けられたテスト領域ＴＡの構成の別の一例を示す断面図である。図８に示した断面図は、図５と同様に、図１におけるＩ－Ｉ’線に沿った断面図に対応している。図８に示したテスト領域の構成は、図７に示したテスト領域ＴＡの構成とは異なり、検査パッド５５ｂが省略され、検査用ＬＥＤチップ２１２ａの第２導電層７０１が平坦化層２６上に延在される。ここで、検査用ＬＥＤチップ２１２ａの上面と平坦化層２６の上面とは同一平面上にある。図８に示した例では、検査パッド５５ｂが省略される代わりに、平坦化層２６上に延在された第２導電層７０１にプロービング装置の触針（プローブニードル）を接触させることにより、検査用ＬＥＤチップ２１２ａの電気的検査を行うことができる。

本発明の実施形態として上述した実施形態及び変形例は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、上述の実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

１０…表示装置、１１…絶縁基板、１２…半導体層、１３…ゲート絶縁層、１４…ゲート電極、１５…絶縁層、１６…ソース電極、１７…ドレイン電極、１８…配線、１９…平坦化層、２０…接続配線、２１…絶縁層、２２…アノード電極、２３…カソード電極、２４…平坦化層、２５ａ、２５ｂ…実装パッド、２６…平坦化層、２６１…コンタクトホール、５５ａ、５５ｂ…検査パッド、１００…回路基板、１０３、１０３ａ、１０３ｂ…第１接続電極、１１０、１１０Ｒ、１１０Ｇ、１１０Ｂ…画素、ＤＡ…表示領域、ＮＤＡ…非表示領域、ＴＡ…テスト領域、１１６…端子領域、１２０、１２０Ｒ、１２０Ｇ、１２０Ｂ…画素回路、１２１…データ線、１２２…ゲート線、１２３…アノード電源線、１２４…カソード電源線、１２６…選択トランジスタ、１２７…駆動トランジスタ、１２８…保持容量、１２９…ＬＥＤ、１３０…データドライバ回路、１４０…ゲートドライバ回路、１５０…端子部、１５１、１５２…接続配線、１６０…フレキシブルプリント回路基板、１７０…ＩＣチップ、２０２、２０２ａ…ＬＥＤチップ、２０３ａ、２０３ｂ…端子電極、２１２、２１２ａ…検査用ＬＥＤチップ、５０３ａ、５０３ｂ…第２接続電極、５１３ａ…端子電極、６０１…第１導電層、７０１…第２導電層

Claims (7)

1. 複数の第１ＬＥＤチップ及び前記複数の第１ＬＥＤチップを各々駆動する複数の駆動回路が設けられた表示領域と、前記表示領域の周囲に位置する非表示領域において、少なくとも１つの第２ＬＥＤチップが設けられたテスト領域と、を有する回路基板を備え、
   前記テスト領域には、前記第２ＬＥＤチップを駆動する駆動回路が設けられていない、表示装置。
2. 前記テスト領域には、前記第２ＬＥＤチップに電気的に接続されている少なくとも１つの検査パッドが設けられる、請求項１に記載の表示装置。
3. 前記検査パッドは、前記回路基板の第１面上に設けられ、
   前記検査パッドは、前記回路基板の第１面と反対側の第２面から視認可能である、請求項２に記載の表示装置。
4. 前記表示領域には、前記複数の第１ＬＥＤチップにそれぞれ電気的に接続されている複数のパッドが設けられ、
   前記検査パッドの表面積は、前記複数のパッドの各々の表面積よりも大きい、請求項２又は３に記載の表示装置。
5. 前記複数のパッド上には第１接続電極がそれぞれ設けられ、
   前記検査パッドは少なくとも一対設けられ、
   少なくとも一対の前記検査パッドの各々の上には第２接続電極が設けられ、
   前記第１接続電極は、前記複数の第１ＬＥＤチップの各々に設けられた端子電極と接合され、
   前記第２接続電極は、前記第２ＬＥＤチップに設けられた端子電極と接合される、請求項４に記載の表示装置。
6. 前記複数のパッドのうち隣接した２つのパッドのどちらか一方には前記第１接続電極が設けられ、
   前記検査パッドは少なくとも一対設けられ、
   前記少なくとも一対の検査パッドの一方の検査パッド上には第２接続電極が設けられ、
   前記回路基板は、前記複数の第１ＬＥＤチップおよび前記第２ＬＥＤチップの側面を覆う平坦化層を備え、
   前記平坦化層は、前記隣接した２つのパッドの他方および前記少なくとも一対の検査パッドの他方の検査パッドを露出するコンタクトホールを有し、
   前記第１接続電極は、前記複数の第１ＬＥＤチップの各々の一方の面上に設けられた端子電極と接合され、前記隣接した２つのパッドの前記他方は、前記複数の第１ＬＥＤチップの各々の前記一方の面とは反対側の他方の面上に設けられた第１導電層と前記コンタクトホールを介して接続し、
   前記第２接続電極は、前記第２ＬＥＤの一方の面上に設けられた端子電極と接合され、
   前記少なくとも一対の検査パッドの他方の検査パッドは、前記第２ＬＥＤの他方の面上に設けられた第２導電層と前記コンタクトホールを介して接続する、請求項４に記載の表示装置。
7. 前記複数のパッドのうち隣接した２つのパッドのどちらか一方には前記第１接続電極が設けられ、
   前記検査パッド上には第２接続電極が設けられ、
   前記回路基板は、前記複数の第１ＬＥＤチップおよび前記第２ＬＥＤチップの側面を覆う平坦化層を備え、
   前記平坦化層は、前記隣接した２つのパッドの他方および前記検査パッドを露出するコンタクトホールを有し、
   前記第１接続電極は、前記複数の第１ＬＥＤチップの各々の一方の面上に設けられた端子電極と接合され、前記隣接した２つのパッドの前記他方は、前記複数の第１ＬＥＤチップの各々の前記一方の面とは反対側の他方の面上に設けられた第１導電層と前記コンタクトホールを介して接続し、
   前記第２接続電極は、前記第２ＬＥＤの一方の面上に設けられた端子電極と接合され、
   前記第２ＬＥＤの他方の面上に第２導電層が設けられ、
   前記第２導電層は、前記平坦化層の少なくとも一部に延在され、
   前記平坦化層の上面は、前記ＬＥＤの他方の面と同一平面上にある、請求項４に記載の表示装置。

Images