JP7274929B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7274929B2
JP7274929B2 JP2019090813A JP2019090813A JP7274929B2 JP 7274929 B2 JP7274929 B2 JP 7274929B2 JP 2019090813 A JP2019090813 A JP 2019090813A JP 2019090813 A JP2019090813 A JP 2019090813A JP 7274929 B2 JP7274929 B2 JP 7274929B2
Authority
JP
Japan
Prior art keywords
light emitting
cathode
terminal
emitting element
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019090813A
Other languages
English (en)
Other versions
JP2020187234A (ja
Inventor
康弘 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019090813A priority Critical patent/JP7274929B2/ja
Priority to PCT/JP2020/016341 priority patent/WO2020230497A1/ja
Priority to TW109115858A priority patent/TWI750656B/zh
Publication of JP2020187234A publication Critical patent/JP2020187234A/ja
Priority to US17/454,535 priority patent/US20220068902A1/en
Application granted granted Critical
Publication of JP7274929B2 publication Critical patent/JP7274929B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Description

本発明の実施形態は、表示装置に関する。
自発光素子である発光ダイオード（LED: Light Emitting Diode）を用いたＬＥＤディスプレイが知られているが、近年では、より高精細化した表示装置として、マイクロＬＥＤと称される微小なダイオード素子を用いた表示装置（以下、マイクロＬＥＤディスプレイと表記する）が開発されている。
このマイクロＬＥＤディスプレイは、従来の液晶表示ディスプレイや有機ＥＬディスプレイと異なり、表示領域に、チップ状の多数のマイクロＬＥＤが実装されて形成されるため、高精細化と大型化の両立が容易であり、次世代ディスプレイとして注目されている。
マイクロＬＥＤには、発光層を挟んでアノード端子（陽極）とカソード端子（陰極）とが対向配置されているものがある。このようなマイクロＬＥＤは、アノード端子とカソード端子に電圧が印加されて、発光する。
一般的に、上記したカソード端子は光の出射面側に配置され、光の取り出し効率の観点から、透明導電材料により形成されることが多い。また、上記したカソード端子は、複数の画素に亘って連続的に形成され、マイクロＬＥＤが配置されていない外周部（非表示領域）において電源配線と接続されていることが多い。
しかしながら、このような場合、透明導電材料の抵抗に基づく電圧降下が生じてしまい、上記した電源配線から離れて配置されるマイクロＬＥＤほど、カソード端子に印加される電圧が小さくなってしまう可能性がある。
米国特許第１００９０３３５号明細書
本開示は、アノード端子とカソード端子とが対向配置されるマイクロＬＥＤに生じる電圧降下を抑制し得る表示装置を提供することを目的の一つとする。
一実施形態に係る表示装置は、基板と、前記基板上に実装される発光素子と、前記発光素子の底部に配置されるアノード端子と、前記アノード端子とは反対側の前記発光素子の出射面に配置されるカソード端子と、透明導電層と、を具備する。前記カソード端子は、金属材料により形成される。前記カソード端子は、前記出射面の端部と重畳し、前記出射面の中央部分とは重畳しない。前記透明導電層は、前記カソード端子、および、前記出射面の中央部分の上に配置される。
図１は実施形態に係る表示装置の構成を概略的に示す斜視図である。 図２は同実施形態に係る表示装置の回路構成の一例について説明するための図である。 図３は同実施形態に係る表示装置の断面構造の一例を模式的に表した図である。 図４は同実施形態に係る表示装置の画素構造の一例を模式的に表した平面図である。 図５は同実施形態に係る表示装置を構成するカソード端子のレイアウトの一例を模式的に表した平面図である。 図６は同実施形態に係る表示装置を構成するカソード端子のレイアウトの別の例を模式的に表した平面図である。 図７は比較例に係る表示装置の断面構造の一例を模式的に表した図である。
いくつかの実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実施の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一または類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
図１は、本実施形態に係る表示装置１の構成を概略的に示す斜視図である。図１は、第１方向Ｘと、第１方向Ｘに垂直な第２方向Ｙと、第１方向Ｘおよび第２方向Ｙに垂直な第３方向Ｚによって規定される三次元空間を示している。なお、第１方向Ｘおよび第２方向Ｙは、互いに直交しているが、９０度以外の角度で交差していても良い。また、本実施形態において、第３方向Ｚを上と定義し、第３方向Ｚと反対側の方向を下と定義する。「第１部材の上の第２部材」および「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していても良く、第１部材から離れて位置していても良い。
以下、本実施形態においては、表示装置１が自発光素子であるマイクロＬＥＤを用いたマイクロＬＥＤ表示装置（マイクロＬＥＤディスプレイ）である場合について主に説明する。
図１に示すように、表示装置１は、表示パネル２、第１回路基板３および第２回路基板４、等を備える。
表示パネル２は、一例では矩形状である。図示した例では、表示パネル２の短辺ＥＸは、第１方向Ｘと平行であり、表示パネル２の長辺ＥＹは、第２方向Ｙと平行である。第３方向Ｚは、表示パネル２の厚さ方向に相当する。第１方向Ｘは、表示装置１の短辺ＥＸと平行な方向と読み替えられ、第２方向Ｙは、表示装置１の長辺ＥＹと平行な方向と読み替えられ、第３方向Ｚは、表示装置１の厚さ方向と読み替えられても良い。表示パネル２の主面は、第１方向Ｘと第２方向Ｙとにより規定されるＸ－Ｙ平面に平行である。表示パネル２は、表示領域ＤＡ、および表示領域ＤＡの外側の非表示領域ＮＤＡを有している。非表示領域ＮＤＡは、端子領域ＭＴを有している。図示した例では、非表示領域ＮＤＡは、表示領域ＤＡを囲んでいる。
表示領域ＤＡは、画像を表示する領域であり、例えばマトリクス状に配置された複数の画素ＰＸを備えている。画素ＰＸは、発光素子（マイクロＬＥＤ）および当該発光素子を駆動するためのスイッチング素子（駆動トランジスタ）等を含む。
端子領域ＭＴは、表示パネル２の短辺ＥＸに沿って設けられ、表示パネル２を外部装置等と電気的に接続するための端子を含んでいる。
第１回路基板３は、端子領域ＭＴの上に実装され、表示パネル２と電気的に接続されている。第１回路基板３は、例えばフレキシブルプリント回路基板である。第１回路基板３は、表示パネル２を駆動する駆動ＩＣチップ（以下、パネルドライバと表記する）５等を備えている。なお、図示した例では、パネルドライバ５は、第１回路基板３の上に配置されているが、下に配置されていても良い。または、パネルドライバ５は、第１回路基板３以外に実装されていても良く、例えば第２回路基板４に実装されていても良い。第２回路基板４は、例えばフレキシブルプリント回路基板である。第２回路基板４は、第１回路基板３の例えば下方において第１回路基板３と接続されている。
上記したパネルドライバ５は、例えば第２回路基板４を介して制御基板（図示せず）と接続されている。パネルドライバ５は、例えば制御基板から出力される映像信号に基づいて複数の画素ＰＸを駆動することによって表示パネル２に画像を表示する制御を実行する。
なお、表示パネル２は、斜線を付して示す折り曲げ領域ＢＡを有していても良い。折り曲げ領域ＢＡは、表示装置１が電子機器等の筐体に収容される際に折り曲げられる領域である。折り曲げ領域ＢＡは、非表示領域ＮＤＡのうち端子領域ＭＴ側に位置している。折り曲げ領域ＢＡが折り曲げられた状態において、第１回路基板３および第２回路基板４は、表示パネル２と対向するように、表示パネル２の下方に配置される。
次に、図２を参照して、表示装置１の回路構成について説明する。上記したように、表示領域ＤＡには複数の画素ＰＸがマトリクス状に配置されている。複数の画素ＰＸは、同様に構成されている。そこで、図２においては、複数の画素ＰＸのうちの１つの画素ＰＸを代表して説明する。画素ＰＸは、例えば３つの副画素（サブピクセル）ＳＰＲ、ＳＰＧおよびＳＰＢを含む。
副画素ＳＰＲ、ＳＰＧおよびＳＰＢは、同様に構成されている。そこで、ここでは、便宜的に、副画素ＳＰＢの構成（画素回路）について主に説明する。図２に示すように、副画素ＳＰＢは、発光素子１０、駆動トランジスタＤＲＴ、画素トランジスタＳＳＴ、初期化トランジスタＩＳＴ、リセットトランジスタＲＳＴ、保持容量Ｃｓ１および補助容量Ｃｓ２を含む。ゲートドライバＧＤは、リセットトランジスタＲＳＴを含んでいる。なお、図２に示す出力トランジスタＢＣＴは、副画素ＳＰＲ、ＳＰＧおよびＳＰＢに対して１つ配置されている。図２において、各トランジスタは、ｎチャネル型トランジスタである。また、図２に示す素子容量Ｃｌｅｄは、発光素子１０のアノード電極とカソード電極との間の容量である。なお、リセットトランジスタＲＳＴ、画素トランジスタＳＳＴ、初期化トランジスタＩＳＴ、および出力トランジスタＢＣＴは、それぞれトランジスタで構成されていなくても良い。リセットトランジスタＲＳＴ、画素トランジスタＳＳＴ、初期化トランジスタＩＳＴ、および出力トランジスタＢＣＴは、それぞれ、リセットスイッチ、画素スイッチ、および出力スイッチとして機能するものであれば良い。Ｖｒｓｔ線はリセット配線として機能し、ＢＧ線、ＲＧ線、ＩＧ線、およびＳＧ線は、それぞれ制御配線として機能している。
以下の説明においては、トランジスタのソース・ドレイン端子の一方を第１端子、他方を第２端子とする。また、素子容量を形成する一方の端子を第１端子、他方の端子を第２端子とする。
駆動トランジスタＤＲＴの第１端子は、素子容量Ｃｌｅｄの第１端子、保持容量Ｃｓ１の第１端子および補助容量Ｃｓ２の第１端子に接続される。駆動トランジスタＤＲＴの第２端子は、出力トランジスタＢＣＴの第１端子に接続されている。また、駆動トランジスタＤＲＴの第２端子は、Ｖｒｓｔ線を介してリセットトランジスタＲＳＴの第１端子に接続されている。
出力トランジスタＢＣＴの第２端子は、第１主電源線２１に接続されている。また、素子容量Ｃｌｅｄの第２端子は、第２主電源線２２に接続されている。
画素トランジスタＳＳＴの第１端子は、駆動トランジスタＤＲＴのゲート端子、初期化トランジスタＩＳＴの第１端子、および保持容量Ｃｓ１の第２端子に接続されている。画素トランジスタＳＳＴの第２端子は、画素信号線２３に接続されている。
初期化トランジスタＩＳＴの第２端子は、初期化電源線２４に接続されている。補助容量Ｃｓ２の第２端子は、第１主電源線２１に接続されている。なお、補助容量Ｃｓ２の第２端子は、定電位線に接続されていれば良く、第１主電源線２１と異なる配線に接続されていても良い。
ここで、リセットトランジスタＲＳＴは副画素ＳＰＢ（画素ＰＸ）外に配置されたゲートドライバＧＤに設けられており、当該リセットトランジスタＲＳＴの第２端子は、リセット電源線２５に接続されている。
ここで、第１主電源線２１には第１電源電位ＰＶＤＤが供給され、第２主電源線２２には第２電源電位ＰＶＳＳが供給される。第１電源電位ＰＶＤＤは発光素子１０にアノード電圧を供給するための電圧に相当し、第２電源電位ＰＶＳＳは発光素子１０のカソード電圧に相当する。なお、第２主電源線２２は、共通電源配線（または、単に電源配線）と称されても良い。
また、画素信号線２３には画素信号Ｖｓｉｇが供給され、初期化電源線２４には初期化電圧Ｖｉｎｉが供給され、リセット電源線２５はリセット電源電位Ｖｒｓｔに設定される。なお、画素信号Ｖｓｉｇは、上記した映像信号に基づいて画素（ここでは、副画素ＳＰＢ）に書き込まれる信号である。
出力トランジスタＢＣＴのゲート端子は、ＢＧ線に接続されている。このＢＧ線には、出力制御信号ＢＧが供給される。
画素トランジスタＳＳＴのゲート端子は、ＳＧ線に接続されている。このＳＧ線には、画素制御信号ＳＧが供給される。
初期化トランジスタＩＳＴのゲート端子は、ＩＧ線に接続されている。このＩＧ線には、初期化制御信号ＩＧが供給される。
リセットトランジスタＲＳＴのゲート端子は、ＲＧ線に接続されている。このＲＧ線には、リセット制御信号ＲＧが供給される。
図２においては上記したトランジスタが全てｎチャネル型トランジスタであるものとして説明したが、例えば駆動トランジスタＤＲＴ以外のトランジスタはｐチャネル型トランジスタであっても良く、ｎチャネル型トランジスタおよびｐチャネル型トランジスタが混在していても良い。
また、表示装置１は、少なくとも１つのゲートドライバＧＤを備えていれば良い。本実施形態においては図示していないが、表示装置１は、２つのゲートドライバＧＤを備えている。ゲートドライバＧＤは、図２で言う画素ＰＸの左側だけではなく、画素ＰＸの右側にも設けられている。そのため、１つの画素ＰＸに、両側のゲートドライバＧＤから信号を与えることが可能である。ここでは、上記したＳＧ線については両側給電方式が採用されており、他のＢＧ線、ＩＧ線、Ｖｒｓｔ線等については片側給電方式が採用されているものとする。
ここでは、副画素ＳＰＢの構成について説明したが、副画素ＳＰＲおよびＳＰＧについても同様である。
なお、図２において説明した回路構成は一例であり、少なくとも駆動トランジスタＤＲＴを含むものであれば、表示装置１の回路構成は他の構成であっても構わない。例えば図２において説明した回路構成のうちの一部が省略されていても良いし、他の構成が追加されても構わない。
図３は、表示装置１の断面構造を模式的に表したものである。ここでは、上記したマイクロＬＥＤと称される微小な発光ダイオード素子が表示素子として基板上に実装された例について説明する。なお、図３においては、画素を構成するＴＦＴ（Thin Film Transistor）を含む表示領域ＤＡについて示している。
図３に示す表示パネル２のアレイ基板ＡＲは、絶縁基板３１を備えている。絶縁基板３１としては、ＴＦＴ工程中の処理温度に耐えるのであれば特に材質は問わないが、主に石英、無アルカリガラス等のガラス基板、またはポリイミド等の樹脂基板を用いることができる。樹脂基板は可撓性を有し、シートディスプレイとして表示装置１を構成することができる。なお、樹脂基板としては、ポリイミドに限らず、他の樹脂材料を用いても良い。上記のことから、絶縁基板３１を、有機絶縁層、または樹脂層と称した方が適当な場合があり得る。
絶縁基板３１上には、三層積層構造のアンダーコート層３２が設けられている。詳細についての図示は省略するが、アンダーコート層３２は、シリコン酸化物（ＳｉＯ２）で形成された下層、シリコン窒化物（ＳｉＮ）で形成された中層、およびシリコン酸化物（ＳｉＯ２）で形成された上層を有している。アンダーコート層３２の下層は、基材である絶縁基板３１との密着性向上のため、中層は外部からの水分および不純物のブロック膜として、上層は中層に含有する水素原子が後述する半導体層ＳＣ側に拡散しないようにするブロック膜として、それぞれ設けられている。なお、アンダーコート層３２は、さらに積層があっても良いし、単層構造あるいは二層構造であっても良い。例えば、絶縁基板３１がガラスである場合、シリコン窒化膜は比較的密着性が良いため、当該絶縁基板３１上に直接シリコン窒化膜を形成しても構わない。
絶縁基板３１の上には、遮光層（図示せず）が配置されている。遮光層の位置は、後にＴＦＴを形成する箇所に合わせられている。遮光層は、金属層や黒色層等、遮光性を有する材料で形成されていれば良い。遮光層によれば、ＴＦＴのチャネル裏面への光の侵入を抑制することができるため、絶縁基板３１側から入射され得る光に起因したＴＦＴ特性の変化を抑制することが可能である。なお、遮光層を導電層で形成した場合には、当該遮光層に所定の電位を与えることで、ＴＦＴにバックゲート効果を付与することが可能である。
上記したアンダーコート層３２の上にはＴＦＴ（例えば、駆動トランジスタＤＲＴ）が形成される。ＴＦＴとしては半導体層ＳＣにポリシリコンを利用するポリシリコンＴＦＴを例としている。本実施形態において、低温ポリシリコンを利用して半導体層ＳＣが形成されている。ＴＦＴは、ＮｃｈＴＦＴ、ＰｃｈＴＦＴのいずれを用いても良い。または、ＮｃｈＴＦＴとＰｃｈＴＦＴを同時に形成しても良い。以降、駆動トランジスタＤＲＴとしてＮｃｈＴＦＴを用いた例として説明する。ＮｃｈＴＦＴの半導体層ＳＣは、第１領域と、第２領域と、第１領域および第２領域の間のチャネル領域と、チャネル領域および第１領域の間ならびにチャネル領域および第２領域の間にそれぞれ設けられた低濃度不純物領域と、を有する。第１および第２領域の一方がソース領域として機能し、第１および第２領域の他方がドレイン領域として機能している。ゲート絶縁膜ＧＩはシリコン酸化膜を用い、ゲート電極ＧＥはＭｏＷ（モリブデン・タングステン）で形成されている。なお、ゲート電極ＧＥ等、ゲート絶縁膜ＧＩの上に形成される電極は、１ｓｔ配線、または１ｓｔメタルと称されても良い。ゲート電極ＧＥは、ＴＦＴのゲート電極としての機能に加え、後述する保持容量電極としての機能も有している。ここではトップゲート型のＴＦＴを例として説明しているが、ＴＦＴはボトムゲート型のＴＦＴであっても良い。
ゲート絶縁膜ＧＩおよびゲート電極ＧＥの上には、層間絶縁膜３３が設けられている。層間絶縁膜３３は、ゲート絶縁膜ＧＩおよびゲート電極ＧＥの上に、例えば、シリコン窒化膜およびシリコン酸化膜を順に積層して構成されている。
層間絶縁膜３３の上に、ＴＦＴの第１電極Ｅ１および第２電極Ｅ２が設けられている。また、層間絶縁膜３３の上には、共通電源配線２２が設けられている。第１電極Ｅ１、第２電極Ｅ２、および共通電源配線２２は、それぞれ三層積層構造（Ｔｉ系／Ａｌ系／Ｔｉ系）が採用され、Ｔｉ（チタン）、Ｔｉを含む合金等Ｔｉを主成分とする金属材料からなる下層と、Ａｌ（アルミニウム）、Ａｌを含む合金等Ａｌを主成分とする金属材料からなる中層と、Ｔｉ、Ｔｉを含む合金等Ｔｉを主成分とする金属材料からなる上層と、を有している。なお、第１電極Ｅ１等、層間絶縁膜３３の上に形成される電極は、２ｎｄ配線、または２ｎｄメタルと称されても良い。第１電極Ｅ１は半導体層ＳＣの第１領域に接続され、第２電極Ｅ２は半導体層ＳＣの第２領域に接続されている。例えば、半導体層ＳＣの第１領域がソース領域として機能する場合、第１電極Ｅ１はソース電極であり、第２電極Ｅ２はドレイン電極である。第１電極Ｅ１は、層間絶縁膜３３、およびＴＦＴのゲート電極（保持容量電極）ＧＥと共に保持容量Ｃｓ１を形成している。
ＴＦＴおよび共通電源配線２２を覆うように平坦化膜３４が、層間絶縁膜３３、第１電極Ｅ１、第２電極Ｅ２、および共通電源配線２２の上に形成されている。平坦化膜３４としては、感光性アクリル等の有機絶縁材料が多く用いられる。ＣＶＤ等により形成される無機絶縁材料に比べ、配線段差のカバレッジ性や、表面の平坦性に優れている。
平坦化膜３４の上には、導電層３５が設けられている。後述するが、導電層３５は、ＴＦＴの第１電極Ｅ１と画素電極３７（アノード電極）とがコンタクトする領域には形成されず、当該領域において開口部を有している。導電層３５の上には、絶縁層３６が設けられている。例えば、絶縁層３６はシリコン窒化膜で形成されている。絶縁層３６の上には、画素電極３７が設けられている。画素電極３７は、平坦化膜３４および絶縁層３６に形成される開口部を介してＴＦＴの第１電極Ｅ１にコンタクトしている。これによれば、画素電極３７は、当該開口部を介して、ＴＦＴの第１電極Ｅ１と電気的に接続される。導電層３５および画素電極３７は共に、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等の透明導電材料によって形成されている。
なお、上記したＴＦＴおよび画素電極３７を纏めてアノード配線と称しても良い。
導電層３５は、平坦化膜３４に形成される開口部を介して共通電源配線２２にコンタクトしている。導電層３５と共通電源配線２２とがコンタクトする領域において、当該導電層３５の上には、共通電極３８（カソード電極）が設けられている。これによれば、共通電極３８は、導電層３５を介して、共通電源配線２２と電気的に接続される。共通電極３８は、導電層３５および画素電極３７と同様に、例えばＩＴＯやＩＺＯ等の透明導電材料によって形成されている。
なお、共通電源配線２２、導電層３５および共通電極３８を纏めてカソード配線と称しても良い。
さらに、画素電極３７及び共通電極３８は透明導電材料により形成されるものに限らず、Ａｌ（アルミ）、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ｗ（タングステン）などの遮光性の金属材料およびこれら金属材料の積層構造により形成されるものであってもよい。
絶縁層３６、画素電極３７および共通電極３８の上には平坦化膜３９が設けられている。平坦化膜３９は、感光性アクリル等の有機絶縁材料によって形成されている。平坦化膜３９は、画素電極３７および第１中継電極４０（アノード中継電極）を電気的に接続するための開口部と、共通電極３８および第２中継電極４１（カソード中継電極）を電気的に接続するための開口部とを有している。
表示装置１には、上記したように、２つの平坦化膜３４および３９が設けられている。平坦化膜３４および３９は、無機絶縁材料によって形成される絶縁層に比べて、第３方向Ｚへの厚み（膜厚）を有しているため、これら平坦化膜３４および３９のうちの少なくとも一方が無機絶縁材料によって形成される絶縁層である場合に比べて、クッション性に優れるという利点を得ることができる。
表示領域ＤＡにおいて、発光素子１０が実装される。図３においては、１つの発光素子１０のみを図示しているが、実際には、Ｒ、Ｇ、Ｂの発光色を有する発光素子１０が設けられている。発光素子１０と第１中継電極４０とは、アノード端子ＡＮにより電気的に接続されている。アノード端子ＡＮは接続部材であり、例えばはんだ材料である。
発光素子１０は、底部に配置されるアノード端子ＡＮとは反対側の出射面の両端部でカソード端子ＣＡとコンタクトしている。より詳しくは、発光素子１０とカソード端子ＣＡとは、例えば出射面の端部１μｍにおいて重畳し、コンタクトしている。カソード端子ＣＡは、例えばチタン（Ｔｉ）や、黒化処理された金属等、金属材料により形成されることが望ましい。これによれば、明るい場所における表示装置１のコントラストの向上を期待することができる。
カソード端子ＣＡは、後述する素子絶縁層４３に形成される開口部を介して、第２中継電極４１とコンタクトしている。つまり、カソード端子ＣＡと電気的に接続される第２中継電極４１は、アノード端子ＡＮ（および当該アノード端子ＡＮと電気的に接続される第１中継電極４０）と同層に配置されている。
カソード端子ＣＡ、および、発光素子１０の出射面においてカソード端子ＣＡと重畳していない部分を覆うように、透明導電層４２が設けられている。透明導電層４２としては、ＩＴＯやＩＺＯ等の透明導電材料を用いることができる。このように、発光素子１０の出射面においてカソード端子ＣＡと重畳していない部分に設けられる導電層が透明導電層４２であることにより、発光素子１０から光を取り出すことが可能となる。なお、本実施形態において、透明導電層４２は基本的にカソード端子として機能するものでないことから、当該透明導電層４２を省略することも可能である。一方で、透明導電層４２が設けられることにより、冗長性の向上を期待することができる。また後述するが、透明導電層４２は、カソード端子ＣＡと、隣接する副画素から延びるカソード端子ＣＡとが交差する部分において、図３に示すように、凹状になり、他の部分とは異なる厚みを有していても良い。
平坦化膜３９と、カソード端子ＣＡおよび透明導電層４２との間には、素子絶縁層４３が設けられている。素子絶縁層４３は、発光素子１０の間の空隙部に充填された樹脂材料によって形成されている。
透明導電層４２の上には、平坦化膜４４が設けられており、当該平坦化膜４４の上には、偏光板４５が設けられている。平坦化膜４４は、感光性アクリル等の有機絶縁材料によって形成されている。偏光板４５は、図示しない接着層により平坦化膜４４の上に接着されている。
図４は、本実施形態における画素ＰＸ（副画素ＳＰＲ、ＳＰＧおよびＳＰＢ）に形成される複数の開口部（コンタクト部）の位置を説明するための平面図である。なお、図４では、図が煩雑になるのを防ぐために必要な要素のみを記載し、一部の要素の図示を省略している。
図４に示すように、副画素ＳＰＲ、ＳＰＧおよびＳＰＢを含む画素ＰＸは、単個の導電層３５を共用している。換言すれば、導電層３５は、複数の副画素ＳＰＲ、ＳＰＧおよびＳＰＢに亘って連続的に延在するように形成されている。
以下の説明中、副画素ＳＰＲに含まれる要素に対しては符号の末尾にＲをさらに付して説明する。また、副画素ＳＰＧに含まれる要素に対しては符号の末尾にＧをさらに付して説明する。さらに、副画素ＳＰＢに含まれる要素に対しては符号の末尾にＢをさらに付して説明する。
図４に示すように、画素ＰＸに含まれる副画素ＳＰＲ、ＳＰＧおよびＳＰＢにはそれぞれ開口部ＣＨ１～ＣＨ４が形成されている。また、図４に示すように、各画素ＰＸには、開口部ＣＨ５およびＣＨ６が形成されている。
開口部ＣＨ１Ｒは、画素電極３７Ｒと、第１電極Ｅ１Ｒとを、後述する開口部ＣＨ２Ｒにおいてコンタクトさせるために、導電層３５が形成されない領域に相当する。また、開口部ＣＨ１Ｇは、画素電極３７Ｇと、第１電極Ｅ１Ｇとを、後述する開口部ＣＨ２Ｇにおいてコンタクトさせるために、導電層３５が形成されない領域に相当する。さらに、開口部ＣＨ１Ｂは、画素電極３７Ｂと、第１電極Ｅ１Ｂとを、後述する開口部ＣＨ２Ｂにおいてコンタクトさせるために、導電層３５が形成されない領域に相当する。
開口部ＣＨ２Ｒは、画素電極３７Ｒと、第１電極Ｅ１Ｒとをコンタクトするために、平坦化膜３４および絶縁層３６に形成される開口部である。また、開口部ＣＨ２Ｇは、画素電極３７Ｇと、第１電極Ｅ１Ｇとをコンタクトするために、平坦化膜３４および絶縁層３６に形成される開口部である。さらに、開口部ＣＨ２Ｂは、画素電極３７Ｂと、第１電極Ｅ１Ｂとをコンタクトするために、平坦化膜３４および絶縁層３６に形成される開口部である。
図４に示すように、開口部ＣＨ１Ｒは開口部ＣＨ２Ｒよりも大きく形成され、開口部ＣＨ１Ｒと開口部ＣＨ２Ｒとは平面視において重畳している。同様に、開口部ＣＨ１Ｇは開口部ＣＨ２Ｇよりも大きく形成され、開口部ＣＨ１Ｇと開口部ＣＨ２Ｇとは平面視において重畳している。また、開口部ＣＨ１Ｂは開口部ＣＨ２Ｂよりも大きく形成され、開口部ＣＨ１Ｂと開口部ＣＨ２Ｂとは平面視において重畳している。
また、図４に示すように、開口部ＣＨ１ＲおよびＣＨ２Ｒと、開口部ＣＨ１ＧおよびＣＨ２Ｇと、開口部ＣＨ１ＢおよびＣＨ２Ｂとは、第１方向Ｘに略直線状に並んで配置されている。
開口部ＣＨ３Ｒは、導電層３５と、共通電源配線２２とをコンタクトするために、平坦化膜３４に形成される開口部である。また、開口部ＣＨ３Ｇは、導電層３５と、共通電源配線２２とをコンタクトするために、平坦化膜３４に形成される開口部である。さらに、開口部ＣＨ３Ｂは、導電層３５と、共通電源配線２２とをコンタクトするために、平坦化膜３４に形成される開口部である。
図４に示すように、開口部ＣＨ３Ｒ、ＣＨ３ＧおよびＣＨ３Ｂは、第１方向Ｘに略直線状に並んで配置されている。
また、図４に示すように、開口部ＣＨ１ＲおよびＣＨ２Ｒと、開口部ＣＨ３Ｒとは、第２方向Ｙに略直線状に並んで配置されている。同様に、開口部ＣＨ１ＧおよびＣＨ２Ｇと、開口部ＣＨ３Ｇとは第２方向Ｙに略直線状に並んで配置され、開口部ＣＨ１ＢおよびＣＨ２Ｂと、開口部ＣＨ３Ｂとは第２方向Ｙに略直線状に並んで配置されている。
開口部ＣＨ４Ｒは、画素電極３７Ｒと、第１中継電極４０Ｒとをコンタクトするために、平坦化膜３９に形成される開口部である。また、開口部ＣＨ４Ｇは、画素電極３７Ｇと、第１中継電極４０Ｇとをコンタクトするために、平坦化膜３９に形成される開口部である。開口部ＣＨ４Ｂは、画素電極３７Ｂと、第１中継電極４０Ｂとをコンタクトするために、平坦化膜３９に形成される開口部である。
なお、図４に示す例において、開口部ＣＨ４Ｒ、ＣＨ４ＧおよびＣＨ４Ｂのうちの少なくとも１つは、１つの直線状に並んで配置されないように形成されている。具体的には、開口部ＣＨ４ＲおよびＣＨ４Ｂは第１方向Ｘに延在する直線状に並んで配置されているが、開口部ＣＨ４Ｇは当該第１方向Ｘに延在する直線状に並んで配置されていない。また、開口部ＣＨ４ＧおよびＣＨ４Ｂは第２方向Ｙに延在する直線状に並んで配置されているが、開口部ＣＨ４Ｒは当該第２方向Ｙに延在する直線状に並んで配置されていない。
開口部ＣＨ５は、共通電極３８と、第２中継電極４１とをコンタクトするために、平坦化膜３９に形成される開口部である。また、開口部ＣＨ６は、第２中継電極４１と、カソード端子ＣＡとをコンタクトするために、素子絶縁層４３に形成される開口部である。なお、開口部ＣＨ５およびＣＨ６は、図４に示すように、平面視において一部重畳しているが、開口部ＣＨ５およびＣＨ６は、平面視において重畳していなくても良いし、完全に重畳しているとしても良い。
図４に示すように、画素ＰＸの形状が矩形であり、副画素ＳＰＲ、ＳＰＧおよびＳＰＢが当該矩形の４つの頂点のうちの３つの頂点に対応する位置に三角形状に配置されている場合、開口部ＣＨ５およびＣＨ６は残りの１つの頂点に対応する位置に形成されることが望ましい。
ここで、図５を参照して、画素ＰＸに設けられるカソード端子ＣＡのレイアウトについて説明する。図５では、カソード端子ＣＡが、主に、第１方向Ｘに延在して配置されるレイアウトを例示している。なお、カソード端子ＣＡの幅や厚みは、発光素子１０を発光させるために必要な電力に応じた値に設定され、例えば幅１０μｍおよび厚み５０ｎｍに設定されても良い。
具体的には、カソード端子ＣＡは、緑色の発光素子１０Ｇの出射面の端部（矩形状の出射面の第２方向Ｙに延びる辺）と、第１方向Ｘに並んで配置される別の画素ＰＸに含まれる緑色の発光素子１０Ｇの出射面の端部（矩形状の出射面の第２方向Ｙに延びる辺）とを接続するように第１方向Ｘに沿って延在している。換言すれば、カソード端子ＣＡは、発光素子１０Ｇの出射面の両端部と、第１方向Ｘに隣接する別の画素ＰＸに含まれる発光素子１０Ｇの出射面の端部とをそれぞれ接続するように第１方向Ｘに沿って延在している。
また、カソード端子ＣＡは、赤色の発光素子１０Ｒの出射面の一方の端部（矩形状の出射面の第２方向Ｙに延びる二辺のうち、同一画素ＰＸ内の青色の発光素子１０Ｂに近い辺）と、青色の発光素子１０Ｂの出射面の一方の端部（矩形状の出射面の第２方向Ｙに延びる二辺のうち、同一画素ＰＸ内の赤色の発光素子１０Ｒに近い辺）とを接続するように第１方向Ｘに沿って延在している。さらに、カソード端子ＣＡは、発光素子１０Ｒの出射面の他方の端部（矩形状の出射面の第２方向Ｙに延びる二辺のうち、同一画素ＰＸ内の発光素子１０Ｂから遠い辺）と、第１方向Ｘに並んで配置される別の画素ＰＸに含まれる青色の発光素子１０Ｂの出射面の端部（矩形状の出射面の第２方向Ｙに延びる辺）とを接続するように第１方向Ｘに沿って延在している。また、カソード端子ＣＡは、発光素子１０Ｂの出射面の他方の端部（矩形状の出射面の第２方向Ｙに延びる二辺のうち、同一画素ＰＸ内の発光素子１０Ｒから遠い辺）と、第１方向Ｘに並んで配置される別の画素ＰＸに含まれる赤色の発光素子１０Ｒの出射面の端部（矩形状の出射面の第２方向Ｙに延びる辺）とを接続するように第１方向Ｘに沿って延在している。
さらに、カソード端子ＣＡは、発光素子１０Ｂの出射面の端部（矩形状の出射面の第１方向Ｘに延びる辺）と、第２方向Ｙに並んで配置される別の画素ＰＸに含まれる青色の発光素子１０Ｂの出射面の端部（矩形状の出射面の第１方向Ｘに延びる辺）とを接続するように第２方向Ｙに沿って延在している。換言すれば、カソード端子ＣＡは、発光素子１０Ｂの出射面の両端部と、第２方向Ｙに隣接する別の画素ＰＸに含まれる発光素子１０Ｂの出射面の端部とをそれぞれ接続するように第２方向Ｙに沿って延在している。
なお、緑色の発光素子１０Ｇから第１方向Ｘに隣接する別の画素ＰＸに対して延びるカソード端子ＣＡと、青色の発光素子１０Ｂから第２方向Ｙに隣接する別の画素ＰＸに対して延びるカソード端子ＣＡとは、平面視において、開口部ＣＨ６が形成される領域にて交差している。
図５に示すように、カソード端子ＣＡが、主に、第１方向Ｘに延在して配置される場合、カソード端子ＣＡの配置に起因して第１方向Ｘからの光の取り出し効率は若干低下するものの、第２方向Ｙからの光の取り出し効率を向上させることができるという利点を得ることが可能である。
次に、図６を参照して、画素ＰＸに設けられるカソード端子ＣＡの別のレイアウトについて説明する。図６は、図５の場合と異なり、カソード端子ＣＡが、主に、第２方向Ｙに延在して配置されるレイアウトを例示している。
具体的には、カソード端子ＣＡは、第１方向Ｘに並ぶ多数の画素ＰＸにそれぞれ含まれる緑色の発光素子１０Ｇと赤色の発光素子１０Ｒとの間、および、開口部ＣＨ６と青色の発光素子１０Ｂとの間を通って、第１方向Ｘに延在している。
また、カソード端子ＣＡは、発光素子１０Ｇの出射面の一方の端部（矩形状の出射面の第１方向Ｘに延びる二辺のうち、同一画素ＰＸ内の赤色の発光素子１０Ｒに近い辺）と、発光素子１０Ｒの出射面の一方の端部（矩形状の出射面の第１方向Ｘに延びる二辺のうち、同一画素ＰＸ内の緑色の発光素子１０Ｇに近い辺）とを接続するように第２方向Ｙに沿って延在している。さらに、カソード端子ＣＡは、発光素子１０Ｇの出射面の他方の端部（矩形状の出射面の第１方向Ｘに延びる二辺のうち、同一画素ＰＸ内の発光素子１０Ｒに遠い辺）と、第２方向Ｙに並んで配置される別の画素ＰＸに含まれる赤色の発光素子１０Ｒの出射面の端部（矩形状の出射面の第１方向Ｘに延びる辺）とを接続するように第２方向Ｙに沿って延在している。また、カソード端子ＣＡは、発光素子１０Ｒの出射面の他方の端部（矩形状の出射面の第１方向Ｘに延びる二辺のうち、同一画素ＰＸ内の発光素子１０Ｇに遠い辺）と、第２方向Ｙに並んで配置される別の画素ＰＸに含まれる緑色の発光素子１０Ｇの出射面の端部（矩形状の出射面の第１方向Ｘに延びる辺）とを接続するように第２方向Ｙに沿って延在している。
図６に示すように、同一画素ＰＸ内において緑色の発光素子１０Ｇから赤色の発光素子１０Ｒに対して延びるカソード端子ＣＡと、第１方向Ｘに沿って延びるカソード端子ＣＡとは、当然の如く平面視において交差している。
カソード端子ＣＡは、発光素子１０Ｂの出射面の端部（矩形状の出射面の第１方向Ｘに延びる辺）と、第２方向Ｙに並んで配置される別の画素ＰＸに含まれる青色の発光素子１０Ｂの端部（矩形状の出射面の第１方向Ｘに延びる辺）とを接続し、かつ、開口部ＣＨ６を通るように第２方向Ｙに沿って延在している。換言すれば、カソード端子ＣＡは、発光素子１０Ｂの出射面の両端部と、第２方向Ｙに隣接する別の画素ＰＸに含まれる発光素子１０Ｂの出射面の端部とをそれぞれ接続し、かつ、開口部ＣＨ６を通るように第２方向Ｙに沿って延在している。
図６に示すように、青色の発光素子１０Ｂから第２方向Ｙに隣接する別の画素ＰＸに含まれる青色の発光素子１０Ｂに対して延びるカソード端子ＣＡと、第１方向Ｘに沿って延びるカソード端子ＣＡとは、当然の如く平面視において交差している。
図６に示すように、カソード端子ＣＡが、主に、第２方向Ｙに延在して配置される場合、カソード端子ＣＡの配置に起因して第２方向Ｙからの光の取り出し効率は若干低下するものの、第１方向Ｘからの光の取り出し効率を向上させることができるという利点を得ることが可能である。
また、図５に示したレイアウトの場合、青色の発光素子１０Ｂの四方においてカソード端子ＣＡがコンタクトしているため、青色の出射光が取り出しにくい可能性があるが、図６に示したレイアウトの場合、いずれの色の発光素子１０Ｒ、１０Ｇおよび１０Ｂも２つの端部においてカソード端子ＣＡとコンタクトしており、カソード端子ＣＡが四方にコンタクトすることがないため、特定の色の出射光が取り出しにくくなるといった可能性を抑制することができる。
さらに、図５に示したレイアウトの場合、赤色の発光素子１０Ｒのカソード端子ＣＡへの電圧供給は、青色の発光素子１０Ｂのカソード端子ＣＡを介して行われる（ブリッジされる）ため、発光素子１０Ｒと、発光素子１０Ｇおよび１０Ｂとの間で印加される電圧が多少異なる可能性があるが、図６に示したレイアウトの場合、いずれの色の発光素子１０Ｒ、１０Ｇおよび１０Ｂにも第１方向Ｘに沿って延在するカソード端子ＣＡを介して均等に電圧が供給されるため、上記したような異なる電圧が印加されてしまう可能性を抑制することができる。
以下では、比較例を用いて、本実施形態に係る表示装置１の効果について説明する。なお、比較例は、本実施形態に係る表示装置１が奏し得る効果の一部を説明するためのものであって、比較例と本実施形態とで共通する構成や効果を本願発明の範囲から除外するものではない。
図７は、比較例に係る表示装置１００の断面構造を模式的に表したものである。比較例に係る表示装置１００は、表示領域ＤＡの外側の非表示領域ＮＤＡにおいてカソード端子ＣＡと電源配線とが接続している点と、カソード端子ＣＡが透明導電材料により形成されている点とで、本実施形態に係る表示装置１と相違している。
比較例に係る表示装置１００においては、画素ＰＸに含まれる発光素子１０のカソード端子ＣＡをＩＴＯ等の透明導電材料により形成し、当該カソード端子ＣＡを多数の画素ＰＸで共用し、当該カソード端子ＣＡには非表示領域ＮＤＡに設けられる電源配線から供給される電圧が印加されている。この場合、ＩＴＯの抵抗に基づく電圧降下が生じてしまい、非表示領域ＮＤＡに設けられる電源配線から離れて配置される発光素子１０（例えば、表示領域ＤＡの中央近辺に配置される発光素子１０）ほど、カソード端子ＣＡに印加される電圧が小さくなってしまうという問題がある。
これに対し、本実施形態に係る表示装置１においては、画素ＰＸ毎に、上記した電源配線に相当する共通電源配線２２（カソード配線）が設けられているので、低抵抗化を図ることができ、上記した電圧降下が生じる可能性を抑制することができる。
また、本実施形態に係る表示装置１においては、カソード端子ＣＡを、ＩＴＯ等の透明導電材料ではなく、チタンや黒化処理された金属等の金属材料により形成しているため、比較例に係る表示装置１００に比べて、低抵抗化を図ることができ、上記した電圧降下が生じる可能性をさらに抑制することができる。
さらに、本実施形態に係る表示装置１は、図５および図６に示したように、カソード端子ＣＡのレイアウト次第で、光の取り出し効率を変化させることが可能であり、ユーザの多種多様なニーズに応えることができるという利点を得ることもできる。
以上説明した一実施形態によれば、アノード端子ＡＮとカソード端子ＣＡとが対向配置される発光素子１０（マイクロＬＥＤ）に生じる電圧降下を抑制し得る表示装置１を提供することが可能である。
以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
１…表示装置、１０…発光素子、２２…共通電源配線、３１…絶縁層、３２…アンダーコート層、３３…層間絶縁膜、３４…平坦化膜、３５…導電層、３６…絶縁層、３７…画素電極、３８…共通電極、３９…平坦化膜、４０…第１中継電極、４１…第２中継電極、４２…透明導電層、４３…素子絶縁層、４４…平坦化膜、４５…偏光板、ＡＮ…アノード端子、ＣＡ…カソード端子、Ｅ１…第１電極、Ｅ２…第２電極、ＧＥ…ゲート電極、ＧＩ…ゲート絶縁膜、ＳＣ…半導体層。

Claims (6)

  1. 基板と、
    前記基板上に実装される発光素子と、
    前記発光素子の底部に配置されるアノード端子と、
    前記アノード端子とは反対側の前記発光素子の出射面に配置されるカソード端子と、
    透明導電層と、
    を具備し、
    前記カソード端子は、金属材料により形成され、
    前記カソード端子は、前記出射面の端部と重畳し、前記出射面の中央部分とは重畳せず、
    前記透明導電層は、前記カソード端子、および、前記出射面の中央部分の上に配置される、
    表示装置。
  2. 前記発光素子、前記アノード端子および前記カソード端子をそれぞれ含む複数の画素を具備し、
    前記カソード端子に印加される電圧を供給するためのカソード配線が、前記画素毎に設けられる、
    請求項１に記載の表示装置。
  3. 前記アノード端子に印加される電圧を供給するためのアノード配線を具備し、
    前記カソード端子は、カソード中継電極を介して前記カソード配線と電気的に接続され、
    前記アノード端子は、アノード中継電極を介して前記アノード配線と電気的に接続され、
    前記アノード中継電極と前記カソード中継電極とは、同層に配置され、かつ、平面視において重畳しない、
    請求項２に記載の表示装置。
  4. 前記カソード端子は、
    前記出射面の端部と、前記表示装置の短辺と平行な第１方向に隣接する発光素子の出射面の端部とを接続し、かつ、前記カソード中継電極とコンタクトされるコンタクト部と平面視において重畳するように、前記第１方向に延在する、
    請求項３に記載の表示装置。
  5. 前記カソード端子は、
    前記出射面の端部と、前記表示装置の長辺と平行な第２方向に隣接する発光素子の出射面の端部とを接続し、かつ、前記カソード中継電極とコンタクトされるコンタクト部と平面視において重畳するように、前記第２方向に延在する、
    請求項３に記載の表示装置。
  6. 前記画素は、矩形状であり、
    前記矩形の４つの頂点のうちの３つの頂点に対応する位置に赤色、緑色および青色の発光素子が三角形状に配置され、前記３つの頂点とは異なる１つの頂点に対応する位置に前記カソード端子と前記カソード中継電極とを電気的に接続するためのコンタクト部が配置される、
    請求項３に記載の表示装置。
JP2019090813A 2019-05-13 2019-05-13 表示装置 Active JP7274929B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019090813A JP7274929B2 (ja) 2019-05-13 2019-05-13 表示装置
PCT/JP2020/016341 WO2020230497A1 (ja) 2019-05-13 2020-04-13 表示装置
TW109115858A TWI750656B (zh) 2019-05-13 2020-05-13 顯示裝置
US17/454,535 US20220068902A1 (en) 2019-05-13 2021-11-11 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019090813A JP7274929B2 (ja) 2019-05-13 2019-05-13 表示装置

Publications (2)

Publication Number Publication Date
JP2020187234A JP2020187234A (ja) 2020-11-19
JP7274929B2 true JP7274929B2 (ja) 2023-05-17

Family

ID=73222491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019090813A Active JP7274929B2 (ja) 2019-05-13 2019-05-13 表示装置

Country Status (4)

Country Link
US (1) US20220068902A1 (ja)
JP (1) JP7274929B2 (ja)
TW (1) TWI750656B (ja)
WO (1) WO2020230497A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224225A (zh) * 2021-05-08 2021-08-06 厦门技师学院(厦门市高级技工学校、厦门市高技能人才公共实训服务中心、厦门市劳动保护宣传教育中心) 一种led显示面板
JP2023005830A (ja) * 2021-06-29 2023-01-18 株式会社ジャパンディスプレイ 表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019142A (ja) 2004-07-01 2006-01-19 Casio Comput Co Ltd 発光素子及び画像表示装置
JP2007073499A (ja) 2005-08-08 2007-03-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2010245365A (ja) 2009-04-08 2010-10-28 Sony Corp 半導体発光素子組立体の製造方法、半導体発光素子、電子機器、及び、画像表示装置
JP2013021175A (ja) 2011-07-12 2013-01-31 Toshiba Corp 半導体発光素子
JP2019204823A (ja) 2018-05-21 2019-11-28 シャープ株式会社 マイクロ発光素子、画像表示素子およびその形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317396B2 (ja) * 1973-04-18 1978-06-08
JPS63120287U (ja) * 1986-12-29 1988-08-03
JP2001052858A (ja) * 1999-08-05 2001-02-23 Futaba Corp 有機ｅｌ表示装置
JP2002318556A (ja) * 2001-04-20 2002-10-31 Toshiba Corp アクティブマトリクス型平面表示装置およびその製造方法
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
JP2004304161A (ja) * 2003-03-14 2004-10-28 Sony Corp 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法
JP4852660B2 (ja) * 2008-12-18 2012-01-11 パナソニック株式会社 有機エレクトロルミネッセンス表示装置及びその製造方法
US20130069067A1 (en) * 2011-09-20 2013-03-21 Keun Chun Youn Organic light emitting diode (oled) display device and method for manufacturing the same
EP3207570A4 (en) * 2014-10-17 2018-03-14 Intel Corporation Microled display&assembly
CN109065597B (zh) * 2018-08-17 2020-12-04 京东方科技集团股份有限公司 有机发光显示基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019142A (ja) 2004-07-01 2006-01-19 Casio Comput Co Ltd 発光素子及び画像表示装置
JP2007073499A (ja) 2005-08-08 2007-03-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2010245365A (ja) 2009-04-08 2010-10-28 Sony Corp 半導体発光素子組立体の製造方法、半導体発光素子、電子機器、及び、画像表示装置
JP2013021175A (ja) 2011-07-12 2013-01-31 Toshiba Corp 半導体発光素子
JP2019204823A (ja) 2018-05-21 2019-11-28 シャープ株式会社 マイクロ発光素子、画像表示素子およびその形成方法

Also Published As

Publication number Publication date
US20220068902A1 (en) 2022-03-03
TW202101415A (zh) 2021-01-01
WO2020230497A1 (ja) 2020-11-19
TWI750656B (zh) 2021-12-21
JP2020187234A (ja) 2020-11-19

Similar Documents

Publication Publication Date Title
KR102432349B1 (ko) 플렉서블 디스플레이 장치
KR102271585B1 (ko) 표시 장치
US9245936B2 (en) Multi-display apparatus
US20220005994A1 (en) Display device
US10355063B2 (en) Organic light emitting display panel and organic light emitting diode display device including the same
US11955492B2 (en) Display device
US20210328002A1 (en) Display device
US20200203442A1 (en) Display panel
CN114746928B (zh) 显示装置
WO2020137213A1 (ja) 表示装置
US20220068902A1 (en) Display device
US20220158036A1 (en) Display device
US11574592B2 (en) Display device
US20180358423A1 (en) Display device
JP7490504B2 (ja) 表示装置
US20230380243A1 (en) Electronic apparatus and display device
US11630529B2 (en) Display device
KR101932514B1 (ko) 유기전계 발광소자
KR102528298B1 (ko) 표시 장치의 제조 방법
JP2022098885A (ja) 表示装置及びその製造方法
JP2022098894A (ja) 表示装置及びその製造方法
JP2022098889A (ja) 表示装置
JP2022098886A (ja) マルチディスプレイ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230502

R150 Certificate of patent or registration of utility model

Ref document number: 7274929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150