KR102528298B1 - 표시 장치의 제조 방법 - Google Patents

표시 장치의 제조 방법 Download PDF

Info

Publication number
KR102528298B1
KR102528298B1 KR1020150181849A KR20150181849A KR102528298B1 KR 102528298 B1 KR102528298 B1 KR 102528298B1 KR 1020150181849 A KR1020150181849 A KR 1020150181849A KR 20150181849 A KR20150181849 A KR 20150181849A KR 102528298 B1 KR102528298 B1 KR 102528298B1
Authority
KR
South Korea
Prior art keywords
layer
pad
electrode
data wiring
pads
Prior art date
Application number
KR1020150181849A
Other languages
English (en)
Other versions
KR20170073790A (ko
Inventor
이봉원
강승배
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150181849A priority Critical patent/KR102528298B1/ko
Publication of KR20170073790A publication Critical patent/KR20170073790A/ko
Application granted granted Critical
Publication of KR102528298B1 publication Critical patent/KR102528298B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는 표시 영역 및 패드 영역을 포함하는 기판을 준비하는 단계, 상기 표시 영역 및 상기 패드 영역에 데이터 배선층을 형성하는 단계, 상기 표시 영역에 위치하는 상기 데이터 배선층의 상부에 비아층을 형성하는 단계 및 상기 표시 영역의 비아층의 상부 및 상기 패드 영역의 데이터 배선층의 상부에 제1 전극층을 형성하는 단계를 포함하고, 상기 데이터 배선층을 형성하는 단계에서 상기 패드 영역에 형성되는 데이터 배선층은 패드; 및 연결부;를 포함하여 형성되는 표시 장치의 제조 방법을 개시한다.

Description

표시 장치의 제조 방법{The Method of manufacturing display device}
본 발명은 표시 장치의 제조 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정 표시장치(Liquid Crystal Display: LCD), 유기전계발광소자(Organic Light Emitting Diodes: OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다.
표시 장치의 패드 영역은 드라이버 IC, 드라이버 IC와 표시 영역의 화소 회로를 연결시키는 패드 및 팬 아웃 배선 등을 포함할 수 있다. 표시 장치를 제조하는 방법에 있어서 상기 패드 영역에서 갈바닉 반응이 발생할 수 있다.
패드 영역 내의 아일랜드 형태의 패드들은 갈바닉 반응에 의해 발생한 환원성 입자가 집중되고, 집중된 환원성 입자에 의해 암점 불량, 신뢰성 불량 등이 발생하는 문제가 있었다.
본 발명의 목적은, 표시 장치의 제조 방법을 제공하는데 있다.
본 발명의 일 실시예는 표시 영역 및 패드 영역을 포함하는 기판을 준비하는 단계, 상기 표시 영역 및 상기 패드 영역에 데이터 배선층을 형성하는 단계, 상기 표시 영역에 위치하는 상기 데이터 배선층의 상부에 비아층을 형성하는 단계 및 상기 표시 영역의 비아층의 상부 및 상기 패드 영역의 데이터 배선층의 상부에 제1 전극층을 형성하는 단계를 포함하고, 상기 데이터 배선층을 형성하는 단계에서 상기 패드 영역에 형성되는 데이터 배선층은 패드 및 연결부를 포함하여 형성되는 표시 장치의 제조 방법을 개시한다.
본 실시예에 있어서, 상기 패드 영역 내에 형성되는 상기 제1 전극층은 상기 패드의 상부에 형성될 수 있다.
본 실시예에 있어서, 상기 제1 전극층을 형성하는 단계를 수행한 후, 화소 정의막 형성을 위한 유기막을 코팅하는 코팅단계를 더 포함할 수 있다.
본 실시예에 있어서, 상기 유기막을 코팅한 후, 특정 영역을 빛에 노출시키는 노광단계 및 상기 화소 정의막의 개구 형성을 위해 유기막을 식각하는 식각단계를 더 포함할 수 있다.
본 실시예에 있어서, 상기 노광 및 식각 단계에서 상기 연결부가 제거될 수 있다.
본 실시예에 있어서, 상기 패드는 2개 이상 복수개로 형성되고, 상기 연결부는 상기 2개 이상의 패드들을 연결하도록 형성될 수 있다.
본 실시예에 있어서, 상기 연결부는 상기 2개의 패드들 사이에 형성될 수 있다.
본 실시예에 있어서, 상기 연결부는 2개의 패드들 사이에 각각 형성되어 복수개로 형성될 수 있다.
본 실시예에 있어서, 상기 연결부는 상기 복수의 패드들의 일측에 구비되어 각각의 패드들에 연결될 수 있다.
본 실시예에 있어서, 상기 패드는 데이터 배선층 및 제1 전극층으로 이루어질 수 있다.
본 실시예에 있어서, 상기 연결부는 데이터 배선층으로 이루어질 수 있다.
본 발명의 일 실시예에 따르면, 아일랜드 형 패드 형성시 환원성 입자를 효율적으로 이동시켜 암점 불량, 신뢰성 불량의 문제를 해소할 수 있는 유리한 효과가 있다.
또한, 환원성 입자를 이동시킨 후, 아일랜드 형 패드를 연결하는 연결부를 별도의 공정 없이 화소 정의막 형성시 함께 제거할 수 있는 유리한 효과가 있다.
본 발명의 효과는 상술한 내용 이외에도, 도면을 참조하여 이하에서 설명할 내용으로부터도 도출될 수 있음은 물론이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 표시 영역(DA)의 단면의 일부를 개략적으로 도시한 단면도이다.
도 3은 표시 영역(DA)과 패드 영역(PAD)의 단면의 일부를 개략적으로 도시한 단면도이다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차로 도시한 평면도이다.
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 순차로 도시한 평면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 도시한 순서도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조 하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위"에 또는 "상"에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
선택적 실시예로서, 기판(100)은 다양한 소재를 포함할 수 있다. 선택적 실시예로서, 기판(100)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 그러나, 기판(100)은 반드시 이에 한정되는 것은 아니며, 투명한 플라스틱 재질로 형성할 수도 있다. 플라스틱 재질은 절연성 유기물인 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다.
화상이 기판(100)방향으로 구현되는 배면 발광형인 경우에 기판(100)은 투명한 재질로 형성해야 한다. 그러나 화상이 기판(100)의 반대 방향으로 구현되는 전면 발광형인 경우에 기판(100)은 반드시 투명한 재질로 형성할 필요는 없다. 이 경우 금속으로 기판(100)을 형성할 수 있다. 금속으로 기판(100)을 형성할 경우 기판(100)은 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, Inconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다.
기판(100)은 사용자가 인식할 수 있는 화상을 구현하는 표시 영역(DA)과 상기 표시 영역(DA)의 외곽 영역인 비표시 영역(NDA)를 포함할 수 있다.
표시 영역(DA)에는 유기 발광 소자, 액정 표시 소자와 같은 빛을 발생시키는 다양한 소자가 구비될 수 있으며, 비표시 영역(NDA)에는 전원을 공급하는 전압선이 배치될 수 있다.
또한, 비표시 영역(NDA)에는 전원 공급장치(미도시) 또는 신호 생성장치(미도시)로부터 전기적 신호를 표시 영역(DA)으로 전달하는 패드 영역(PAD)이 배치될 수 있다.
패드 영역(PAD)에는 드라이버 IC(410), 드라이버 IC와 화소 회로를 연결시키는 패드(430) 및 팬 아웃 배선(420)을 포함할 수 있다.
드라이버 IC(410)는 데이터 신호를 공급하기 위한 데이터 구동부가 포함될 수 있으며 그 밖에도 화소 회로의 구동에 필요한 각종 기능부가 포함될 수 있다. 드라이버 IC(410)는 COG(chip on glass) 타입으로 기판(100)에 실장된다. 드라이버 IC(410)의 일측에는 기판(100) 상에 형성된 패드(430)과 전기적으로 접속하는 접속 단자(미도시)를 포함한다. 패드(430)와 접속 단자(미도시) 사이에는 도전성 볼을 포함하여 통전이 가능한 접착 물질을 개재하여 패드(430)와 접속 단자(미도시)를 본딩할 수 있다. 이러한 접착 물질로는 예를 들어 이방성 도전 필름 (Anisotropic Conductive Film), 자가 정렬형 전도 필름(Self Organizing Conductive Film) 등을 사용할 수 있다.
패드(430)는 기판(100) 상에 형성되어, 드라이버 IC(410)의 접속 단자가 전기적으로 접속하는 부분이다. 패드(430)는 팬 아웃 배선(420)과 전기적으로 접속된다. 도 1에서 보이는 바와 같이, 패드(430)는 팬 아웃 배선(420)과 다른 층으로 형성될 수 있으나, 이에 한정되지 않는다. 패드(430)는 팬 아웃 배선(420)으로부터 신장되어 동일한 층에 배치될 수 있다. 패드(430)는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 은(Ag) 및 티타늄(Ti) 중 선택된 적어도 하나를 포함하는 물질로 단일층 또는 다층으로 형성될 수 있다.
팬 아웃 배선(420)은 상기 패드(430)와 상기 화소 회로를 연결 시키는 역할을 할 수 있다. 팬 아웃 배선(420)은 게이트 전극(G, 도 2 참고)과 동일한 층에 동일한 물질로 형성될 수 있다.
도 2는 표시 영역(DA)의 단면의 일부를 개략적으로 도시한 단면도이다.
상술한 바와 같이 표시 영역(DA)에는 유기 발광 소자, 액정 표시 소자와 같은 빛을 발생시키는 다양한 소자 및 박막 트랜지스터(TFT)가 구비될 수 있다.
본 실시예의 표시 영역(DA)이 유기 발광 소자(OLED)를 포함하는 것에 한정되지는 않으나 이하에서는 설명의 편의를 위하여 상기 표시 영역(DA)이 유기 발광 소자(OLED)로 구성되는 경우에 한정하여 설명하도록 한다.
기판(100) 상에는 버퍼층(110)이 형성될 수 있다. 버퍼층(110)은 기판(100)의 상부에 평탄면을 제공할 수 있고, 기판(100)을 통하여 침투하는 이물 또는 습기를 차단할 수 있다. 예를 들어, 버퍼층(110)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수 있다. 버퍼층(110)은 표시영역(DA)상에 형성되고, 비표시영역까지 배치되도록 연장되어 형성될 수 있다.
표시 영역(DA)은 일 예로 장방형일 수 있으며, 표시 영역(DA) 내에는 박막 트랜지스터(TFT) 및 박막 트랜지스터(TFT)와 전기적으로 연결된 유기발광소자(OLED)가 위치할 수 있다.
박막 트랜지스터(TFT)는 활성층(A), 게이트 전극(G), 소스 전극(S) 및 드레인 전극(D)을 포함할 수 있다.
이하에서는 박막 트랜지스터(TFT)가 활성층(A), 게이트 전극(G), 소스 전극(S) 및 드레인 전극(D)이 순차적으로 형성된 탑 게이트 타입(top gate type)인 경우를 도시하였다. 그러나 본 실시예는 이에 한정되지 않고 바텀 게이트 타입(bottom gate type) 등 다양한 타입의 박막 트랜지스터가 채용될 수 있다.
활성층(A)은 폴리 실리콘으로 이루어질 수 있으며, 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함할 수 있다. 여기서, 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다.
활성층(A)이 형성된 후 활성층(A)의 상부에는 게이트 절연막(210)이 기판(100) 전면(全面)에 형성될 수 있다. 게이트 절연막(210)은 실리콘산화물 또는 실리콘질화물 등의 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 게이트 절연막(210)은 활성층(A)과 상부에 위치하는 게이트 전극(G)을 절연하는 역할을 한다. 게이트 절연막(210)은 표시 영역(DA)뿐만 아니라 비표시영역의 일부에까지 연장되어 형성될 수 있다.
상기 게이트 절연막(210)을 형성한 후 게이트 절연막(210)의 상부에 게이트 전극(G)이 형성될 수 있다. 상기 게이트 전극(G)은 포토리소그래피 공정과 식각 공정을 통하여 형성될 수 있다.
게이트 전극(G)은 게이트 절연막(210)의 상부에 형성된다. 게이트 전극(G)은 박막 트랜지스터(TFT)에 온/오프 신호를 인가하는 게이트 라인(미도시)과 연결될 수 있다.
게이트 전극(G)은 저저항 금속 물질로 이루어질 수 있다. 게이트 전극(G)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
상기 게이트 전극(G)이 형성된 후 층간 절연막(230)이 기판 전면(全面)에 형성될 수 있다. 층간 절연막(230)은 소스 전극(S) 및 드레인 전극(D)과 게이트 전극(G)을 절연한다. 층간 절연막(230)은 표시 영역(DA)뿐만 아니라 비표시 영역의 일부에까지 연장되어 형성될 수 있다.
층간 절연막(230)은 무기물로 이루어질 수 있다. 선택적 실시예로서 층간 절연막(230)은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZrO2) 등을 포함할 수 있다.
층간 절연막(230)은 실리콘산화물(SiOx) 및/또는 실리콘질화물(SiNx) 등의 무기물로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 일부 실시예에서, 층간 절연막(230)은 SiOx/SiNy 또는 SiNx/SiOy의 이중 구조로 이루어질 수 있다.
층간 절연막(230)의 상부에는 박막 트랜지스터의 소스 전극(S), 드레인 전극(D)이 배치될 수 있다. 소스 전극(S) 및 드레인 전극(D)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 소스 전극(S) 및 드레인 전극(D)은 활성층(A)의 영역과 접촉하도록 형성된다.
소스 전극(S)과 드레인 전극(D)을 덮도록 기판(100) 전면(全面)에 비아층(250)이 형성될 수 있다. 비아층(250)은 박막 트랜지스터(TFT)로부터 비롯된 단차를 해소하고 상면을 평탄하게 하여, 하부 요철에 의해 유기 발광 소자(OLED)에 불량이 발생하는 것을 방지한다
비아층(250)은 절연물질로 이루어질 수 있다. 예를 들면, 비아층(250)은 무기물, 유기물, 또는 유/무기 복합물로 단층 또는 복수층의 구조로 형성될 수 있으며, 다양한 증착방법에 의해서 형성될 수 있다. 일부 실시예에서, 비아층(250)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(poly phenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 하나 이상의 물질로 형성될 수 있다.
상기 비아층(250)의 상부에는 유기 발광 소자(OLED)가 구비된다. 유기 발광 소자(OLED)는 제1 전극(281), 유기 발광층을 포함하는 중간층(283), 및 제2 전극(285)을 포함한다. 도 2에 도시된 바와 같이 상기 제1 전극(281)은 드레인 전극(D)과 전기적으로 연결될 수 있다.
제1 전극(281) 및/또는 제2 전극(285)은 투명 전극 또는 반사형 전극으로 구비될 수 있다. 투명 전극으로 구비될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있고, 반사형 전극으로 구비될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 형성된 반사막과, ITO, IZO, ZnO 또는 In2O3로 형성된 투명막을 포함할 수 있다. 일부 실시예에서, 제1 전극(281) 또는 제2 전극(285)은 ITO/Ag/ITO 구조를 가질 수 있다.
제1 전극(281)은 비아층(250)상에 형성되고, 비아층(250)에 형성된 컨택홀을 통하여 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 제1 전극(281) 일 예로, 반사 전극일 수 있다. 예를 들어, 제1 전극(281)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
제1 전극(281)과 대향되도록 배치된 제2 전극(285)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극을 더 형성할 수 있다. 따라서, 제2 전극(285)은 중간층(283)에 포함된 유기 발광층에서 방출된 광을 투과시킬 수 있다. 즉, 유기 발광층에서 방출되는 광은 직접 또는 반사 전극으로 구성된 제1 전극(281)에 의해 반사되어, 제2 전극(285) 측으로 방출될 수 있다.
그러나, 본 실시예의 표시 영역(DA)은 전면 발광형으로 제한되지 않으며, 유기 발광층에서 방출된 광이 기판(100) 측으로 방출되는 배면 발광형일 수도 있다. 이 경우, 제1 전극(281)은 투명 또는 반투명 전극으로 구성되고, 제2 전극(285)은 반사 전극으로 구성될 수 있다. 또한, 본 실시예의 표시 영역(DA)은 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.
한편, 대향 전극(285)상에는 절연 물질로 화소 정의막(270)이 형성될 수 있다. 화소 정의막(270)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소 정의막(270)은 화소 영역과 비화소 영역을 정의하는 역할을 할 수 있다. 화소 정의막(270)은 제1 전극(281)을 노출하는 개구(270a)를 포함하며 기판(100)을 전면적으로 덮도록 형성될 수 있다.
도 3은 표시 영역(DA)과 패드 영역(PAD)의 단면의 일부를 개략적으로 도시한 단면도이다. 도 3에서, 도 1 및 도 2와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들의 중복 설명은 생략한다.
표시 영역(DA)은 데이터 배선층(240), 비아층(250), 제1 전극층(281)이 순차로 형성될 수 있다.
데이터 배선층(240)은 도 2에 도시된 박막 트랜지스터(TFT)의 소스 전극(S) 및 드레인 전극(D)과 동일한 층에 형성될 수 있으며, 데이터 배선층(240)의 일부가 소스 전극(S) 및 드레인 전극(D)을 형성할 수 있다.
선택적 실시예로서, 데이터 배선층(240)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 이루어질 수 있다.
데이터 배선층(240)의 상부에는 비아층(250)이 형성되어 하부의 데이터 배선층(240)과 상부의 제1 전극층(281)을 절연시키는 역할을 할 수 있다.
선택적 실시예로서, 비아층(250)은 절연물질로 이루어질 수 있다. 예를 들면, 비아층(250)은 무기물, 유기물, 또는 유/무기 복합물로 단층 또는 복수층의 구조로 형성될 수 있으며, 다양한 증착방법에 의해서 형성될 수 있다.
비아층(250)의 상부에는 유기 발광 소자(OLED, 도 2)를 이루는 제1 전극층(281)이 형성될 수 있다.
패드 영역(PAD)은 비아층(250) 없이 데이터 배선층(240), 제1 전극층(281)만이 순차로 적층되어 형성될 수 있다.
패드 영역(PAD)에서는 상술한 바와 같이 드라이버 IC(410, 도 1 참고)가 부착되어야 하므로 절연 물질인 비아층(250)이 형성되지 않고 데이터 배선층(240)의 상부에 곧바로 제1 전극층(281)이 형성될 수 있다.
다만, 데이터 배선층(240)의 상부에 곧바로 제1 전극층(281)이 형성되는 경우에는 다른 전위를 갖는 두 금속층이 접하게 되고, 갈바닉(galvanic) 반응에 의해 환원성 입자가 발생하는 문제가 있다.
특히, 패드 영역(PAD)에 포함되는 복수의 패드(430, 도 1 참고)들을 모두 분리된 아일랜드형 패드로 형성하는 경우에는 발생한 환원성 입자들이 이동하지 못하고 아일랜드형 패드에 집중되므로 암점 불량, 신뢰성 불량 등의 문제가 발생할 염려가 있다.
이러한 문제를 해소하기 위한 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 이하에서 설명하도록 한다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차로 도시한 평면도이다. 도 4a 내지 도 4c에서, 도 1 및 도 2와 동일한 참조 부호는 동일 부재를 나타낸다. 도 4a 내지 도 4c는 패드 영역(PAD)만을 확대하여 개략적으로 도시한 평면도이다.
먼저, 데이터 배선(240)을 패드(430)와 연결부(430l)를 포함하도록 형성할 수 있다.
선택적 실시예로서 패드(430)는 2개 이상 복수의 패드(430)들을 포함하도록 형성될 수 있다.
도 4a에 도시된 바와 같이 복수개의 패드(430)들은 각각이 분리되어 아일랜드 형으로 형성될 수 있다. 물론, 패드(430)의 크기 또는 형태가 도면에 도시된 것에 한정되는 것은 아니며, 편의상 개략적으로 도시한 일 실시예에 불과하다.
선택적 실시예로서, 본 실시예에 따른 표시 장치의 제조 방법에서 아일랜드 형 패드(430)들을 연결시키는 연결부(430l)는 패드(430)들과 동시에 형성될 수 있다.
선택적 실시예로서, 연결부(430l)는 2개 이상 복수개의 연결부(430l)들을 포함하도록 형성될 수 있다.
선택적 실시예로서, 연결부(430l)는 2개의 패드(430)의 사이에서 2개의 패드(430)들을 연결하는 선 형태로 각각 형성될 수 있다.
물론, 연결부(430l)의 크기 및 형태가 도시된 실시예에 한정되는 것은 아니며, 더욱 두꺼운 두께로 형성되거나 얇은 두께로 형성될 수 있으며 아일랜드 형 패드(430)들을 연결시키는 것이라면 어떤 형태로도 형성될 수 있다.
본 실시예에 따른 표시 장치의 제조 방법은 패드 영역(PAD)에서 데이터 배선(240)의 형성시 복수개의 패드(430)들 및 상기 패드(430)들을 연결시키는 연결부(430l)을 포함하여 형성함에 따라 이후 발생하는 환원성 입자들이 연결부(430l)를 통하여 이동할 수 있는 유리한 효과가 있다.
즉, 패드(430)들이 아일랜드 형으로 형성되는 경우 환원성 입자들이 발생하더라도, 이동하지 못하고 패드(430)들에 집중되어 표시 장치의 신뢰성에 영향을 미치는 문제가 있었으나, 본 실시예에 따른 표시 장치의 제조 방법은 연결부(430l)가 형성됨에 따라 환원성 입자가 패드(430)들에 집중되는 것이 아니라 연결부(430l)를 통해 용이하게 이동할 수 있어 이후 암점 불량 등의 문제를 방지할 수 있는 유리한 효과가 있다.
다음으로, 도 4b를 참고하면, 패드 영역(PAD)에 제1 전극층(281)이 형성될 수 있다. 도 3을 참고하여 전술한 바와 같이 표시 영역(DA)에서는 데이터 배선층(240)과 제1 전극층(281) 사이를 절연시키는 비아층(250, 도 3 참고)을 형성하였으나, 패드 영역(PAD)에서는 드라이버 IC의 부착을 위해 데이터 배선층(240) 형성후 곧바로 상부에 제1 전극층(281)이 형성될 수 있다.
제1 전극층(281)은 패드(430)를 형성할 수 있다.
선택적 실시예로서, 2개 이상의 복수개의 패드(430)들을 형성할 수 있다.
제1 전극층(281)은 데이터 배선층(240)과 달리 연결부(430l)는 포함하지 않도록 형성된다. 즉, 제1 전극층(281)은 패드(430)와 연결부(430l)를 포함하는 데이터 배선층(240) 가운데 패드(430)를 이루는 데이터 배선층(240)의 상부에만 형성될 수 있다.
상술한 바와 같이, 패드(430)를 이루는 데이터 배선층(240)과 제1 전극층(281)이 직접 접하도록 형성됨에 따라 상이한 전위차의 두 전극의 접촉에 의해 갈바닉 반응이 일어나고, 환원성 입자가 발생하게 된다.
이 때, 본 실시예에 따른 표시 장치의 제조 방법은 복수의 패드(430)들이 데이터 배선층(240)으로 이루어지는 연결부(430l)로 연결되어 있는바 환원성 입자가 패드(430)에 집중되지 않고 연결부(430l)를 통하여 이동할 수 있는 유리한 효과가 있다.
다음으로, 도 4c를 참고하면 데이터 배선층(240)으로 이루어지는 연결부(430l)는 제거될 수 있으며, 최종적으로 패드 영역(PAD)은 연결되지 않은 아일랜드 형의 복수의 패드(430)들을 포함할 수 있다.
연결부(430l)를 제거하는 과정에 대하여는 이후에 순서도를 참고하여 상세히 설명하도록 한다.
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 순차로 도시한 평면도이다. 도 5a 내지 도 5c에서, 도 1 내지 도 4c와 동일한 참조 부호는 동일 부재를 나타낸다. 도 5a 내지 도 5c는 패드 영역(PAD)만을 확대하여 개략적으로 도시한 평면도이다.
먼저, 데이터 배선(240)을 패드(430)와 연결부(430l')를 포함하도록 형성할 수 있다.
선택적 실시예로서 패드(430)는 2개 이상 복수의 패드(430)들을 포함하도록 형성될 수 있다.
선택적 실시예로서 연결부(430l')는 이웃한 패드(430)들의 사이에 배치되지 않고, 복수개의 패드(430)들의 일측에 구비되어 각각의 패드(430)들에 연결되도록 형성될 수 있다.
즉, 도 5a에 도시된 바와 같이 연결부(430l')는 복수개의 패드(430)들 각각에 연결되도록 형성될 수 있다. 연결부(430l')는 일체로 형성될 수 있으며, 하나의 본체로부터 복수의 가지들이 뻗어져 각각의 패드(430)들에 연결되도록 형성될 수 있다.
다만, 이는 일 실시예에 불과한 것이며 연결부(430l')의 형태 및 크기가 이에 한정되는 것은 아니다. 연결부(430l')는 복수의 패드(430)들을 연결하는 것이라면 어떤 형태로도 형성될 수 있음은 물론이다.
본 실시예에 따른 표시 장치의 제조 방법은 패드 영역(PAD)에서 데이터 배선(240)의 형성시 복수개의 패드(430)들 및 상기 패드(430)들을 연결시키는 연결부(430l)을 포함하여 형성함에 따라 이후 발생하는 환원성 입자들이 연결부(430l)를 통하여 이동할 수 있는 유리한 효과가 있다.
다음으로, 도 5b를 참고하면, 패드 영역(PAD)에 제1 전극층(281)이 형성될 수 있다.
제1 전극층(281)은 패드(430)와 연결부(430l')를 포함하는 데이터 배선층(240) 가운데 패드(430)를 이루는 데이터 배선층(240)의 상부에만 형성될 수 있다.
이에 따라, 데이터 배선층(240)과 제1 전극층(281)이 접하는 패드(430)에서만 갈바닉 반응이 일어나고, 데이터 배선층(240)으로만 이루어지는 연결부(430l )에서는 갈바닉 반응이 일어나지 않는다.
이 때, 본 실시예에 따른 표시 장치의 제조 방법은 복수의 패드(430)들이 연결부(430l')로 연결되어 있는바 환원성 입자가 패드(430)에 집중되지 않고 연결부(430l')를 통하여 이동할 수 있는 유리한 효과가 있다.
다음으로, 도 5c를 참고하면 데이터 배선층(240)으로 이루어지는 연결부(430l')는 제거될 수 있으며, 최종적으로 패드 영역(PAD)은 연결되지 않은 아일랜드 형의 복수의 패드(430)들을 포함할 수 있다.
연결부(430l')를 제거하는 과정에 대하여는 이후에 순서도를 참고하여 상세히 설명하도록 한다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 도시한 순서도이다.
이하에서는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 도 1 내지 도 6을 참고하여 순차로 설명하도록 한다. 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들의 중복 설명은 생략한다.
먼저, 데이터 배선층(240)을 표시 영역(DA) 및 패드 영역(PAD)에 형성(S10)할 수 있다.
선택적 실시예로서, 표시 영역(DA) 내의 소스 전극(S) 및 드레인 전극(D)은 데이터 배선층(240)으로 이루어질 수 있으며, 패드 영역(PAD) 내의 패드(430) 또한 데이터 배선층(240)으로 이루어질 수 있다.
선택적 실시예로서, 데이터 배선층(240)은 패드 영역(PAD)에서 패드(430) 및 연결부(430l, 430l')를 형성(S10)할 수 있다.
선택적 실시예로서, 패드(430)는 2개 이상 복수개의 패드(430)들을 포함하도록 이루어질 수 있으며, 분리된 아일랜드 형으로 형성될 수 있다.
즉, 패드 영역(PAD) 내에서 아일랜드 형의 복수의 패드(430)들은 연결부(430l, 430l')에 의해 연결되도록 형성(S10)될 수 있다.
다음으로, 데이터 배선층(240)의 상부에 비아층(250)이 형성(S30)될 수 있다.
비아층(250)은 제1 전극층(281)과의 절연을 위해 유기 절연 물질으로 이루어질 수 있으며 표시 영역(DA)내에서만 형성될 수 있다. 패드 영역(PAD)에서는 드라이버 IC의 접착력을 저하시키지 않기 위하여 비아층(250)이 형성되지 않을 수 있다.
다음으로, 제1 전극층(281)이 형성(S50)될 수 있다.
표시 영역(DA)에서는 제1 전극층(281)이 비아층(250)의 상부에 형성되며, 패드 영역(PAD)에서는 제1 전극층(281)이 데이터 배선층(240)의 상부에 형성될 수 있다.
선택적 실시예로서, 패드 영역(PAD)에서 제1 전극층(281)은 패드(430)만을 포함하고, 연결부(430l, 430l')는 포함하지 않도록 형성될 수 있다.
즉, 패드(430)는 데이터 배선층(240) 및 제1 전극층(281)으로 이루어지고, 연결부(430l, 430l')는 데이터 배선층(240)만으로 이루어질 수 있다.
이에 따라, 패드(430)는 데이터 배선층(240) 및 제1 전극층(281)이 직접적으로 접촉하므로 갈바닉 반응에 의해 환원성 입자가 발생할 수 있다.
다만, 패드(430)는 상술한 바와 같이 연결부(430l, 430l')에 의해 연결되도록 형성되므로 환원성 입자가 패드(430)에 집중되지 않고 연결부(430l, 430l')를 통하여 이동할 수 있다. 결과적으로 환원성 입자에 의해 암점 불량, 신뢰성 불량 등의 문제가 발생하는 것을 방지할 수 있는 유리한 효과가 있다.
다음으로, 화소 정의막(270)의 형성을 위한 유기 물질을 코팅(S60)할 수 있다.
선택적 실시예로서, 화소 정의막(270)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
다음으로, 화소 영역과 비화소 영역을 정의하는 화소 정의막(270)의 형성을 위해 제1 전극층(281)을 노출시키는 개구(270a)를 형성하는 단계를 수행할 수 있다. 즉, 코팅된 유기 물질을 노광 후 식각(S70)하는 단계를 수행할 수 있다.
이 단계에서 유기 물질을 노광 후 식각함에 따라 개구(270a)가 형성되고 형성된 화소 정의막(270)이 화소 영역과 비화소 영역을 정의할 수 있다.
이 때, 패드(430)를 연결하는 연결부(430l, 430l')를 함께 제거(S70)할 수 있다.
최종적으로, 아일랜드 형 패드(430)를 형성하기 위해 패드(430)를 연결하고 있던 연결부(430l, 430l')를 제거해야 하며, 화소 정의막(270)의 개구(270a)를 형성하는 과정에서 식각에 의해 함께 연결부(430l, 430l')를 제거할 수 있다.
즉, 본 실시예에 따른 표시 장치의 제조 방법은 별도의 과정 없이 연결부(430l, 430l')를 제거할 수 있는 유리한 효과가 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
DA: 표시 영역
PAD: 패드 영역
240: 데이터 배선층
250: 비아층
270: 화소 정의막
280: 제1 전극층
281: 제1 전극
430: 패드
430l, 430l': 연결부

Claims (11)

  1. 표시 영역 및 패드 영역을 포함하는 기판을 준비하는 단계;
    상기 표시 영역 및 상기 패드 영역에 데이터 배선층을 형성하는 단계;
    상기 표시 영역에 위치하는 상기 데이터 배선층의 상부에 비아층을 형성하는 단계;
    상기 표시 영역의 비아층의 상부 및 상기 패드 영역의 데이터 배선층의 상부에 제1 전극층을 형성하는 단계;
    화소 정의막 형성을 위한 유기막을 코팅하는 코팅단계; 및
    상기 유기막이 코팅된 특정 영역을 노광후, 상기 화소 정의막의 개구 형성을 위해 상기 유기막을 식각하는 식각단계;를 포함하되,
    상기 데이터 배선층을 형성하는 단계에서, 상기 패드 영역에 형성되는 데이터 배선층은 패드와, 인접한 패드를 연결하는 연결부를 포함하며,
    상기 노광 및 식각단계에서, 상기 연결부는 식각에 의하여 제거되는 표시 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 패드 영역 내에 형성되는 상기 제1 전극층은 상기 패드의 상부에 형성되는 표시 장치의 제조 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 패드는 2개 이상 복수개로 형성되고,
    상기 연결부는 상기 2개 이상의 패드들을 연결하도록 형성되는 표시 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 연결부는 상기 2개의 패드들 사이에 형성되는 표시 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 연결부는 2개의 패드들 사이에 각각 형성되어 복수개로 형성되는 표시 장치의 제조 방법.
  9. 제6항에 있어서,
    상기 연결부는 상기 복수의 패드들의 일측에 구비되어 각각의 패드들에 연결되는 표시 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 패드는 데이터 배선층 및 제1 전극층으로 이루어지는 표시 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 연결부는 데이터 배선층으로 이루어지는 표시 장치의 제조 방법.
KR1020150181849A 2015-12-18 2015-12-18 표시 장치의 제조 방법 KR102528298B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150181849A KR102528298B1 (ko) 2015-12-18 2015-12-18 표시 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150181849A KR102528298B1 (ko) 2015-12-18 2015-12-18 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170073790A KR20170073790A (ko) 2017-06-29
KR102528298B1 true KR102528298B1 (ko) 2023-05-04

Family

ID=59280279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150181849A KR102528298B1 (ko) 2015-12-18 2015-12-18 표시 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR102528298B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101947807B1 (ko) * 2010-10-22 2019-02-15 엘지디스플레이 주식회사 평판 표시장치의 신호 배선들을 연결하는 단락 배선 구조
KR101988523B1 (ko) * 2012-12-17 2019-06-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102061005B1 (ko) * 2012-12-17 2020-01-02 삼성디스플레이 주식회사 배선 구조 및 이를 포함하는 표시 장치
KR102278603B1 (ko) * 2014-04-14 2021-07-19 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20170073790A (ko) 2017-06-29

Similar Documents

Publication Publication Date Title
US11925055B2 (en) Organic light-emitting diode display
US10998391B2 (en) Display apparatus with a crack detection line
US10522611B2 (en) Display device and method of manufacturing the same
KR102562898B1 (ko) 표시 장치
KR20230004356A (ko) 디스플레이 장치
KR102370352B1 (ko) 유기 발광 표시 장치
KR102490885B1 (ko) 표시 장치
US9954009B2 (en) Display device
KR20160039080A (ko) 유기 발광 표시 장치
US20130293524A1 (en) Thin film transistor array panel and display device including the same
JP7274929B2 (ja) 表示装置
KR102528298B1 (ko) 표시 장치의 제조 방법
KR102605559B1 (ko) 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102528305B1 (ko) 유기 발광 표시 장치
EP3902008A2 (en) Light emitting display device and manufacturing method thereof
CN218831226U (zh) 显示装置
US12035583B2 (en) Display device including conductive layer overlapping with pad portion
US20210305351A1 (en) Display device
KR20240084571A (ko) 표시 장치 및 그 제조방법
KR20240038213A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant