TW202101415A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW202101415A
TW202101415A TW109115858A TW109115858A TW202101415A TW 202101415 A TW202101415 A TW 202101415A TW 109115858 A TW109115858 A TW 109115858A TW 109115858 A TW109115858 A TW 109115858A TW 202101415 A TW202101415 A TW 202101415A
Authority
TW
Taiwan
Prior art keywords
display device
terminal
emitting element
cathode
light
Prior art date
Application number
TW109115858A
Other languages
English (en)
Other versions
TWI750656B (zh
Inventor
金谷康弘
Original Assignee
日商日本顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本顯示器股份有限公司 filed Critical 日商日本顯示器股份有限公司
Publication of TW202101415A publication Critical patent/TW202101415A/zh
Application granted granted Critical
Publication of TWI750656B publication Critical patent/TWI750656B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

本發明在於提供一種可抑制將陽極端子與陰極端子對向配置之微型LED中產生之電壓下降的顯示裝置。 一實施形態之顯示裝置具備：基板；發光元件，其安裝於基板上；陽極端子，其配置於發光元件之底部；及陰極端子，其配置於與陽極端子相反側之發光元件之出射面；且陰極端子由金屬材料形成。

Description

顯示裝置
本發明之實施形態係關於一種顯示裝置。
雖已知有使用自發光元件即發光二極體(LED：Light Emitting Diode)之LED顯示器，但近年來，作為更高精細化之顯示裝置，開發出使用稱為微型LED之微小二極體元件之顯示裝置(以下，表述為微型LED顯示器)。
該微型LED顯示器與先前之液晶顯示顯示器或有機EL(Electro Luminescent：電致發光)顯示器不同，由於在顯示區域，安裝晶片狀之多個微型LED而形成，故容易使高精細化與大型化並存，而作為下一代顯示器備受矚目。
於微型LED中，有隔著發光層對向配置陽極端子(陽極)與陰極端子(陰極)者。此種微型LED對陽極端子與陰極端子施加電壓而發光。
一般而言，上述之陰極端子配置於光之出射面側，且基於光之提取效率之觀點，多由透明導電材料形成。又，上述之陰極端子多跨及複數個像素連續形成，且於未配置微型LED之外周部(非顯示區域)中與電源配線連接。
然而，於此情形時，基於透明導電材料之電阻之電壓下降，越遠離上述電源配線配置之微型LED，施加於陰極端子之電壓可能越小。
本揭示之目的之一在於提供一種可抑制對向配置陽極端子與陰極端子之微型LED中產生之電壓下降的顯示裝置。
一實施形態之顯示裝置具備：基板；發光元件，其安裝於上述基板上；陽極端子，其配置於上述發光元件之底部；及陰極端子，其配置於與上述陽極端子相反側之上述發光元件之出射面；且上述陰極端子由金屬材料形成。
根據上述構成之顯示裝置，可提供一種能抑制對向配置陽極端子與陰極端子之微型LED中產生之電壓下降的顯示裝置。
一面參照圖式一面對若干實施形態進行說明。
另，揭示僅為一例，關於業者可容易想到保持發明主旨之適當變更，當然包含於本發明之範圍內。又，圖式為更明確說明，而有與實際態樣相比進行模式性顯示之情形，但僅為一例，並非限定本發明之解釋者。於各圖中，有時對連續配置之同一或類似之要素省略符號。又，於本說明書與各圖式中，有時對與既出之圖式中所述者發揮同一或類似之功能之構成要素標註同一參照符號，省略重複之詳細說明。
圖1係概略性顯示本實施形態之顯示裝置1之構成之立體圖。圖1顯示藉由第1方向X、垂直於第1方向X之第2方向Y、及垂直於第1方向X及第2方向Y之第3方向Z規定之三維空間。另，第1方向X及第2方向Y相互正交，但亦可以90度以外之角度交叉。又，於本實施形態中，將第3方向Z定義為上，將與第3方向Z相反側之方向定義為下。於設為「第1構件上之第2構件」及「第1構件下之第2構件」之情形時，第2構件可與第1構件相接，亦可與第1構件離開而定位。
以下，於本實施形態中，主要對顯示裝置1為使用自發光元件即微型LED之微型LED顯示裝置(微型LED顯示器)之情形進行說明。
如圖1所示，顯示裝置1具備顯示面板2、第1電路基板3及第2電路基板4等。
顯示面板2於一例中為矩形狀。於圖示之例中，顯示面板2之短邊EX與第1方向X平行，顯示面板2之長邊EY與第2方向Y平行。第3方向Z相當於顯示面板2之厚度方向。亦可將第1方向X改讀為與顯示裝置1之短邊EX平行之方向，將第2方向Y改讀為與顯示裝置1之長邊EY平行之方向，將第3方向Z改讀為顯示裝置1之厚度方向。顯示面板2之主表面平行於藉由第1方向X與第2方向Y規定之X-Y平面。顯示面板2具有顯示區域DA、及顯示區域DA外側之非顯示區域NDA。非顯示區域NDA具有端子區域MT。於圖示之例中，非顯示區域NDA包圍顯示區域DA。
顯示區域DA係顯示圖像之區域，具備例如矩陣狀配置之複數個像素PX。像素PX包含發光元件(微型LED)及用以驅動該發光元件之開關元件(驅動電晶體)等。
端子區域MT沿顯示面板2之短邊EX設置，並包含用以將顯示面板2與外部裝置等電性連接之端子。
第1電路基板3安裝於端子區域MT之上，且與顯示面板2電性連接。第1電路基板3係例如可撓性印刷電路基板。第1電路基板3具備驅動顯示面板2之驅動IC晶片(以下，表述為面板驅動器)5等。另，於圖示之例中，面板驅動器5配置於第1電路基板3之上，但亦可配置於其之下。或，面板驅動器5可安裝於第1電路基板3以外者，亦可安裝於例如第2電路基板4。第2電路基板4係例如可撓性印刷電路基板。第2電路基板4於第1電路基板3之例如下方與第1電路基板3連接。
上述之面板驅動器5介隔例如第2電路基板4與控制基板(未圖示)連接。面板驅動器5執行藉由基於例如自控制基板輸出之影像信號驅動複數個像素PX而於顯示面板2顯示圖像之控制。
另，顯示面板2亦可具有標註斜線顯示之彎曲區域BA。彎曲區域BA係將顯示裝置1收納於電子機器等之框體時彎曲之區域。彎曲區域BA位於非顯示區域NDA中之端子區域MT側。於彎曲區域BA彎曲之狀態下，第1電路基板3及第2電路基板4以與顯示面板2對向之方式，配置於顯示面板2之下方。
其次，參照圖2對顯示裝置1之電路構成進行說明。如上所述，顯示區域DA中矩陣狀配置有複數個像素PX。複數個像素PX同樣地構成。因此，於圖2中，代表說明複數個像素PX中之1個像素PX。像素PX包含例如3個副像素(子像素)SPR、SPG及SPB。
副像素SPR、SPG及SPB同樣地構成。因此，此處為方便起見，主要對副像素SPB之構成(像素電路)進行說明。如圖2所示，副像素SPB包含發光元件10、驅動電晶體DRT、像素電晶體SST、初始化電晶體IST、重設電晶體RST、保持電容Cs1及輔助電容Cs2。閘極驅動器GD包含重設電晶體RST。另，圖2所示之輸出電晶體BCT相對於副像素SPR、SPG及SPB配置1個。於圖2中，各電晶體為n通道型電晶體。又，圖2所示之元件電容Cled為發光元件10之陽極電極與陰極電極間之電容。另，重設電晶體RST、像素電晶體SST、初始化電晶體IST、及輸出電晶體BCT亦可不分別以電晶體構成。只要重設電晶體RST、像素電晶體SST、初始化電晶體IST、及輸出電晶體BCT係分別作為重設開關、像素開關、及輸出開關發揮功能者即可。Vrst線作為重設配線發揮功能，BG線、RG線、IG線、及SG線分別作為控制配線發揮功能。
於以下之說明中，將電晶體之源極、汲極端子之一者設為第1端子，將另一者設為第2端子。又，將形成元件電容之一端子設為第1端子，將另一端子設為第2端子。
驅動電晶體DRT之第1端子連接於元件電容Cled之第1端子、保持電容Cs1之第1端子及輔助電容Cs2之第1端子。驅動電晶體DRT之第2端子連接於輸出電晶體BCT之第1端子。又，驅動電晶體DRT之第2端子經由Vrst線連接於重設電晶體RST之第1端子。
輸出電晶體BCT之第2端子連接於第1主電源線21。又，元件電容Cled之第2端子連接於第2主電源線22。
像素電晶體SST之第1端子連接於驅動電晶體DRT之閘極端子、初始化電晶體IST之第1端子、及保持電容Cs1之第2端子。像素電晶體SST之第2端子連接於像素信號線23。
初始化電晶體IST之第2端子連接於初始化電源線24。輔助電容Cs2之第2端子連接於第1主電源線21。另，輔助電容Cs2之第2端子只要連接於恆定電位線即可，亦可連接於與第1主電源線21不同之配線。
此處，重設電晶體RST設置於在副像素SPB(像素PX)外配置之閘極驅動器GD，且該重設電晶體RST之第2端子連接於重設電源線25。
此處，對第1主電源線21供給第1電源電位PVDD，對第2主電源線22供給第2電源電位PVSS。第1電源電位PVDD相當於用以對發光元件10供給陽極電壓之電壓，第2電源電位PVSS相當於發光元件10之陰極電壓。另，第2主電源線22亦可稱為共通電源配線(或簡稱為電源配線)。
又，對像素信號線23供給像素信號Vsig，對初始化電源線24供給初始化電壓Vini，重設電源線25設定為重設電源電位Vrst。另，像素信號Vsig係基於上述之影像信號寫入至像素(此處為副像素SPB)之信號。
輸出電晶體BCT之閘極端子連接於BG線。對該BG線供給輸出控制信號BG。
像素電晶體SST之閘極端子連接於SG線。對該SG線供給像素控制信號SG。
初始化電晶體IST之閘極端子連接於IG線。對該IG線供給初始化控制信號IG。
重設電晶體RST之閘極端子連接於RG線。對該RG線供給重設控制信號RG。
於圖2中，已說明上述之電晶體皆為n通道型電晶體者，但例如驅動電晶體DRT以外之電晶體可為p通道型電晶體，亦可使n通道型電晶體及p通道型電晶體混存。
又，顯示裝置1只要具備至少1個閘極驅動器GD即可。於本實施形態中，雖未圖示，但顯示裝置1具備2個閘極驅動器GD。閘極驅動器GD不僅設置於圖2所提之像素PX之左側，亦設置於像素PX之右側。因此，可自兩側之閘極驅動器GD對1個像素PX賦予信號。此處，對上述之SG線採用兩側供電方式，對其他BG線、IG線、Vrst線等採用單側供電方式。
此處，已對副像素SPB之構成進行說明，但關於副像素SPR及SPG亦同樣。
另，圖2中說明之電路構成為一例，只要為至少包含驅動電晶體DRT者，則顯示裝置1之電路構成亦可為其他構成。例如，可省略圖2中說明之電路構成中之一部分，亦可追加其他構成。
圖3係模式性顯示顯示裝置1之剖面構造者。此處，對將上述之稱為微型LED之微小發光二極體元件作為顯示元件安裝於基板上之例進行說明。另，於圖3中，針對包含構成像素之TFT(Thin Film Transistor：薄膜電晶體)之顯示區域DA予以顯示。
圖3所示之顯示面板2之陣列基板AR具備絕緣基板31。作為絕緣基板31，只要為可耐TFT步驟中之處理溫度者，則材質不拘，但主要可使用石英、無鹼玻璃等之玻璃基板、或聚醯亞胺等之樹脂基板。樹脂基板具有可撓性，且可構成顯示裝置1作為薄片顯示器。另，作為樹脂基板，不限於聚醯亞胺，亦可使用其他樹脂材料。由上所述，可能存在將絕緣基板31稱為有機絕緣層、或樹脂層較為適當之情形。
於絕緣基板31上，設置有三層積層構造之底塗層32。雖省略詳細之圖示，但底塗層32具有以氧化矽(SiO2 )形成之下層、以氮化矽(SiN)形成之中層、及以氧化矽(SiO2 )形成之上層。底塗層32之下層係為了提高與基材即絕緣基板31之密接性而設置，中層係作為阻擋來自外部之水分及雜質之阻擋膜而設置，上層係作為避免中層所含之氫原子擴散至後述之半導體層SC側之阻擋膜而設置。另，底塗層32可進一步積層，亦可為單層構造或雙層構造。例如，於絕緣基板31為玻璃之情形時，因氮化矽膜之密接性較佳，故可於該絕緣基板31上直接形成氮化矽膜。
於絕緣基板31之上，配置有遮光層(未圖示)。遮光層之位置對準後續形成TFT之部位。遮光層由金屬層或黑色層等具有遮光性之材料形成即可。藉由遮光層，由於可抑制光侵入至TFT之通道背面，故能抑制可能自絕緣基板31側入射之光所引起之TFT特性變化。另，於以導電層形成遮光層之情形時，可藉由對該遮光層賦予特定之電位，而對TFT賦予背閘極效應。
於上述之底塗層32之上形成TFT(例如驅動電晶體DRT)。作為TFT，以對半導體層SC使用多晶矽之多晶矽TFT為例。於本實施形態中，使用低溫多晶矽形成半導體層SC。TFT可使用NchTFT、PchTFT之任一者。或，亦可同時形成NchTFT與PchTFT。以下，說明作為驅動電晶體DRT，使用NchTFT之例。NchTFT之半導體層SC具有第1區域、第2區域、第1區域及第2區域間之通道區域、及分別設置於通道區域及第1區域之間以及通道區域及第2區域之間之低濃度雜質區域。第1及第2區域之一者作為源極區域發揮功能，第1及第2區域之另一者作為汲極區域發揮功能。閘極絕緣膜GI使用氧化矽膜，且閘極電極GE以MoW(鉬、鎢)形成。另，閘極電極GE等形成於閘極絕緣膜GI之上之電極亦可稱為1st配線、或1st金屬。閘極電極GE除作為TFT之閘極電極之功能外，亦具有作為稍後敘述之保持電容電極之功能。此處，雖以頂閘極型之TFT為了進行說明，但TFT亦可為底閘極型之TFT。
於閘極絕緣膜GI及閘極電極GE之上，設置有層間絕緣膜33。層間絕緣膜33於閘極絕緣膜GI及閘極電極GE之上，依序積層例如氮化矽膜及氧化矽膜而構成。
於層間絕緣膜33之上，設置有TFT之第1電極E1及第2電極E2。又，於層間絕緣膜33之上，設置有共通電源配線22。第1電極E1、第2電極E2、及共通電源配線22分別採用三層積層構造(Ti系/Al系/Ti系)，且具有：下層，其包含Ti(鈦)、含Ti之合金等以Ti為主成分之金屬材料；中層，其包含Al(鋁)、含Al之合金等以Al為主成分之金屬材料；及上層，其包含Ti、含Ti之合金等以Ti為主成分之金屬材料。另，第1電極E1等形成於層間絕緣膜33之上之電極亦可稱為2nd配線、或2nd金屬。第1電極E1連接於半導體層SC之第1區域，第2電極E2連接於半導體層SC之第2區域。例如，於半導體層SC之第1區域作為源極區域發揮功能之情形時，第1電極E1為源極電極，第2電極E2為汲極電極。第1電極E1、層間絕緣膜33、及TFT之閘極電極(保持電容電極)GE一起形成保持電容Cs1。
以覆蓋TFT及共通電源配線22之方式將平坦化膜34形成於層間絕緣膜33、第1電極E1、第2電極E2、及共通電源配線22之上。作為平坦化膜34，多使用感光性丙烯酸等之有機絕緣材料。與藉由CVD(Chemical Vapor Deposition：化學氣相沈積)等形成之無機絕緣材料相比，配線階差之覆蓋性或表面之平坦性優異。
於平坦化膜34之上，設置有導電層35。雖稍後敘述，但導電層35不形成於TFT之第1電極E1與像素電極37(陽極電極)接觸之區域，於該區域具有開口部。於導電層35之上，設置有絕緣層36。例如，絕緣層36以氮化矽膜形成。於絕緣層36之上，設置有像素電極37。像素電極37經由形成於平坦化膜34及絕緣層36之開口部與TFT之第1電極E1接觸。據此，像素電極37經由該開口部，與TFT之第1電極E1電性連接。導電層35及像素電極37皆由氧化銦錫(ITO)或氧化銦鋅(IZO)等之透明導電材料形成。
另，亦可將上述之TFT及像素電極37統稱為陽極配線。
導電層35經由形成於平坦化膜34之開口部接觸於共通電源配線22。於導電層35與共通電源配線22接觸之區域中，於該導電層35之上，設置有共通電極38(陰極電極)。據此，共通電極38經由導電層35與共通電源配線22電性連接。共通電極38與導電層35及像素電極37同樣，由例如ITO或IZO等之透明導電材料形成。
另，亦可將共通電源配線22、導電層35及共通電極38統稱為陰極配線。
再者，像素電極37及共通電極38不限定於由透明導電材料形成者，亦可為由Al(鋁)、Ti(鈦)、Mo(鉬)、W(鎢)等遮光性之金屬材料及該等金屬材料之積層構造形成者。
於絕緣層36、像素電極37及共通電極38之上設置有平坦化膜39。平坦化膜39由感光性丙烯酸等之有機絕緣材料形成。平坦化膜39具有用以電性連接像素電極37及第1中繼電極40(陽極中繼電極)之開口部、與用以電性連接共通電極38及第2中繼電極41(陰極中繼電極)之開口部。
於顯示裝置1，如上所述，設置有2個平坦化膜34及39。平坦化膜34及39與由無機絕緣材料形成之絕緣層相比，具有沿第3方向Z之厚度(膜厚)，因此，與該等平坦化膜34及39中之至少一者為由無機絕緣材料形成之絕緣層之情形相比，可獲得緩衝性優異之優點。
於顯示區域DA中，安裝有發光元件10。於圖3中，雖僅圖示1個發光元件10，但實際上設置具有R、G、B之發光色之發光元件10。發光元件10與第1中繼電極40藉由陽極端子AN電性連接。陽極端子AN為連接構件，例如焊料。
發光元件10於與配置於底部之陽極端子AN相反側之出射面之兩端部與陰極端子CA接觸。更詳細而言，發光元件10與陰極端子CA於例如出射面之端部1 μm處重疊並接觸。期望陰極端子CA由例如鈦(Ti)、或經黑化處理之金屬等金屬材料形成。據此，可期待提高較亮場所之顯示裝置1之對比度。
陰極端子CA經由形成於稍後敘述之元件絕緣層43之開口部，與第2中繼電極41接觸。即，與陰極端子CA電性連接之第2中繼電極41與陽極端子AN(及與該陽極端子AN電性連接之第1中繼電極40)配置於同一層。
以覆蓋陰極端子CA、及發光元件10之出射面中未與陰極端子CA重疊之部分之方式，設置透明導電層42。作為透明導電層42，可使用ITO或IZO等之透明導電材料。如此，藉由設置於發光元件10之出射面中未與陰極端子CA重疊之部分之導電層為透明導電層42，而可自發光元件10提取光。另，於本實施形態中，因透明導電層42基本上不作為陰極端子發揮功能，故亦可省略該透明導電層42。另一方面，藉由設置透明導電層42，可期待提高冗餘性。又，雖稍後敘述，但透明導電層42亦可於陰極端子CA、與自相鄰之副像素延伸之陰極端子CA交叉之部分，如圖3所示成為凹狀，而具有與其他部分不同之厚度。
於平坦化膜39、陰極端子CA及透明導電層42之間，設置有元件絕緣層43。元件絕緣層43由填充於發光元件10間之空隙部之樹脂材料形成。
於透明導電層42之上，設置有平坦化膜44，且於該平坦化膜44之上，設置有偏光板45。平坦化膜44由感光性丙烯酸等之有機絕緣材料形成。偏光板45藉由未圖示之接著層接著於平坦化膜44之上。
圖4係用以說明形成於本實施形態之像素PX(副像素SPR、SPG及SPB)之複數個開口部(接觸部)之位置之俯視圖。另，於圖4中，為防止圖式變繁雜而僅記載必要之要素，省略一部分要素之圖示。
如圖4所示，包含副像素SPR、SPG及SPB之像素PX共用單個導電層35。換言之，導電層35以跨越複數個副像素SPR、SPG及SPB連續延伸之方式形成。
以下之說明中，於符號之末尾進而標註R對副像素SPR所含之要素進行說明。又，於符號之末尾進而標註G對副像素SPG所含之要素進行說明。再者，於符號之末尾進而標註B對副像素SPB所含之要素進行說明。
如圖4所示，於像素PX所含之副像素SPR、SPG及SPB各自形成有開口部CH1～CH4。又，如圖4所示，於各像素PX，形成有開口部CH5及CH6。
開口部CH1R為使像素電極37R、與第1電極E1R於稍後敘述之開口部CH2R中接觸，而相當於未形成導電層35之區域。又，開口部CH1G為使像素電極37G、與第1電極E1G於稍後敘述之開口部CH2G中接觸，而相當於未形成導電層35之區域。再者，開口部CH1B為使像素電極37B、與第1電極E1B於稍後敘述之開口部CH2B中接觸，而相當於未形成導電層35之區域。
開口部CH2R係為使像素電極37R、與第1電極E1R接觸，而形成於平坦化膜34及絕緣層36之開口部。又，開口部CH2G係為使像素電極37G、與第1電極E1G接觸，而形成於平坦化膜34及絕緣層36之開口部。再者，開口部CH2B係為使像素電極37B、與第1電極E1B接觸，而形成於平坦化膜34及絕緣層36之開口部。
如圖4所示，開口部CH1R形成為大於開口部CH2R，開口部CH1R與開口部CH2R於俯視下重疊。同樣，開口部CH1G形成為大於開口部CH2G，開口部CH1G與開口部CH2G於俯視下重疊。又，開口部CH1B形成為大於開口部CH2B，開口部CH1B與開口部CH2B於俯視下重疊。
又，如圖4所示，開口部CH1R及CH2R、開口部CH1G及CH2G、及開口部CH1B及CH2B沿第1方向X大致直線狀排列配置。
開口部CH3R係為使導電層35與共通電源配線22接觸，而形成於平坦化膜34之開口部。又，開口部CH3G係為使導電層35、與共通電源配線22接觸，而形成於平坦化膜34之開口部。再者，開口部CH3B係為使導電層35與共通電源配線22接觸，而形成於平坦化膜34之開口部。
如圖4所示，開口部CH3R、CH3G及CH3B沿第1方向X大致直線狀排列配置。
又，如圖4所示，開口部CH1R及CH2R與開口部CH3R沿第2方向Y大致直線狀排列配置。同樣地，開口部CH1G及CH2G與開口部CH3G沿第2方向Y大致直線狀排列配置，且開口部CH1B及CH2B與開口部CH3B沿第2方向Y大致直線狀排列配置。
開口部CH4R係為使像素電極37R與第1中繼電極40R接觸，而形成於平坦化膜39之開口部。又，開口部CH4G係為使像素電極37G與第1中繼電極40G接觸，而形成於平坦化膜39之開口部。開口部CH4B係為使像素電極37B與第1中繼電極40B接觸，而形成於平坦化膜39之開口部。
另，於圖4所示之例中，開口部CH4R、CH4G及CH4B中之至少1者形成為非成1條直線狀地排列配置。具體而言，開口部CH4R及CH4B以沿第1方向X延伸之直線狀排列配置，但開口部CH4G未以沿該第1方向X延伸之直線狀排列配置。又，雖開口部CH4G及CH4B以沿第2方向Y延伸之直線狀排列配置，但開口部CH4R未以沿該第2方向Y延伸之直線狀排列配置。
開口部CH5係為使共通電極38與第2中繼電極41接觸，而形成於平坦化膜39之開口部。又，開口部CH6係為使第2中繼電極41與陰極端子CA接觸，而形成於元件絕緣層43之開口部。另，開口部CH5及CH6如圖4所示，於俯視下局部重疊，但開口部CH5及CH6可於俯視下未重疊，亦可完全重疊。
如圖4所示，於像素PX之形狀為矩形，且副像素SPR、SPG及SPB三角形狀地配置於與該矩形之4個頂點中之3個頂點對應之位置之情形時，期望開口部CH5及CH6形成於與剩下之1個頂點對應之位置。
此處，參照圖5，對設置於像素PX之陰極端子CA之佈局進行說明。於圖5中，例示陰極端子CA主要沿第1方向X延伸配置之佈局。另，陰極端子CA之寬度或厚度設定為與為使發光元件10發光所需之電力對應之值，可設定為例如寬度10 μm及厚度50 nm。
具體而言，陰極端子CA如下般沿第1方向X延伸：連接綠色發光元件10G之出射面之端部(矩形狀出射面之沿第2方向Y延伸之邊)、與沿第1方向X排列配置之另一像素PX所含之綠色發光元件10G之出射面的端部(矩形狀出射面之沿第2方向Y延伸之邊)。換言之，陰極端子CA以分別連接發光元件10G之出射面之兩端部、與第1方向X上相鄰之另一像素PX所含之發光元件10G之出射面之端部之方式沿第1方向X延伸。
又，陰極端子CA如下般沿第1方向X延伸：連接紅色發光元件10R之出射面之一端部(矩形狀出射面之沿第2方向Y延伸之兩邊中之接近同一像素PX內之藍色發光元件10B之邊)、與藍色發光元件10B之出射面的一端部(矩形狀出射面之沿第2方向Y延伸之兩邊中之接近同一像素PX內之紅色發光元件10R之邊)。再者，陰極端子CA如下般沿第1方向X延伸：連接發光元件10R之出射面之另一端部(矩形狀出射面之沿第2方向Y延伸之兩邊中之遠離同一像素PX內之發光元件10B之邊)、與沿第1方向X排列配置之另一像素PX所含之藍色發光元件10B之出射面的端部(矩形狀出射面之沿第2方向Y延伸之邊)。又，陰極端子CA如下般沿第1方向X延伸：連接發光元件10B之出射面之另一端部(矩形狀出射面之沿第2方向Y延伸之兩邊中之遠離同一像素PX內之發光元件10R之邊)、與沿第1方向X排列配置之另一像素PX所含之紅色發光元件10R之出射面的端部(矩形狀出射面之沿第2方向Y延伸之邊)。
再者，陰極端子CA如下般沿第2方向Y延伸：連接發光元件10B之出射面之端部(矩形狀出射面之沿第1方向X延伸之邊)、與沿第2方向Y排列配置之另一像素PX所含之藍色發光元件10B之出射面的端部(矩形狀出射面之沿第1方向X延伸之邊)。換言之，陰極端子CA以分別連接發光元件10B之出射面之兩端部、與第2方向Y上相鄰之另一像素PX所含之發光元件10B之出射面之端部之方式沿第2方向Y延伸。
另，自綠色發光元件10G對第1方向X上相鄰之另一像素PX延伸之陰極端子CA、與自藍色發光元件10B對第2方向Y上相鄰之另一像素PX延伸之陰極端子CA於俯視下，在形成有開口部CH6之區域交叉。
如圖5所示，於陰極端子CA主要沿第1方向X延伸配置之情形時，雖因陰極端子CA之配置導致來自第1方向X之光之提取效率稍微下降，但可獲得能提高來自第2方向Y之光之提取效率之優點。
其次，參照圖6，對設置於像素PX之陰極端子CA之另一佈局進行說明。圖6與圖5之情形不同，例示陰極端子CA主要沿第2方向Y延伸配置之佈局。
具體而言，陰極端子CA穿過沿第1方向X排列之多個像素PX各自所含之綠色發光元件10G與紅色發光元件10R之間、及開口部CH6與藍色發光元件10B之間，沿第1方向X延伸。
又，陰極端子CA如下般沿第2方向Y延伸：連接發光元件10G之出射面之一端部(矩形狀出射面之沿第1方向X延伸之兩邊中之接近同一像素PX內之紅色發光元件10R之邊)、與發光元件10R之出射面之一端部(矩形狀出射面之沿第1方向X延伸之兩邊中之接近同一像素PX內之綠色發光元件10G之邊)。再者，陰極端子CA如下般沿第2方向Y延伸：連接發光元件10G之出射面之另一端部(矩形狀出射面之沿第1方向X延伸之兩邊中之遠離同一像素PX內之發光元件10R之邊)、與沿第2方向Y排列配置之另一像素PX所含之紅色發光元件10R之出射面的端部(矩形狀出射面之沿第1方向X延伸之邊)。又，陰極端子CA如下般沿第2方向Y延伸：連接發光元件10R之出射面之另一端部(矩形狀出射面之沿第1方向X延伸之兩邊中之遠離同一像素PX內之發光元件10G之邊)、與沿第2方向Y排列配置之另一像素PX所含之綠色發光元件10G之出射面的端部(矩形狀出射面之沿第1方向X延伸之邊)。
如圖6所示，同一像素PX內自綠色發光元件10G對紅色發光元件10R延伸之陰極端子CA、與沿第1方向X延伸之陰極端子CA當然於俯視下交叉。
陰極端子CA如下般沿第2方向Y延伸，連接發光元件10B之出射面之端部(矩形狀出射面之沿第1方向X延伸之邊)、與沿第2方向Y排列配置之另一像素PX所含之藍色發光元件10B的端部(矩形狀出射面之沿第1方向X延伸之邊)，且穿過開口部CH6。換言之，陰極端子CA以分別連接發光元件10B之出射面之兩端部、與第2方向Y上相鄰之另一像素PX所含之發光元件10B之出射面之端部，且穿過開口部CH6之方式沿第2方向Y延伸。
如圖6所示，自藍色發光元件10B對第2方向Y上相鄰之另一像素PX所含之藍色發光元件10B延伸之陰極端子CA、與沿第1方向X延伸之陰極端子CA當然於俯視下交叉。
如圖6所示，於陰極端子CA主要沿第2方向Y延伸配置之情形時，雖因陰極端子CA之配置，導致來自第2方向Y之光之提取效率稍微下降，但可獲得能提高來自第1方向X之光之提取效率之優點。
又，於圖5所示之佈局之情形時，因於藍色發光元件10B之四周，陰極端子CA接觸，故可能難以取出藍色之出射光，但於圖6所示之佈局之情形時，因任一顏色之發光元件10R、10G及10B皆於2個端部與陰極端子CA接觸，而陰極端子CA不與四周接觸，故可抑制難以提取特定顏色之出射光之可能性。
再者，於圖5所示之佈局之情形時，因對紅色發光元件10R之陰極端子CA之電壓供給係經由藍色發光元件10B之陰極端子CA而進行(橋接)，故發光元件10R、發光元件10G及10B之間施加之電壓可能稍有不同，但於圖6所示之佈局之情形時，因對任一顏色之發光元件10R、10G及10B皆經由沿第1方向X延伸之陰極端子CA均等地供給電壓，故可抑制如上所述之施加不同之電壓之可能性。
於以下，使用比較例，對本實施形態之顯示裝置1之效果進行說明。另，比較例係用以說明本實施形態之顯示裝置1可發揮之效果之一部分者，並非自本案發明之範圍除去比較例與本實施形態中共通之構成或效果者。
圖7係模式性顯示比較例之顯示裝置100之剖面構造者。比較例之顯示裝置100與本實施形態之顯示裝置1之不同點在於，於顯示區域DA外側之非顯示區域NDA中，陰極端子CA與電源配線連接，且陰極端子CA由透明導電材料形成。
於比較例之顯示裝置100中，藉由ITO等透明導電材料形成像素PX所含之發光元件10之陰極端子CA，並以多個像素PX共用該陰極端子CA，且對該陰極端子CA施加自設置於非顯示區域NDA之電源配線供給之電壓。於此情形時，基於ITO之電阻之電壓下降，而有越遠離設置於非顯示區域NDA之電源配線配置之發光元件10(例如配置於顯示區域DA之中央附近之發光元件10)，施加於陰極端子CA之電壓越小之問題。
相對於此，於本實施形態之顯示裝置1中，因依每一像素PX設置相當於上述之電源配線之共通電源配線22(陰極配線)，故可謀求低電阻化，可抑制產生上述之電壓下降之可能性。
又，於本實施形態之顯示裝置1中，因陰極端子CA由鈦或經黑化處理之金屬等之金屬材料而非ITO等之透明導電材料形成，故與比較例之顯示裝置100相比，可謀求低電阻化，可進一步抑制產生上述之電壓下降之可能性。
再者，本實施形態之顯示裝置1如圖5及圖6所示，可根據陰極端子CA之佈局，使光之提取效率變化，而可獲得能對應使用者之多種需求之優點。
根據以上說明之一實施形態，可提供一種能抑制對向配置陽極端子AN與陰極端子CA之發光元件10(微型LED)中產生之電壓下降的顯示裝置1。
以上，業者基於作為本發明之實施形態說明之顯示裝置，適當進行設計變更而實施之所有顯示裝置係只要包含本發明之主旨，則皆屬於本發明之範圍內。
若為業者，則可於本發明之思想範疇中想到各種變化例，應理解該等變化例亦屬於本發明之範圍者。例如，業者對上述各實施形態適當進行構成要素之追加、刪除、或設計變更者、或進行步驟之追加、省略或條件變更者，只要具備本發明之主旨，則皆包含於本發明之範圍。
又，就藉由上述各實施形態中所述之態樣帶來之其他作用效果，關於自本說明書之記載明瞭者、或業者適當想到者，當然應理解為皆係藉由本發明帶來者。
本申請案係以日本專利申請案第2019-090813號(申請日：2019年5月13日)為基礎，並享有該申請案之優先權。本申請案藉由參照該申請案而包含該申請案之所有內容。
1:顯示裝置 2:顯示面板 3:第1電路基板 4:第2電路基板 5:面板驅動器 10:發光元件 10B:發光元件 10G:發光元件 10R:發光元件 21:第1主電源線 22:共通電源配線 23:像素信號線 24:初始化電源線 25:重設電源線 31:絕緣層 32:底塗層 33:層間絕緣膜 34:平坦化膜 35:導電層 36:絕緣層 37:像素電極 38:共通電極 39:平坦化膜 40:第1中繼電極 40B:第1中繼電極 40G:第1中繼電極 40R:第1中繼電極 41:第2中繼電極 42:透明導電層 43:元件絕緣層 44:平坦化膜 45:偏光板 AN:陽極端子 AR:陣列基板 BA:彎曲區域 BG:輸出控制信號 BCT:輸出電晶體 CA:陰極端子 CH1B:開口部 CH1G:開口部 CH1R:開口部 CH2B:開口部 CH2G:開口部 CH2R:開口部 CH3B:開口部 CH3G:開口部 CH3R:開口部 CH4B:開口部 CH4G:開口部 CH4R:開口部 CH5:開口部 CH6:開口部 Cled:元件電容 Cs1:保持電容 Cs2:輔助電容 DA:顯示區域 DRT:驅動電晶體 E1:第1電極 E2:第2電極 EX:短邊 EY:長邊 GD:閘極驅動器 GE:閘極電極 GI:閘極絕緣膜 IST:初始化電晶體 IG:初始化控制信號 MT:端子區域 NDA:非顯示區域 PVDD:第1電源電位 PVSS:第2電源電位 PX:像素 RG:重設控制信號 RST:重設電晶體 SC:半導體層 SG:像素控制信號 SPB:副像素 SPG:副像素 SPR:副像素 SST:像素電晶體 Vini:初始化電壓 Vsig:像素信號 X:第1方向 Y:第2方向 Z:第3方向
圖1係概略性顯示實施形態之顯示裝置之構成之立體圖。 圖2係用以對該實施形態之顯示裝置之電路構成之一例進行說明的圖。 圖3係模式性顯示該實施形態之顯示裝置之剖面構造之一例之圖。 圖4係模式性顯示該實施形態之顯示裝置之像素構造之一例的俯視圖。 圖5係模式性顯示構成該實施形態之顯示裝置之陰極端子之佈局之一例的俯視圖。 圖6係模式性顯示構成該實施形態之顯示裝置之陰極端子之佈局之另一例的俯視圖。 圖7係模式性顯示比較例之顯示裝置之剖面構造之一例之圖。
10:發光元件
22:共通電源配線
31:絕緣層
32:底塗層
33:層間絕緣膜
34:平坦化膜
35:導電層
36:絕緣層
37:像素電極
38:共通電極
39:平坦化膜
40:第1中繼電極
41:第2中繼電極
42:透明導電層
43:元件絕緣層
44:平坦化膜
45:偏光板
AN:陽極端子
AR:陣列基板
CA:陰極端子
DA:顯示區域
E1:第1電極
E2:第2電極
GE:閘極電極
GI:閘極絕緣膜
SC:半導體層

Claims (9)

  1. 一種顯示裝置，其具備： 基板； 發光元件，其安裝於上述基板上； 陽極端子，其配置於上述發光元件之底部；及 陰極端子，其配置於與上述陽極端子相反側之上述發光元件之出射面；且 上述陰極端子由金屬材料形成。
  2. 如請求項1之顯示裝置，其中 上述陰極端子與上述出射面之端部重疊，且不與上述出射面之中央部分重疊。
  3. 如請求項2之顯示裝置，其進而具備： 透明導電層，其配置於上述陰極端子、及上述出射面之中央部分之上。
  4. 如請求項1之顯示裝置，其具備： 複數個像素，其等各自包含上述發光元件、上述陽極端子及上述陰極端子；且 依上述每一像素設置用以供給施加於上述陰極端子之電壓之陰極配線。
  5. 如請求項4之顯示裝置，其中 上述陰極端子經由陰極中繼電極與上述陰極配線電性連接，且 上述陰極中繼電極配置於與上述陽極端子同一層。
  6. 如請求項5之顯示裝置，其具備： 陽極配線，其用以供給施加於上述陽極端子之電壓；且 上述陽極端子經由陽極中繼電極與上述陽極配線電性連接， 上述陽極中繼電極與上述陰極中繼電極配置於同一層，且於俯視下不重疊。
  7. 如請求項5之顯示裝置，其中 上述陰極端子如下般沿上述第1方向延伸： 連接上述出射面之端部、及於與上述顯示裝置之短邊平行之第1方向相鄰之發光元件之出射面之端部，且與和上述陰極中繼電極接觸之接觸部於俯視下重疊。
  8. 如請求項5之顯示裝置，其中 上述陰極端子如下般沿上述第2方向延伸： 連接上述出射面之端部、及於與上述顯示裝置之長邊平行之第2方向相鄰之發光元件之出射面之端部，且與和上述陰極中繼電極接觸之接觸部於俯視下重疊。
  9. 如請求項5之顯示裝置，其中 上述像素為矩形狀，且 紅色、綠色及藍色之發光元件三角形狀地配置於與上述矩形之4個頂點中之3個頂點對應之位置，且用以電性連接上述陰極端子與上述陰極中繼電極之接觸部配置於與上述3個頂點不同之1個頂點所對應之位置。
TW109115858A 2019-05-13 2020-05-13 顯示裝置 TWI750656B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019090813A JP7274929B2 (ja) 2019-05-13 2019-05-13 表示装置
JP2019-090813 2019-05-13

Publications (2)

Publication Number Publication Date
TW202101415A true TW202101415A (zh) 2021-01-01
TWI750656B TWI750656B (zh) 2021-12-21

Family

ID=73222491

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109115858A TWI750656B (zh) 2019-05-13 2020-05-13 顯示裝置

Country Status (4)

Country Link
US (1) US20220068902A1 (zh)
JP (1) JP7274929B2 (zh)
TW (1) TWI750656B (zh)
WO (1) WO2020230497A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224225A (zh) * 2021-05-08 2021-08-06 厦门技师学院(厦门市高级技工学校、厦门市高技能人才公共实训服务中心、厦门市劳动保护宣传教育中心) 一种led显示面板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317396B2 (zh) * 1973-04-18 1978-06-08
JPS63120287U (zh) * 1986-12-29 1988-08-03
JP2001052858A (ja) * 1999-08-05 2001-02-23 Futaba Corp 有機ｅｌ表示装置
JP2002318556A (ja) * 2001-04-20 2002-10-31 Toshiba Corp アクティブマトリクス型平面表示装置およびその製造方法
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
JP2004304161A (ja) * 2003-03-14 2004-10-28 Sony Corp 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法
JP2006019142A (ja) * 2004-07-01 2006-01-19 Casio Comput Co Ltd 発光素子及び画像表示装置
JP2007073499A (ja) * 2005-08-08 2007-03-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP4852660B2 (ja) * 2008-12-18 2012-01-11 パナソニック株式会社 有機エレクトロルミネッセンス表示装置及びその製造方法
JP2010245365A (ja) * 2009-04-08 2010-10-28 Sony Corp 半導体発光素子組立体の製造方法、半導体発光素子、電子機器、及び、画像表示装置
JP2013021175A (ja) * 2011-07-12 2013-01-31 Toshiba Corp 半導体発光素子
US20130069067A1 (en) * 2011-09-20 2013-03-21 Keun Chun Youn Organic light emitting diode (oled) display device and method for manufacturing the same
EP3207570A4 (en) * 2014-10-17 2018-03-14 Intel Corporation Microled display&assembly
JP7105612B2 (ja) * 2018-05-21 2022-07-25 シャープ株式会社 画像表示素子およびその形成方法
CN109065597B (zh) * 2018-08-17 2020-12-04 京东方科技集团股份有限公司 有机发光显示基板

Also Published As

Publication number Publication date
JP2020187234A (ja) 2020-11-19
WO2020230497A1 (ja) 2020-11-19
JP7274929B2 (ja) 2023-05-17
TWI750656B (zh) 2021-12-21
US20220068902A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US10319951B2 (en) Organic light-emitting display device and method for manufacturing the same
TWI715052B (zh) 顯示裝置
US20220005994A1 (en) Display device
US11955492B2 (en) Display device
WO2020137213A1 (ja) 表示装置
US11217652B2 (en) Display device with fan-out lines in reduced peripheral area
TWI750656B (zh) 顯示裝置
KR20230131347A (ko) 디스플레이 장치
JP2022154588A (ja) 表示装置
CN112242426A (zh) 显示装置
US20230380243A1 (en) Electronic apparatus and display device
JP7490504B2 (ja) 表示装置
US11966528B2 (en) Display device
WO2022045063A1 (ja) 表示装置
US20230284508A1 (en) Electronic apparatus and display device
US20230263026A1 (en) Light-emitting element and display device
EP4326034A1 (en) Display apparatus and method of manufacturing the same
JP2023000092A (ja) 電子機器及び表示装置
KR20230055471A (ko) 디스플레이 장치
JP2022154586A (ja) 表示装置
JP2022098885A (ja) 表示装置及びその製造方法
KR20220149879A (ko) 표시 장치
JP2022098889A (ja) 表示装置
KR20230165947A (ko) 디스플레이 장치 및 그 제조방법
JP2022098894A (ja) 表示装置及びその製造方法