KR20220103424A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20220103424A
KR20220103424A KR1020210006014A KR20210006014A KR20220103424A KR 20220103424 A KR20220103424 A KR 20220103424A KR 1020210006014 A KR1020210006014 A KR 1020210006014A KR 20210006014 A KR20210006014 A KR 20210006014A KR 20220103424 A KR20220103424 A KR 20220103424A
Authority
KR
South Korea
Prior art keywords
electrode
grooves
groove
sub
electrodes
Prior art date
Application number
KR1020210006014A
Other languages
English (en)
Inventor
정종곤
Original Assignee
주식회사 엘시텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘시텍 filed Critical 주식회사 엘시텍
Priority to KR1020210006014A priority Critical patent/KR20220103424A/ko
Publication of KR20220103424A publication Critical patent/KR20220103424A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H01L2227/32—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)

Abstract

표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 및 상기 비표시 영역에 위치하고, 제1 방향으로 배열되는 복수의 패드를 포함하는 패드부를 포함하고, 상기 복수의 패드 각각은, 상기 제1 방향으로 연장된 제1 서브 전극 및 상기 제1 서브 전극으로부터 제2 방향으로 연장된 복수의 제2 서브 전극을 포함하고, 상기 복수의 제2 서브 전극 사이의 제1 홈을 형성하는 제1 전극, 상기 제1 전극의 양측 가장자리 위에 배치되어 단차를 형성하는 절연층, 및 상기 제1 전극과 절연층 위에 배치되고, 상기 절연층에 의한 단차와 상기 제1 홈에 의한 단차에 대응하는 단차를 가지며, 상기 제1 홈에 대응하는 부분에 제2 홈을 형성하는 제2 전극을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 비도전 필름(non-conductive film) 또는 비도전 페이스트(non-conductive paste)를 이용하는 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치는 영상이 표시되는 표시 패널과 이를 구동하기 위한 게이트 구동부 및 데이터 구동부를 포함한다. 게이트 구동부는 복수의 화소에 연결되어 있는 게이트선에 게이트 신호를 인가하고, 데이터 구동부는 복수의 화소에 연결되어 있는 데이터선에 데이터 전압을 인가한다. 데이터 구동부는 별도의 집적 회로 칩(IC chip)으로 마련되어 인쇄 회로 기판(printed circuit board, PCB) 위에 장착되고, 인쇄 회로 기판이 표시 패널에 접합됨으로써 표시 패널과 데이터 구동부가 전기적으로 연결될 수 있다. 게이트 구동부는 인쇄 회로 기판 위에 장착되어 표시 패널과 전기적으로 연결되거나, 또는 표시 패널 위에 직접 집적될 수 있다.
표시 패널은 외부로부터 신호들을 입력받기 위한 복수의 패드들이 배열되어 있는 패드 영역을 포함하고, 패드 영역에 인쇄 회로 기판과 같은 전자 부품이 접합될 수 있다. 인쇄 회로 기판은 이방성 도전 필름(anisotropic conductive film, ACF)을 통해 복수의 패드들과 전기적으로 연결될 수 있다. 이방성 도전 필름은 접착 필름에 분산되어 있는 도전 입자를 포함하며, 도전 입자에 의해 필요한 부분에만 전류가 흐르게 된다.
이방성 도전 필름을 이용하여 복수의 패드들과 인쇄 회로 기판을 접합하는 경우, 인접한 패드들 간에 단락이 발생하지 않도록 패드들 사이의 간격은 도전 입자의 크기를 고려하여 충분하게 이격되어 있어야 한다. 도전 입자의 직경은 대략 3㎛이고, 인접한 패드들 간에 단락이 발생하지 않도록 하기 위해서는 패드들 사이의 간격은 25㎛ 이상이어야 한다. 패드들 사이의 간격을 25㎛ 보다 작게 형성하는 경우 이방성 도전 필름에 의해 인접한 패드들 간에 쇼트가 발생할 수 있다.
복수의 패드들의 간격은 이방성 도전 필름에 의해 제한되며, 한정된 공간에 배치될 수 있는 패드의 개수는 한계가 있다.
본 발명이 해결하고자 하는 기술적 과제는 이방성 도전 필름을 이용하지 않고 비도전 필름(non-conductive film) 또는 비도전 페이스트(non-conductive paste)를 이용하여 표시 패널과 인쇄 회로 기판을 물리적 및 전기적으로 접합하는 표시 장치 및 그 제조 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 및 상기 비표시 영역에 위치하고, 제1 방향으로 배열되는 복수의 패드를 포함하는 패드부를 포함하고, 상기 복수의 패드 각각은, 상기 제1 방향으로 연장된 제1 서브 전극 및 상기 제1 서브 전극으로부터 제2 방향으로 연장된 복수의 제2 서브 전극을 포함하고, 상기 복수의 제2 서브 전극 사이의 제1 홈을 형성하는 제1 전극, 및 상기 제1 전극 위에 배치되고, 상기 제1 홈에 의한 단차에 대응하는 단차를 가지며, 상기 제1 홈에 대응하는 부분에 제2 홈을 형성하는 제2 전극을 포함한다.
상기 표시 장치는 상기 제1 전극의 양측 가장자리 위에 배치되어 단차를 형성하는 절연층을 더 포함하고, 상기 제2 전극은 상기 절연층에 의한 단차에 대응하는 단차를 가질 수 있다.
상기 제1 홈은 상기 제2 방향으로 오픈되어 있을 수 있다.
상기 제1 전극은 3개의 제2 서브 전극을 포함하고 상기 3개의 제2 서브 전극 사이에 2개의 제1 홈을 형성하고, 상기 제2 전극은 상기 2개의 제1 홈에 대응하여 2개의 제2 홈을 형성할 수 있다.
상기 2개의 제1 홈의 상기 제1 방향으로의 폭은 서로 동일하고, 상기 2개의 제2 홈의 상기 제1 방향으로의 폭은 서로 동일할 수 있다.
상기 제1 전극은 4개의 제2 서브 전극을 포함하고 상기 4개의 제2 서브 전극 사이에 3개의 제1 홈을 형성하고, 상기 제2 전극은 상기 3개의 제1 홈에 대응하여 3개의 제2 홈을 형성할 수 있다.
상기 3개의 제1 홈의 상기 제1 방향으로의 폭은 서로 동일하고, 상기 3개의 제2 홈의 상기 제1 방향으로의 폭은 서로 동일할 수 있다.
상기 3개의 제1 홈 중에서 양측의 2개의 제1 홈 각각의 상기 제1 방향으로의 폭이 가운데의 1개의 제1 홈의 상기 제1 방향으로의 폭보다 크고, 상기 3개의 제2 홈 중에서 양측의 2개의 제2 홈 각각의 상기 제1 방향으로의 폭이 가운데의 1개의 제2 홈의 상기 제1 방향으로의 폭보다 클 수 있다.
상기 표시 장치는 범프를 통해 상기 패드부와 전기적으로 연결되는 인쇄 회로 기판, 및 상기 패드부와 상기 인쇄 회로 기판을 접합하는 비도전 필름 또는 비도전 페이스트를 더 포함하고, 상기 절연층에 의해 단차가 형성된 상기 제2 전극의 양측 가장자리 부분이 상기 범프와 접촉할 수 있다.
상기 비도전 필름 또는 비도전 페이스트는 상기 기판과 상기 인쇄 회로 기판 사이를 채우고, 상기 제2 전극과 상기 범프 사이를 채울 수 있다.
상기 복수의 패드 각각의 제1 방향으로의 폭보다 인접한 패드 사이의 간격이 더 작을 수 있다.
상기 인접한 패드 사이의 간격은 10㎛ 이하일 수 있다.
게이트 전극, 상기 게이트 전극과 중첩하는 반도체층, 상기 반도체층의 일단에 연결되는 소스 전극 및 상기 반도체층의 타단에 연결되는 드레인 전극을 포함하는 트랜지스터를 더 포함하고, 상기 제1 전극은 상기 게이트 전극과 동일한 공정으로 동일한 층에 형성되고, 상기 제2 전극은 상기 소스 전극 및 상기 드레인 전극과 동일한 공정으로 동일한 층에 형성될 수 있다.
본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 기판 상에서 제1 방향으로 배열되는 복수의 패드를 포함하는 패드부 위에 비도전 필름 또는 비도전 페이스트를 형성하는 단계, 인쇄 회로 기판의 복수의 범프가 상기 복수의 패드와 마주하도록 상기 패드부 상에 상기 인쇄 회로 기판을 정렬하는 단계, 및 상기 패드부와 상기 인쇄 회로 기판을 압착하여 상기 복수의 패드와 상기 인쇄 회로 기판이 전기적으로 연결되는 단계를 포함하고, 상기 복수의 패드 각각은, 상기 제1 방향으로 연장된 제1 서브 전극 및 상기 제1 서브 전극으로부터 제2 방향으로 연장된 복수의 제2 서브 전극을 포함하고, 상기 복수의 제2 서브 전극 사이의 제1 홈을 형성하는 제1 전극, 상기 제1 전극의 양측 가장자리 위에 배치되어 단차를 형성하는 절연층, 및 상기 제1 전극과 절연층 위에 배치되고, 상기 절연층에 의한 단차와 상기 제1 홈에 의한 단차에 대응하는 단차를 가지며, 상기 제1 홈에 대응하는 부분에 제2 홈을 형성하는 제2 전극을 포함하고, 상기 절연층에 의해 단차가 형성된 상기 제2 전극의 양측 가장자리 부분이 상기 인쇄 회로 기판의 범프와 접촉한다.
상기 제1 홈 및 상기 제2 홈은 상기 제2 방향으로 오픈되어 있고, 상기 비도전 필름 또는 비도전 페이스트의 액체화된 물질은 상기 제2 홈을 따라 흐를 수 있다.
상기 비도전 필름 또는 비도전 페이스트는 상기 기판과 상기 인쇄 회로 기판 사이를 채우고, 상기 제2 전극과 상기 범프 사이를 채울 수 있다.
상기 제1 전극은 3개의 제2 서브 전극을 포함하고 상기 3개의 제2 서브 전극 사이에 2개의 제1 홈을 형성하고, 상기 제2 전극은 상기 2개의 제1 홈에 대응하여 2개의 제2 홈을 형성할 수 있다.
상기 2개의 제1 홈의 상기 제1 방향으로의 폭은 서로 동일하고, 상기 2개의 제2 홈의 상기 제1 방향으로의 폭은 서로 동일할 수 있다.
상기 제1 전극은 4개의 제2 서브 전극을 포함하고 상기 4개의 제2 서브 전극 사이에 3개의 제1 홈을 형성하고, 상기 제2 전극은 상기 3개의 제1 홈에 대응하여 3개의 제2 홈을 형성할 수 있다.
상기 3개의 제1 홈의 상기 제1 방향으로의 폭은 서로 동일하고, 상기 3개의 제2 홈의 상기 제1 방향으로의 폭은 서로 동일할 수 있다.
상기 3개의 제1 홈 중에서 양측의 2개의 제1 홈 각각의 상기 제1 방향으로의 폭이 가운데의 1개의 제1 홈의 상기 제1 방향으로의 폭보다 크고, 상기 3개의 제2 홈 중에서 양측의 2개의 제2 홈 각각의 상기 제1 방향으로의 폭이 가운데의 1개의 제2 홈의 상기 제1 방향으로의 폭보다 클 수 있다.
이방성 도전 필름을 이용하여 복수의 패드들과 인쇄 회로 기판을 접합하는 경우에는 도전 입자에 의해 인접한 패드들 간에 쇼트가 발생할 수 있고, 이를 방지하기 위해 복수의 패드들 간에 간격은 제한될 수 밖에 없다.
하지만, 본 발명의 실시예와 같이 비도전 필름을 이용하여 표시 패널과 인쇄 회로 기판을 접합하는 경우에는 도전 입자에 의한 쇼트가 발생하지 않기 때문에 복수의 패드들 간의 간격을 줄일 수 있고, 한정된 공간에 더욱 많은 수의 패드를 배치할 수 있다.
한정된 공간에 더욱 많은 수의 패드를 배치할 수 있으므로, 패드 영역의 크기를 줄일 수 있다. 이에 따라, 표시 장치의 베젤(bezel)을 줄일 수 있을 뿐만 아니라 고해상도의 표시 장치를 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 2는 도 1의 A 영역을 확대하여 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 패드부를 도 2의 III-III' 선을 따라 자른 단면을 나타낸 단면도이다.
도 4는 도 3의 제1 전극을 평면상에서 나타낸 도면이다.
도 5는 본 발명의 다른 실시예에 따른 패드부를 도 2의 III-III' 선을 따라 자른 단면을 나타낸 단면도이다.
도 6은 도 5의 제1 전극을 평면상에서 나타낸 도면이다.
도 7은 본 발명의 또 다른 실시예에 따른 패드부를 도 2의 III-III' 선을 따라 자른 단면을 나타낸 단면도이다.
도 8은 도 7의 제1 전극을 평면상에서 나타낸 도면이다.
도 9 내지 11은 본 발명의 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 도면이다.
도 12는 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시예에 따른 표시 장치 및 그 제조 방법에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 표시 장치는 기판(110) 및 패드부(PA)를 포함한다.
기판(110)은 표시 영역(DA) 및 비표시 영역(NA)을 포함한다. 표시 영역(DA)은 제1 방향(X) 및 제2 방향(Y)으로 배열되는 복수의 화소(PX), 복수의 화소(PX)에 연결되는 복수의 게이트선 및 복수의 데이터선을 포함하여 영상을 표시하는 영역이다. 비표시 영역(NA)은 복수의 화소(PX)에 신호를 인가하기 위한 배선이나 회로가 배치되는 영역으로써 영상이 표시되지 않은 영역이다. 비표시 영역(NA)은 표시 영역(DA)을 둘러쌀 수 있다. 비표시 영역(NA)은 복수의 화소(PX)에 구동 신호를 인가하는 복수의 패드(10)가 형성되어 있는 패드부(PA)를 포함할 수 있다.
패드부(PA)는 비표시 영역(NA)에 위치하며, 복수의 패드(10)를 포함한다. 복수의 패드(10)를 통해 복수의 화소(PX)에 연결된 게이트선, 데이터선, 전압선 등에 신호, 전압 등이 인가될 수 있다.
비표시 영역(NA)에는 인쇄 회로 기판(printed circuit board, PCB)(미도시)이 부착될 수 있다. 인쇄 회로 기판은 연성 인쇄 회로 기판일 수 있다. 인쇄 회로 기판은 패드부(PA)와 전기적으로 연결된다. 인쇄 회로 기판은 구동 집적회로(Integrated Chip)를 포함할 수 있으며, 구동 집적회로에서 출력된 구동 신호는 패드부(PA)의 복수의 패드(10)를 통하여 복수의 화소(PX)에 전달될 수 있다.
인쇄 회로 기판과 패드부(PA)는 비도전 필름(non-conductive film, NCF) 또는 비도전 페이스트(non-conductive paste, NCP)에 의해 접합될 수 있다. 비도전 필름 또는 비도전 페이스트는 고온에서 액체화된 후 상온에서 고체화되는 절연성 접착 물질이다. 비도전 필름 또는 비도전 페이스트는 절연성 레진(resin)을 포함할 수 있다.
패드부(PA)와 인쇄 회로 기판 사이에 비도전 필름 또는 비도전 페이스트를 두고 고온으로 압착하면 패드부(PA)와 인쇄 회로 기판이 접합되고, 패드부(PA)와 인쇄 회로 기판은 전기적으로 연결될 수 있다. 비도전 필름 또는 비도전 페이스트에 의한 패드부(PA)와 인쇄 회로 기판의 접합에 대한 상세한 설명은 도 9 내지 11에서 후술한다.
도 2는 도 1의 A 영역을 확대하여 나타낸 도면이다. 도 3은 본 발명의 일 실시예에 따른 패드부를 도 2의 III-III' 선을 따라 자른 단면을 나타낸 단면도이다. 도 4는 도 3의 제1 전극을 평면상에서 나타낸 도면이다.
도 2 내지 4를 참조하면, 복수의 패드(10)는 제1 방향(X)으로 배열될 수 있다. 복수의 패드(10) 각각의 제1 방향(X)으로의 폭(W1)보다 인접한 패드(10) 사이의 간격(W2)이 더 작을 수 있다. 복수의 패드(10) 각각의 제1 방향(X)으로의 폭(W1)은 15㎛ 이하일 수 있고, 인접한 패드(10) 사이의 간격(W2)은 10㎛ 이하일 수 있다. 인쇄 회로 기판과 패드부(PA)를 비도전 필름 또는 비도전 페이스트를 이용하여 접합함에 따라 인접한 패드(10) 사이의 간격(W2)을 10㎛ 이하로 줄일 수 있다.
패드(10)는 기판(110) 상에 순차적으로 적층되는 제1 전극(150), 절연층(160) 및 제2 전극(170)을 포함한다.
도 4에 예시한 바와 같이, 제1 전극(150)은 제1 서브 전극(153) 및 제1 서브 전극(153)으로부터 뻗어 나오는 복수의 제2 서브 전극(154)을 포함한다. 제1 서브 전극(153)은 제1 방향(X)으로 연장되고, 복수의 제2 서브 전극(154)은 제1 서브 전극(153)으로부터 제2 방향(Y)으로 연장될 수 있다. 복수의 제2 서브 전극(154) 사이에는 제2 방향(Y)으로 연장된 제1 홈(groove)(151)이 형성된다. 제1 홈(151)은 제2 방향(Y)으로 오픈(open)되어 있다. 제1 홈(151)의 개수는 하나 이상일 수 있다. 예를 들어, 도 4와 같이 제1 전극(150)은 m자 형태로 형성되어 3개의 제2 서브 전극(154)을 포함하고, 3개의 제2 서브 전극(154) 사이에 2개의 제1 홈(151)이 형성될 수 있다. 2개의 제1 홈(151)의 제1 방향(X)으로의 폭(151W)은 서로 동일할 수 있다.
제1 전극(150)은 표시 영역(DA)에 게이트선을 형성할 때 함께 형성될 수 있으며, 게이트선과 동일한 도전성 물질로 이루어질 수 있다. 제1 전극(150)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속이나 합금을 포함할 수 있다.
도 3에 예시한 바와 같이, 절연층(160)은 제1 전극(150)의 양측 가장자리 위에 배치된다. 절연층(160)은 패드(10)의 제1 방향(X)으로의 양측 가장자리에 단차를 형성하는 역할을 할 수 있다. 양측의 절연층(160) 사이에서 제1 전극(150)이 노출되어 있으며, 제2 서브 전극(154) 사이의 제1 홈(151)도 노출되어 있다. 절연층(160)은 산화규소(SiOx), 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막을 포함할 수 있다.
제2 전극(170)은 절연층(160)과 제1 전극(150) 위에 배치된다. 제2 전극(170)은 표시 영역(DA)에 데이터선을 형성할 때 함께 형성될 수 있으며, 데이터선과 동일한 도전성 물질로 이루어질 수 있다. 제2 전극(170)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속이나 합금을 포함할 수 있다.
제2 전극(170)은 절연층(160)에 의한 단차와 제1 전극(150)의 제1 홈(151)에 의한 단차에 대응하는 단차를 갖는 형태로 형성된다. 제1 전극(150)의 제1 홈(151)에 대응하는 부분에 제2 전극(170)의 제2 홈(171)이 형성된다. 제2 전극(170)의 제2 홈(171)도 제1 전극(150)의 제1 홈(151)과 마찬가지로 제2 방향(Y)으로 연장되고 제2 방향(Y)으로 오픈되어 있다. 제2 홈(171)의 폭(171W)은 제1 홈(151)의 폭(151W)보다 작을 수 있다.
제1 전극(150)이 m자 형태로 형성되어 3개의 제2 서브 전극(154)을 포함하고, 3개의 제2 서브 전극(154) 사이에 2개의 제1 홈(151)이 형성될 때, 제2 전극(170)은 2개의 제1 홈(151)에 대응하여 2개의 제2 홈(171)을 형성할 수 있다. 2개의 제2 홈(171)의 제1 방향(X)으로의 폭(171W)은 서로 동일할 수 있다.
제2 홈(171)은 비도전 필름 또는 비도전 페이스트를 패드부(PA)와 인쇄 회로 기판 사이에 두고 고온으로 접합할 때 액체화된 물질이 원활하게 흐르도록 하는 역할을 한다. 액체화된 물질은 제2 홈(171)의 오픈된 부분으로 원활하게 흘러나올 수 있다. 한편, 제2 홈(171)에 해당하는 만큼 제2 전극(170)과 비도전 필름 또는 비도전 페이스트의 접촉 면적이 증가하게 되므로 접착력이 강화될 수 있다.
이하, 도 5 및 6을 참조하여 다른 실시예에 따른 패드부(PA)에 대하여 설명한다. 상술한 도 3 및 4의 실시예와 비교하여 차이점 위주로 설명하고, 중복되는 특징에 대한 설명은 생략한다.
도 5는 본 발명의 다른 실시예에 따른 패드부를 도 2의 III-III' 선을 따라 자른 단면을 나타낸 단면도이다. 도 6은 도 5의 제1 전극을 평면상에서 나타낸 도면이다.
도 5 및 6을 참조하면, 제1 전극(150)은 4개의 제2 서브 전극(154)을 포함하고, 4개의 제2 서브 전극(154) 사이에 3개의 제1 홈(151)이 형성될 수 있다. 3개의 제1 홈(151) 중에서 양측의 2개의 제1 홈(151) 각각의 폭(151W1)과 가운데의 1개의 제1 홈(151)의 폭(151W2)은 서로 동일할 수 있다. 즉, 3개의 제1 홈(151)의 제1 방향(X)으로의 폭은 서로 동일할 수 있다.
제1 전극(150)의 제1 홈(151)에 대응하는 부분에 제2 전극(170)의 제2 홈(171)이 형성되므로, 제2 전극(170)은 3개의 제1 홈(151)에 대응하여 3개의 제2 홈(171)을 형성한다. 3개의 제2 홈(171) 중에서 양측의 2개의 제2 홈(171) 각각의 폭(171W1)과 가운데의 1개의 제2 홈(171)의 폭(171W2)은 서로 동일할 수 있다. 즉, 3개의 제2 홈(171)의 제1 방향(X)으로의 폭은 서로 동일할 수 있다.
제2 전극(170)의 3개의 제2 홈(171)은 비도전 필름 또는 비도전 페이스트를 패드부(PA)와 인쇄 회로 기판 사이에 두고 고온으로 접합할 때 액체화된 물질이 원활하게 흐르도록 하는 역할을 한다.
이하, 도 7 및 8을 참조하여 또 다른 실시예에 따른 패드부(PA)에 대하여 설명한다. 상술한 도 3 및 4의 실시예와 비교하여 차이점 위주로 설명하고, 중복되는 특징에 대한 설명은 생략한다.
도 7은 본 발명의 또 다른 실시예에 따른 패드부를 도 2의 III-III' 선을 따라 자른 단면을 나타낸 단면도이다. 도 8은 도 7의 제1 전극을 평면상에서 나타낸 도면이다.
도 7 및 8을 참조하면, 제1 전극(150)은 4개의 제2 서브 전극(154)을 포함하고, 4개의 제2 서브 전극(154) 사이에 3개의 제1 홈(151)이 형성될 수 있다. 3개의 제1 홈(151) 중에서 양측의 2개의 제1 홈(151) 각각의 제1 방향(X)으로의 폭(151W1)이 가운데의 1개의 제1 홈(151)의 제1 방향(X)으로의 폭(151W2)보다 클 수 있다.
제1 전극(150)의 제1 홈(151)에 대응하는 부분에 제2 전극(170)의 제2 홈(171)이 형성되므로, 제2 전극(170)은 3개의 제1 홈(151)에 대응하여 3개의 제2 홈(171)을 형성한다. 3개의 제2 홈(171) 중에서 양측의 2개의 제2 홈(171) 각각의 제1 방향(X)으로의 폭(171W1)이 가운데의 1개의 제2 홈(171)의 제1 방향(X)으로의 폭(171W2)보다 클 수 있다. 이는 비도전 필름 또는 비도전 페이스트를 패드부(PA)와 인쇄 회로 기판 사이에 두고 고온으로 접합할 때 제2 전극(170)의 양측의 벽에 의해 역류되는 액체화된 물질이 더욱 원활하게 흐르도록 하여 흐름이 중앙부와 동일하게 하기 위한 것이다.
이하, 도 9 내지 11을 참조하여 패드부(PA)와 인쇄 회로 기판을 접합하는 방법에 대하여 설명한다.
도 9 내지 11은 본 발명의 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 도면이다.
도 9에 예시한 바와 같이, 복수의 패드(10)가 배열된 패드부(PA) 위에 비도전 필름 또는 비도전 페이스트(200)를 형성(부착 또는 도포)한다. 비도전 필름 또는 비도전 페이스트(200)는 절연성 레진으로 이루어질 수 있다. 복수의 패드(10)는 상술한 도 3, 4의 실시예, 도 5, 6의 실시예, 도 7, 8의 실시예 중 하나의 구조로 형성될 수 있다. 여기서는 복수의 패드(10)가 도 3, 4의 실시예의 구조로 형성된 것을 예로 들어 설명한다.
다음으로, 도 10에 예시한 바와 같이 인쇄 회로 기판(310)의 복수의 범프(bump)(320)가 복수의 패드(10)와 마주하도록 패드부(PA) 상에 인쇄 회로 기판(310)을 정렬한다.
다음으로, 도 11에 예시한 바와 같이 패드부(PA)와 인쇄 회로 기판(310)을 고온으로 압착한다. 비도전 필름 또는 비도전 페이스트(200)는 고온에서 액체화되고, 제2 전극(170)과 범프(320) 사이의 비도전 필름 또는 비도전 페이스트(200)의 액체화된 물질은 제2 전극(170)의 제2 홈(171)을 따라 흐르게 되며, 제2 전극(170)이 범프(320)와 접촉하게 된다. 절연층(160)에 의해 단차가 형성된 제2 전극(170)의 양측 가장자리 부분이 범프(320)와 접촉할 수 있다. 이에 따라, 복수의 패드(10)와 인쇄 회로 기판(310)은 전기적으로 연결될 수 있다. 비도전 필름 또는 비도전 페이스트(200)의 액체화된 물질은 기판(110)과 인쇄 회로 기판(310) 사이를 채우고, 제2 전극(170)과 범프(320) 사이를 채우게 되며, 고체화되어 패드부(PA)에 인쇄 회로 기판(310)을 견고하게 접착시킬 수 있다.
이하, 도 12를 참조하여 표시 영역(DA)에서의 표시 장치의 구조에 대한 일 실시예에 대하여 설명한다.
도 12는 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 12를 참조하면, 표시 장치는 기판(110), 구동 트랜지스터(TR), 및 발광 소자(LED)를 포함한다.
기판(110)은 유리, 플라스틱 등의 절연 물질을 포함하고, 기판(110) 위에 버퍼층(120)이 위치한다. 버퍼층(120)은 불순 원소 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 구동 트랜지스터(TR)가 위치하는 표면을 평탄화하는 역할을 한다. 버퍼층(120)은 반드시 필요한 구성은 아니며, 기판(110)의 종류 및 공정 조건에 따라 생략될 수 있다.
버퍼층(120) 위에 게이트 전극(155)이 위치한다. 게이트 전극(155)은 복수의 화소(PX)에 연결되는 게이트선과 동일한 층에 위치할 수 있다. 비표시 영역(NA)에 위치하는 패드(10)의 제1 전극(150)은 게이트 전극(155)과 동일한 공정으로 동일한 층에 형성될 수 있다.
게이트 전극(155)과 버퍼층(120) 위에 제1 절연층(121)이 위치한다. 제1 절연층(121)은 산화규소(SiOx), 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막을 포함할 수 있다.
제1 절연층(121) 위에 비정질 규소, 다결정 규소, 또는 산화물 반도체 등으로 만들어진 반도체층(132)이 위치한다. 반도체층(132)은 게이트 전극(155)과 중첩한다. 반도체층(132)과 제1 절연층(121) 위에 제2 절연층(165)이 위치한다.
비표시 영역(NA)에 위치하는 패드(10)의 절연층(160)은 제1 절연층(121) 또는 제2 절연층(165) 중 어느 하나와 동일한 공정으로 동일한 층에 형성될 수 있다.
제2 절연층(165) 위에 서로 마주하는 소스 전극(176) 및 드레인 전극(177)이 위치한다. 소스 전극(176)은 제2 절연층(165)을 관통하는 하나의 컨택홀을 통해 반도체층(132)의 일단에 연결될 수 있다. 드레인 전극(177)은 제2 절연층(160)을 관통하는 다른 하나의 컨택홀을 통해 반도체층(132)의 타단에 연결될 수 있다. 복수의 화소(PX)에 연결되는 데이터선은 소스 전극(176) 및 드레인 전극(177)과 동일한 공정으로 동일한 층에 형성될 수 있다. 비표시 영역(NA)에 위치하는 패드(10)의 제2 전극(170)은 소스 전극(176) 및 드레인 전극(177)과 동일한 공정으로 동일한 층에 형성될 수 있다.
게이트 전극(155), 소스 전극(176), 드레인 전극(177) 및 반도체층(132)은 하나의 구동 트랜지스터(TR)를 이룬다. 구동 트랜지스터(TR)의 채널은 소스 전극(176)과 드레인 전극(177) 사이의 반도체층(132) 부분에 형성된다.
구동 트랜지스터(TR) 및 제2 절연층(165) 위에 제3 절연층(181)이 위치한다. 제3 절연층(181)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다. 제3 절연층(181)은 화소 전극(710)이 위치하는 표면을 평탄화하는 역할을 할 수 있다.
제3 절연층(181) 위에 화소 전극(710)이 위치하며, 화소 전극(710)은 제3 절연층(181)을 관통하는 컨택홀(H)을 통해 구동 트랜지스터(TR)의 드레인 전극(177)에 연결된다. 구동 트랜지스터(TR)는 데이터 전압에 대응하는 전류를 화소 전극(710)에 제공한다.
화소 전극(710) 위에는 발광층(720)이 위치하며, 발광층(720) 위에는 전원 전극(730)이 위치한다. 발광층(720)은 유기 발광 물질과 무기 발광 물질 중 적어도 하나를 포함할 수 있다. 화소 전극(710)과 전원 전극(730) 중 하나는 반사성 전극이고 나머지 하나는 반투과성 전극일 수 있다. 예를 들어, 전면 발광 방식의 표시 장치의 경우, 화소 전극(710)이 반사성 전극이고 전원 전극(730)이 반투과성 전극일 수 있다.
화소 전극(710), 발광층(720) 및 전원 전극(730)은 발광 소자(LED)를 이룬다. 화소 전극(710)이 발광 소자(LED)의 애노드 전극이 되고, 전원 전극(730)이 발광 소자(LED)의 캐소드 전극이 될 수 있다. 화소 전극(710) 및 전원 전극(730)으로부터 각각 정공과 전자가 발광층(720) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exition)이 여기 상태로부터 기저 상태로 떨어질 때 발광이 이루어진다. 발광 소자(LED)는 기본색(primary color) 중 하나의 빛을 낼 수 있다. 기본색의 예로는 적색, 녹색, 청색의 삼원색을 들 수 있다. 기본색의 다른 예로 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다.
화소 전극(710)의 주변에는 발광 소자(LED)의 영역, 즉 빛이 방출되는 발광 영역을 정의하는 화소 정의층(190)이 위치할 수 있다. 화소 전극(710)의 일부 위에는 화소 정의층(190)이 위치하고 화소 정의층(190)으로 덮이지 않은 화소 전극(710) 위에 발광층(720)이 위치할 수 있다. 발광층(720)이 위치하는 영역이 발광 영역이 될 수 있다.
발광 소자(LED) 위에는 발광 소자(LED)를 보호하기 위한 봉지층(195)이 위치할 수 있다. 봉지층(195)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 패드 110: 기판
150: 제1 전극 151: 제1 홈
153: 제1 서브 전극 154: 제2 서브 전극
160: 절연층 170: 제2 전극
171: 제2 홈 200: 비도전 필름 또는 비도전 페이스트
310: 인쇄 회로 기판 320: 범프
PA: 패드부 DA: 표시 영역
NA: 비표시 영역

Claims (21)

  1. 표시 영역 및 비표시 영역을 포함하는 기판; 및
    상기 비표시 영역에 위치하고, 제1 방향으로 배열되는 복수의 패드를 포함하는 패드부를 포함하고,
    상기 복수의 패드 각각은,
    상기 제1 방향으로 연장된 제1 서브 전극 및 상기 제1 서브 전극으로부터 제2 방향으로 연장된 복수의 제2 서브 전극을 포함하고, 상기 복수의 제2 서브 전극 사이의 제1 홈을 형성하는 제1 전극; 및
    상기 제1 전극 위에 배치되고, 상기 제1 홈에 의한 단차에 대응하는 단차를 가지며, 상기 제1 홈에 대응하는 부분에 제2 홈을 형성하는 제2 전극을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극의 양측 가장자리 위에 배치되어 단차를 형성하는 절연층을 더 포함하고,
    상기 제2 전극은 상기 절연층에 의한 단차에 대응하는 단차를 가지는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 홈은 상기 제2 방향으로 오픈되어 있는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 전극은 3개의 제2 서브 전극을 포함하고 상기 3개의 제2 서브 전극 사이에 2개의 제1 홈을 형성하고,
    상기 제2 전극은 상기 2개의 제1 홈에 대응하여 2개의 제2 홈을 형성하는 표시 장치.
  5. 제4 항에 있어서,
    상기 2개의 제1 홈의 상기 제1 방향으로의 폭은 서로 동일하고, 상기 2개의 제2 홈의 상기 제1 방향으로의 폭은 서로 동일한 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 전극은 4개의 제2 서브 전극을 포함하고 상기 4개의 제2 서브 전극 사이에 3개의 제1 홈을 형성하고,
    상기 제2 전극은 상기 3개의 제1 홈에 대응하여 3개의 제2 홈을 형성하는 표시 장치.
  7. 제6 항에 있어서,
    상기 3개의 제1 홈의 상기 제1 방향으로의 폭은 서로 동일하고, 상기 3개의 제2 홈의 상기 제1 방향으로의 폭은 서로 동일한 표시 장치.
  8. 제6 항에 있어서,
    상기 3개의 제1 홈 중에서 양측의 2개의 제1 홈 각각의 상기 제1 방향으로의 폭이 가운데의 1개의 제1 홈의 상기 제1 방향으로의 폭보다 크고, 상기 3개의 제2 홈 중에서 양측의 2개의 제2 홈 각각의 상기 제1 방향으로의 폭이 가운데의 1개의 제2 홈의 상기 제1 방향으로의 폭보다 큰 표시 장치.
  9. 제1 항 내지 제8 항 중 어느 한 항에 있어서,
    범프를 통해 상기 패드부와 전기적으로 연결되는 인쇄 회로 기판; 및
    상기 패드부와 상기 인쇄 회로 기판을 접합하는 비도전 필름 또는 비도전 페이스트를 더 포함하고,
    상기 절연층에 의해 단차가 형성된 상기 제2 전극의 양측 가장자리 부분이 상기 범프와 접촉하는 표시 장치.
  10. 제9 항에 있어서,
    상기 비도전 필름 또는 비도전 페이스트는 상기 기판과 상기 인쇄 회로 기판 사이를 채우고, 상기 제2 전극과 상기 범프 사이를 채우는 표시 장치.
  11. 제1 항 내지 제8 항 중 어느 한 항에 있어서,
    상기 복수의 패드 각각의 제1 방향으로의 폭보다 인접한 패드 사이의 간격이 더 작은 표시 장치.
  12. 제11 항에 있어서,
    상기 인접한 패드 사이의 간격은 10㎛ 이하인 표시 장치.
  13. 제1 항 내지 제8 항 중 어느 한 항에 있어서,
    게이트 전극, 상기 게이트 전극과 중첩하는 반도체층, 상기 반도체층의 일단에 연결되는 소스 전극 및 상기 반도체층의 타단에 연결되는 드레인 전극을 포함하는 트랜지스터를 더 포함하고,
    상기 제1 전극은 상기 게이트 전극과 동일한 공정으로 동일한 층에 형성되고, 상기 제2 전극은 상기 소스 전극 및 상기 드레인 전극과 동일한 공정으로 동일한 층에 형성되는 표시 장치.
  14. 기판 상에서 제1 방향으로 배열되는 복수의 패드를 포함하는 패드부 위에 비도전 필름 또는 비도전 페이스트를 형성하는 단계;
    인쇄 회로 기판의 복수의 범프가 상기 복수의 패드와 마주하도록 상기 패드부 상에 상기 인쇄 회로 기판을 정렬하는 단계; 및
    상기 패드부와 상기 인쇄 회로 기판을 압착하여 상기 복수의 패드와 상기 인쇄 회로 기판이 전기적으로 연결되는 단계를 포함하고,
    상기 복수의 패드 각각은,
    상기 제1 방향으로 연장된 제1 서브 전극 및 상기 제1 서브 전극으로부터 제2 방향으로 연장된 복수의 제2 서브 전극을 포함하고, 상기 복수의 서브 전극 사이의 제1 홈을 형성하는 제1 전극;
    상기 제1 전극의 양측 가장자리 위에 배치되어 단차를 형성하는 절연층; 및
    상기 제1 전극과 절연층 위에 배치되고, 상기 절연층에 의한 단차와 상기 제1 홈에 의한 단차에 대응하는 단차를 가지며, 상기 제1 홈에 대응하는 부분에 제2 홈을 형성하는 제2 전극을 포함하고,
    상기 절연층에 의해 단차가 형성된 상기 제2 전극의 양측 가장자리 부분이 상기 인쇄 회로 기판의 범프와 접촉하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 제1 홈 및 상기 제2 홈은 상기 제2 방향으로 오픈되어 있고, 상기 비도전 필름 또는 비도전 페이스트의 액체화된 물질은 상기 제2 홈을 따라 흐르는 표시 장치의 제조 방법.
  16. 제14 항에 있어서,
    상기 비도전 필름 또는 비도전 페이스트는 상기 기판과 상기 인쇄 회로 기판 사이를 채우고, 상기 제2 전극과 상기 범프 사이를 채우는 표시 장치의 제조 방법.
  17. 제14 항에 있어서,
    상기 제1 전극은 3개의 제2 서브 전극을 포함하고 상기 3개의 제2 서브 전극 사이에 2개의 제1 홈을 형성하고,
    상기 제2 전극은 상기 2개의 제1 홈에 대응하여 2개의 제2 홈을 형성하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 2개의 제1 홈의 상기 제1 방향으로의 폭은 서로 동일하고, 상기 2개의 제2 홈의 상기 제1 방향으로의 폭은 서로 동일한 표시 장치의 제조 방법.
  19. 제14 항에 있어서,
    상기 제1 전극은 4개의 제2 서브 전극을 포함하고 상기 4개의 제2 서브 전극 사이에 3개의 제1 홈을 형성하고,
    상기 제2 전극은 상기 3개의 제1 홈에 대응하여 3개의 제2 홈을 형성하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 3개의 제1 홈의 상기 제1 방향으로의 폭은 서로 동일하고, 상기 3개의 제2 홈의 상기 제1 방향으로의 폭은 서로 동일한 표시 장치의 제조 방법.
  21. 제19 항에 있어서,
    상기 3개의 제1 홈 중에서 양측의 2개의 제1 홈 각각의 상기 제1 방향으로의 폭이 가운데의 1개의 제1 홈의 상기 제1 방향으로의 폭보다 크고, 상기 3개의 제2 홈 중에서 양측의 2개의 제2 홈 각각의 상기 제1 방향으로의 폭이 가운데의 1개의 제2 홈의 상기 제1 방향으로의 폭보다 큰 표시 장치의 제조 방법.
KR1020210006014A 2021-01-15 2021-01-15 표시 장치 및 그 제조 방법 KR20220103424A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210006014A KR20220103424A (ko) 2021-01-15 2021-01-15 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210006014A KR20220103424A (ko) 2021-01-15 2021-01-15 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220103424A true KR20220103424A (ko) 2022-07-22

Family

ID=82605790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210006014A KR20220103424A (ko) 2021-01-15 2021-01-15 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20220103424A (ko)

Similar Documents

Publication Publication Date Title
CN110211987B (zh) 发光二极管面板
EP1057216B1 (en) Sealing of large area display structures
CN107919067B (zh) 平板显示器
JP3195720B2 (ja) 多色ｌｅｄ素子およびその多色ｌｅｄ素子を用いたｌｅｄ表示装置、並びに多色ｌｅｄ素子の製造方法
KR101860036B1 (ko) 씨오지 타입 플렉서블 유기발광소자
KR102477230B1 (ko) 표시 장치
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
CN112563387B (zh) 发光装置
WO2021006247A1 (ja) 表示装置、及びその製造方法
CN114188381A (zh) 显示面板及显示装置
KR20210036444A (ko) 표시 장치
EP2148371B1 (en) Organic light-emitting display device
JP2019174807A (ja) 電子装置
WO2019225708A1 (ja) 表示装置用配線基板および表示装置、ならびに配線基板とその作製方法
KR20060037171A (ko) 평판표시소자 및 그 제조방법
US10714705B2 (en) Organic light emitting display device
US20180011369A1 (en) Display device having a connection member secured in place by a conductive layer
KR20220103424A (ko) 표시 장치 및 그 제조 방법
KR102433358B1 (ko) 표시 장치
KR101244026B1 (ko) 표시 장치 및 그 제조 방법 및 디스플레이
CN114072928B (zh) Led模块及包含led模块的显示装置
JPWO2020204512A5 (ko)
KR102393315B1 (ko) 디스플레이 장치
KR20210027626A (ko) 표시 장치
TWI835265B (zh) 發光顯示單元及顯示裝置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]