KR102393315B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102393315B1
KR102393315B1 KR1020150137729A KR20150137729A KR102393315B1 KR 102393315 B1 KR102393315 B1 KR 102393315B1 KR 1020150137729 A KR1020150137729 A KR 1020150137729A KR 20150137729 A KR20150137729 A KR 20150137729A KR 102393315 B1 KR102393315 B1 KR 102393315B1
Authority
KR
South Korea
Prior art keywords
layer
pad
electrode
pad electrode
passivation layer
Prior art date
Application number
KR1020150137729A
Other languages
English (en)
Other versions
KR20170038406A (ko
Inventor
천대웅
이현행
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150137729A priority Critical patent/KR102393315B1/ko
Publication of KR20170038406A publication Critical patent/KR20170038406A/ko
Application granted granted Critical
Publication of KR102393315B1 publication Critical patent/KR102393315B1/ko

Links

Images

Classifications

    • H01L51/5203—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H01L27/3258—
    • H01L51/5237—
    • H01L2227/32—

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 기판 상의 패드 영역에 구비된 패드 전극과 평탄화층을 포함하고, 상기 패드 전극과 평탄화층이 서로 이격되어 있는 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display Device}
본 발명은 디스플레이 장치에 관한 것으로서, 보다 구체적으로는 디스플레이 장치의 패드 영역에 관한 것이다.
현재까지 액정 디스플레이 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 및 유기 발광 디스플레이 장치(Organic Light Emitting Display Device) 등과 같은 디스플레이 장치가 개발된 바 있다.
디스플레이 장치는 화상을 디스플레이하기 위한 디스플레이 패널과 상기 디스플레이 패널을 구동하기 위한 패널 구동부를 포함하여 이루어지는데, 이하, 도면을 참조하여 종래의 디스플레이 장치에 대해서 설명하기로 한다.
도 1은 종래의 디스플레이 장치의 개략적인 평면도이다.
도 1에서 알 수 있듯이, 종래의 디스플레이 장치는 디스플레이 패널(10) 및 패널 구동부(20)를 포함하여 이루어진다.
상기 디스플레이 패널(10)은 화상을 디스플레이하는 표시 영역(DA)과 상기 표시 영역(DA)의 외곽에 구비되는 비표시 영역(NDA)으로 이루어진다. 또한, 상기 비표시 영역(NDA)에는 복수 개의 패드가 배열되어 있는 패드 영역(PA)이 마련되어 있다.
상기 패널 구동부(20)는 상기 디스플레이 패널(10)의 패드 영역(PA)에 부착되어 있다. 이와 같은 패널 구동부(20)는 연성 인쇄 회로 필름(Flexible Printed Circuit Film)(21), 인쇄 회로 기판(Printed Circuit Board)(22), 및 구동칩(23)을 포함하여 이루어진다. 복수 개의 연성 인쇄 회로 필름(21)은 상기 디스플레이 패널(10)의 패드 영역(PA)에 부착되어 있고, 상기 인쇄 회로 기판(22)은 상기 복수 개의 연성 인쇄 회로 필름(21)에 연결되어 있으며, 상기 구동칩(23)은 상기 복수 개의 연성 인쇄 회로 필름(21) 상에 각각 형성되어 있다
도 1의 확대도는 상기 디스플레이 패널(10)의 기판(1) 상에 구비된 신호 패드(11)와 연성 인쇄 회로 필름(21) 상에 구비된 리드 배선(미도시)이 복수 개의 도전볼(32)에 의해 전기적으로 연결되는 모습을 도시한 것으로서, 이와 같은 기판(1) 상의 신호 패드(11)와 상기 연성 인쇄 회로 필름(21) 상의 리드 배선 사이의 전기적 연결 모습에 대해서는 도 2를 참조하여 보다 구체적으로 설명하기로 한다.
도 2는 종래의 디스플레이 장치의 패드 영역(PA)의 단면도로서, 이는 도 1의 I-I라인의 단면에 해당한다.
도 2에서 알 수 있듯이, 종래의 디스플레이 장치는 디스플레이 패널(10), 연성 인쇄 회로 필름(21), 및 도전성 접착 필름(30)을 포함하여 이루어진다.
상기 디스플레이 패널(10)은 기판(1), 신호 패드(11), 절연층(12), 연결 전극(13), 패시베이션층(14), 평탄화층(15), 및 패드 전극(16)을 포함하여 이루어진다.
상기 신호 패드(11)는 상기 기판(1)의 상면 상에 형성되어 있고, 상기 절연층(12)은 상기 신호 패드(11)의 상면 상에 형성되어 있다. 상기 절연층(12)에는 콘택홀이 구비되어 있어, 상기 콘택홀을 통해서 상기 신호 패드(11)의 상면이 노출될 수 있다.
상기 연결 전극(13)은 상기 절연층(12)의 상면 상에 형성되어 있다. 상기 연결 전극(13)은 상기 절연층(12)에 구비된 콘택홀을 통해서 상기 신호 패드(11)와 연결되어 있다.
상기 패시베이션층(14)은 상기 연결 전극(13)의 상면 상에 형성되어 있고, 상기 평탄화층(15)은 상기 패시베이션층(14)의 상면 상에 형성되어 있다. 상기 패시베이션층(14)과 상기 평탄화층(15)에는 상기 연결 전극(13)의 상면이 노출될 수 있도록 콘택홀이 구비되어 있다.
상기 패드 전극(16)은 상기 패시베이션층(14)과 상기 평탄화층(15)에 구비된 콘택홀을 통해서 상기 연결 전극(13)에 연결되어 있다. 상기 패드 전극(16)의 일부는 상기 연결 전극(13)의 상면 상에 형성되고, 상기 패드 전극(16)의 나머지 부분은 상기 패시베이션층(14)의 상면 상에 형성되어 있다.
상기 연성 인쇄 회로 필름(21)은 상기 디스플레이 패널(10)의 위쪽에 위치하며 상기 도전성 접착 필름(30)을 통해서 상기 디스플레이 패널(10)에 부착되어 있다. 상기 연성 인쇄 회로 필름(21)의 하면 상에는 리드 배선(21a)이 구비되어 있다. 상기 리드 배선(21a)은 상기 패드 전극(16)과 일 대 일로 대응한다.
상기 도전성 접착 필름(30)은 접착층(31) 및 복수 개의 도전볼(32)을 포함하여 이루어진다. 상기 접착층(31)은 상기 연성 인쇄 회로 필름(21)과 상기 디스플레이 패널(10)을 접착시킨다. 상기 복수 개의 도전볼(32)은 상기 리드 배선(21a)과 상기 패드 전극(16)을 전기적으로 연결시킨다.
따라서, 상기 연성 인쇄 회로 필름(21)에 형성된 상기 리드 배선(21a)은 상기 도전볼(32), 상기 패드 전극(16), 및 상기 연결 전극(13)을 각각 경유하여 상기 신호 패드(11)에 전기적으로 연결되며, 그에 따라, 상기 리드 배선(21a)을 통해서 상기 신호 패드(11)에 구동 신호가 인가될 수 있다.
그러나, 이와 같은 종래의 디스플레이 장치는 상기 리드 배선(21a)과 상기 패드 전극(16) 사이의 간격이 일정하지 못하다. 즉, 상기 패드 전극(16)의 일부는 상기 연결 전극(13)의 상면 상에 형성되고 상기 패드 전극(16)의 나머지 부분은 상기 패시베이션층(14)의 상면 상에 형성되기 때문에, 상기 패드 전극(16)이 위치별로 단차가 발생하게 되고, 그에 따라 상기 패드 전극(16)과 상기 리드 배선(21a) 사이의 간격이 일정하지 못하다.
이와 같이, 상기 패드 전극(16)과 상기 리드 배선(21a) 사이의 간격이 일정하지 못하기 때문에, 상기 패드 전극(16)과 상기 리드 배선(21a)을 전기적으로 연결시킬 때 다음과 같은 문제가 발생한다.
상기 패드 전극(16)과 상기 리드 배선(21a) 사이의 전기적 연결은 상기 도전성 접착 필름(30)을 상기 디스플레이 패널(10)의 상면 상에 적층한 후 상기 도전성 접착 필름(30)의 상면 상에 상기 연성 인쇄 회로 필름(21)을 올려놓고 상기 연성 인쇄 회로 필름(21)을 가압하는 공정을 통해 이루어진다. 구체적으로, 상기 연성 인쇄 회로 필름(21)을 가압하면 상기 도전볼(32)에 의해서 상기 패드 전극(16)과 상기 리드 배선(21a)이 전기적으로 연결된다.
이때, 상대적으로 간격이 좁은 영역, 즉, 상기 패시베이션층(14)의 상면 상에 상기 패드 전극(16)이 형성된 영역에 위치하는 제1 도전볼(32a)에는 강한 압력이 가해져 상기 제1 도전볼(32a) 아래에 위치하는 상기 패드 전극(16)에 크랙이 발생하여 상기 패드 전극(16)과 상기 리드 배선(21a) 사이의 전기적 연결 특성이 떨어질 수 있다. 또한, 상대적으로 간격이 넓은 영역, 즉, 상기 연결 전극(13)의 상면 상에 상기 패드 전극(16)이 형성된 영역에 위치하는 제2 도전볼(32a)에는 압력이 가해지지 않게 되어, 상기 제2 도전볼(32a)이 형성된 영역에서는 상기 패드 전극(16)과 상기 리드 배선(21a) 사이의 전기적 연결이 이루어지지 않게 된다.
이상과 같이, 종래의 경우 상기 패드 전극(16)의 일부는 상기 연결 전극(13)의 상면 상에 형성되고 상기 패드 전극(16)의 나머지 부분은 상기 패시베이션층(14)의 상면 상에 형성되기 때문에, 상기 패드 전극(16)과 상기 리드 배선(21a) 사이의 간격이 상대적으로 좁은 영역에서는 상기 패드 전극(16)에 크랙이 발생하여 상기 패드 전극(16)과 상기 리드 배선(21a) 사이의 전기적 연결 특성이 떨어지는 문제가 발생할 수 있고, 상기 패드 전극(16)과 상기 리드 배선(21a) 사이의 간격이 상대적으로 넓은 영역에서는 상기 패드 전극(16)과 상기 리드 배선(21a) 사이의 전기적 연결이 이루어지지 않는 문제가 발생할 수 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 상기 패드 전극과 상기 리드 배선 사이의 전기적 연결 특성을 향상시킬 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명은 기판 상의 패드 영역에 구비된 패드 전극과 평탄화층을 포함하고, 상기 패드 전극과 평탄화층이 서로 이격되어 있는 디스플레이 장치를 제공한다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명의 일 실시예에 따르면, 패드 전극이 평탄화층과 오버랩되지 않고 이격되어 있기 때문에, 상기 평탄화층으로 인해서 패드 전극의 상면에 단차가 발생하는 것이 방지될 수 있고, 그에 따라 패드 전극과 리드 배선 사이의 전기적 연결 특성이 향상될 수 있다.
본 발명의 일 실시예에 따르면, 패드 전극이 패시베이션층과 오버랩되지 않고 이격되어 있기 때문에, 상기 패시베이션층으로 인해서 패드 전극의 상면에 단차가 발생하는 것이 방지될 수 있고, 그에 따라 패드 전극과 리드 배선 사이의 전기적 연결 특성이 향상될 수 있다.
도 1은 종래의 디스플레이 장치의 개략적인 평면도이다.
도 2는 종래의 디스플레이 장치의 패드 영역의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 개략도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 패널의 패드 영역의 개략적인 평면도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치의 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 개략도로서, 이는 유기 발광 디스플레이 장치에 관한 것이다.
도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 디스플레이 장치는 디스플레이 패널(100) 및 패널 구동부(200)를 포함하여 이루어진다.
상기 디스플레이 패널(100)은 화상을 디스플레이하는 표시 영역(DA)과 상기 표시 영역(DA)의 외곽에 구비되는 비표시 영역(NDA)으로 이루어진다. 또한, 상기 비표시 영역(NDA)에는 복수 개의 패드가 배열되어 있는 패드 영역(PA)이 마련되어 있다.
상기 표시 영역(DA)에는 게이트 라인(GL), 데이터 라인(DL), 전원 라인(VDD), 스위칭 박막 트랜지스터(S-TR), 구동 박막 트랜지스터(D-TR), 커패시터(C), 및 유기 발광 다이오드(OLED)가 형성되어 있다.
상기 게이트 라인(GL)과 상기 데이터 라인(DL)은 서로 교차하도록 배열되고, 상기 데이터 라인(DL)과 상기 전원 라인(VDD)은 서로 평행하게 배열될 수 있다. 이와 같은 게이트 라인(GL), 데이터 라인(DL), 및 전원 라인(VDD)에 의해서 개별 화소가 정의될 수 있다.
상기 스위칭 박막 트랜지스터(S-TR)는 상기 게이트 라인(GL)으로부터 공급되는 게이트 신호에 따라 스위칭되어 상기 데이터 라인(DL)으로부터 공급되는 데이터 전압을 상기 구동 박막 트랜지스터(D-TR)에 공급한다.
상기 구동 박막 트랜지스터(D-TR)는 상기 스위칭 박막 트랜지스터(S-TR)로부터 공급되는 데이터 전압에 따라 스위칭되어 상기 전원 라인(VDD)에서 공급되는 전원으로부터 데이터 전류를 생성하여 상기 유기 발광 다이오드(OLED)에 공급한다.
상기 커패시터(C)는 상기 구동 박막 트랜지스터(D-TR)에 공급되는 데이터 전압을 한 프레임 동안 유지시키는 것으로서, 상기 구동 박막 트랜지스터(D-TR)의 게이트 단자 및 소스 단자에 각각 연결된다.
상기 유기 발광 다이오드(OLED)는 상기 구동 박막 트랜지스터(D-TR)에서 공급되는 데이터 전류에 따라 소정의 광을 발광한다. 상기 유기 발광 다이오드(OLED)는 상기 구동 박막 트랜지스터(D-TR)의 소스 전극에 연결된 양극, 및 상기 양극 위에 차례로 형성된 발광층과 음극을 포함하여 이루어진다. 상기 유기 발광 다이오드(OLED)의 음극은 저전원 라인(VSS)과 연결된다.
이와 같은 표시 영역(DA)의 구체적인 구성은 다양하게 변경될 수 있다. 예를 들어, 상기 표시 영역(DA)에는 상기 구동 박막 트랜지스터(D-TR)의 문턱 전압 편차를 센싱하여 보상하기 위해서 상기 구동 박막 트랜지스터(D-TR)의 소스 단자와 연결되는 센싱 박막 트랜지스터 및 상기 센싱 박막 트랜지스터에 연결되는 기준 라인이 추가로 형성될 수 있다.
상기 패널 구동부(200)는 상기 디스플레이 패널(100)의 패드 영역(PA)에 부착되어 있다. 이와 같은 패널 구동부(200)는 연성 인쇄 회로 필름(Flexible Printed Circuit Film)(210), 인쇄 회로 기판(Printed Circuit Board)(220), 및 구동칩(230)을 포함하여 이루어진다.
복수 개의 연성 인쇄 회로 필름(210)은 상기 디스플레이 패널(100)의 패드 영역(PA)에 부착되어 있다. 상기 인쇄 회로 기판(220)은 상기 복수 개의 연성 인쇄 회로 필름(210)에 연결되어 있어, 상기 연성 인쇄 회로 필름(210)을 통해 상기 디스플레이 패널(100)에 각종 신호를 공급한다. 도시하지는 않았지만, 상기 인쇄 회로 기판(220) 상에는 타이밍 제어부, 각종 전원 회로, 및 메모리 소자 등이 실장되어 있다. 상기 구동칩(230)은 상기 복수 개의 연성 인쇄 회로 필름(210) 상에 형성되어 있다. 이와 같이 연성 인쇄 회로 필름(210) 상에 데이터 구동 집적 회로와 같은 구동칩(230)이 형성되어 COF(chip on film) 구조를 이룰 수 있으나, 반드시 그에 한정되는 것은 아니고, 상기 디스플레이 패널(100) 상에 칩(chip)이 형성되어 COG(chip on glass) 구조를 이룰 수도 있다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 패널의 개략적인 평면도로서, 이는 패드 영역(PA)에 관한 것이다. 도 4에는 설명의 편의를 위해서 다른 구성들은 생략하고 패드 전극(180), 패시베이션층(160) 및 평탄화층(170)을 위주로 도시하였다.
도 4에서 알 수 있듯이, 기판(1)의 패드 영역(PA)에는 복수 개의 패드 전극(180)이 배열되어 있고, 상기 복수 개의 패드 전극(180)들 사이에는 패시베이션층(160)과 평탄화층(170)이 형성되어 있다. 후술하는 단면도를 통해 알 수 있듯이, 상기 패시베이션층(160)은 상기 평탄화층(170) 아래에 위치하고, 상기 평탄화층(170)은 상기 패시베이션층(160) 위에 위치한다.
이때, 상기 패시베이션층(160)은 상기 패드 전극(180)과 오버랩되지 않고 상기 평탄화층(170)도 상기 패드 전극(180)과 오버랩되지 않는다. 또한, 상기 패시베이션층(160)과 평탄화층(170)은 상기 패드 전극(180)과 인접한 영역에서 서로 동일한 패턴으로 형성될 수 있다. 다시 말하면, 상기 패드 전극(180)과 인접한 영역에서 상기 패시베이션층(160)의 측면과 상기 평탄화층(170)의 측면은 서로 일치할 수 있다.
예를 들어, 도시된 바와 같이 상기 패드 전극(180)이 사각형의 평면구조를 가질 경우, 상기 패드 전극(180)의 네 변과 마주하는 각각의 영역에서 상기 패시베이션층(160)의 측면과 상기 평탄화층(170)의 측면이 서로 일치할 수 있다. 또한, 평면 구조상에서, 상기 패드 전극(180)의 좌측 변에서 제1 거리(D1)만큼 상기 패시베이션층(160) 및 상기 평탄화층(170)이 이격되어 있고, 상기 패드 전극(180)의 우측 변에서 제2 거리(D2)만큼 상기 패시베이션층(160) 및 상기 평탄화층(170)이 이격되어 있고, 상기 패드 전극(180)의 상측 변에서 제3 거리(D3)만큼 상기 패시베이션층(160) 및 상기 평탄화층(170)이 이격되어 있고, 상기 패드 전극(180)의 하측 변에서 제4 거리(D4)만큼 상기 패시베이션층(160) 및 상기 평탄화층(170)이 이격되어 있다. 상기 제1 거리(D1), 제2 거리(D2), 제3 거리(D3), 및 제4 거리(D4) 각각은 서로 동일할 수도 있고, 서로 상이할 수도 있다.
이와 같이 본 발명의 일 실시예에 따르면, 상기 패드 전극(180)이 상기 패시베이션층(160) 및 평탄화층(170)과 오버랩되지 않고 소정 거리(D1, D2, D3, D4) 만큼 이격되어 있기 때문에, 상기 패시베이션층(160) 및 평탄화층(170)으로 인해서 상기 패드 전극(180)의 상면에 단차가 발생하는 것이 방지될 수 있고, 그에 따라 상기 패드 전극(180)과 상기 리드 배선 사이의 전기적 연결 특성이 향상될 수 있다.
또한, 상기 패시베이션층(160) 및 평탄화층(170)을 상기 패드 전극(180)과 오버랩되지 않도록 형성함에 있어서, 상기 패드 전극(180)과 마주하는 영역에서 상기 패시베이션층(160)의 측면과 상기 평탄화층(170)의 측면을 서로 일치하게 형성함으로써, 동일한 패턴의 마스크를 이용하여 상기 패시베이션층(160)과 상기 평탄화층(170)을 패턴 형성할 수 있는 장점이 있다.
이하에서는, 단면 구조를 통해서 본 발명의 특징에 대해서 보다 상세히 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 단면도이다. 도 5의 좌측 도면은 패드 영역(PA)의 단면도로서 이는 도 4의 I-I라인의 단면에 해당하고, 도 5의 우측 도면은 표시 영역(DA)의 단면도이다. 패드 영역(PA)의 단면도와 표시 영역(DA)의 단면도를 함께 도시함으로써, 각각의 층들의 적층 순서 등을 보다 용이하게 비교할 수 있다.
우선, 도 5의 우측 도면을 통해서 표시 영역(DA)의 단면 구조에 대해서 설명한 후, 이어서, 도 5의 좌측 도면을 통해서 패드 영역(PA)의 단면 구조에 대해서 설명하기로 한다.
기판(1)의 표시 영역(DA) 상에는 차광층(105), 버퍼층(110), 액티브층(115), 게이트 절연막(120), 게이트 전극(131), 층간 절연막(140), 드레인 전극(151), 소스 전극(152), 패시베이션층(160), 평탄화층(170), 애노드 전극(181), 뱅크층(190), 유기 발광층(191), 및 캐소드 전극(193)이 차례로 형성되어 있다.
상기 차광층(105)은 상기 기판(1)의 상면 상에 형성되어 있다. 상기 차광층(105)은 상기 기판(1)을 통해서 상기 액티브층(115)으로 외부 광이 입사되는 것을 방지하는 역할을 한다. 따라서, 상기 차광층(105)은 상기 액티브층(115)과 오버랩되면서 상기 액티브층(115)보다 넓은 면적으로 형성될 수 있다.
상기 버퍼층(110)은 상기 차광층(105)의 상면 상에 형성되어 있다. 상기 버퍼층(110)은 상기 차광층(105)과 상기 액티브층(115) 사이에 형성되어 상기 차광층(105)과 상기 액티브층(115)을 절연시킬 수 있다. 또한, 상기 버퍼층(110)은 상기 기판(1)에 포함된 불순물이 상기 액티브층(115)으로 확산되는 것을 방지하는 역할도 수행할 수 있다.
상기 액티브층(115)은 상기 버퍼층(110)의 상면 상에 형성되어 있다. 상기 액티브층(115)은 상기 게이트 전극(131)과 중첩되도록 형성되어 박막 트랜지스터에서 전자가 이동하는 채널 역할을 한다. 상기 액티브층(115)은 실리콘계 반도체 물질로 이루어질 수도 있고, 산화물계 반도체 물질로 이루어질 수도 있다.
상기 게이트 절연막(120)은 상기 액티브층(115)의 상면 상에 형성되어 있다. 상기 게이트 절연막(120)은 상기 액티브층(115)과 상기 게이트 전극(131) 사이에 형성되어 상기 액티브층(115)과 상기 게이트 전극(131)을 절연시킨다. 상기 게이트 절연막(120)은 무기 절연 물질, 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중막으로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다.
상기 게이트 전극(131)은 상기 게이트 절연막(120)의 상면 상에 형성되어 있다. 상기 게이트 전극(131)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 반드시 그에 한정되는 것은 아니다.
상기 층간 절연막(140)은 상기 게이트 전극(131)의 상면 상에 형성되어 있다. 상기 층간 절연막(140)은 상기 게이트 전극(131)과 상기 드레인/소스 전극(151, 152) 사이에 형성되어 상기 게이트 전극(131)과 상기 드레인/소스 전극(151, 152)을 절연시킨다. 상기 층간 절연막(140)에는 상기 액티브층(115)의 일측과 타측을 각각 노출시키는 복수 개의 콘택홀이 형성되어 있다. 상기 층간 절연막(140)은 무기 절연 물질 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중막으로 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 드레인 전극(151) 및 상기 소스 전극(152)은 상기 층간 절연막(140)의 상면 상에서 서로 마주하고 있다. 상기 드레인 전극(151)과 상기 소스 전극(152)은 상기 층간 절연막(140)에 형성된 콘택홀을 통해서 상기 액티브층(115)의 일측과 타측에 각각 연결된다. 상기 드레인 전극(151) 및 상기 소스 전극(152)은 서로 동일한 물질로 동일한 공정을 통해 형성된다. 상기 드레인 전극(151) 및 상기 소스 전극(152)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 반드시 그에 한정되는 것은 아니다.
상기 패시베이션층(160)은 상기 드레인 전극(151)과 상기 소스 전극(152)의 상면 상에 형성되어 있다. 상기 패시베이션층(160)은 박막 트랜지스터를 보호하는 역할을 한다. 상기 패시베이션층(160)은 무기 절연 물질, 예를 들어, 실리콘 산화막(SiOX) 또는 실리콘 질화막(SiNX)으로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다.
상기 평탄화층(170)은 상기 패시베이션층(160)의 상면 상에 형성되어 있다. 상기 평탄화층(170)은 디스플레이 패널의 상면을 평탄하게 해주는 역할을 한다. 상기 평탄화층(170)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 절연물로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다.
상기 패시베이션층(160)과 상기 평탄화층(170)에는 상기 소스 전극(152)의 상면을 노출시키기 위한 콘택홀이 형성되어 있다.
상기 애노드 전극(181)은 상기 평탄화층(170)의 상면 상에 형성되어 있다. 상기 애노드 전극(181)은 상기 패시베이션층(160)과 상기 평탄화층(170)에 구비된 콘택홀을 통해서 상기 소스 전극(152)과 연결되어 있다. 상기 애노드 전극(181)은 유기 발광 표시 장치가 상부 발광(Top emission) 방식인 경우에는 반사 도전물로 이루어지고 하부 발광(Bottom emission) 방식인 경우에는 투명 도전물로 이루어진다.
상기 뱅크층(190)은 상기 애노드 전극(181)의 일부를 노출시키면서 상기 평탄화층(170)의 상면 상에 형성되어 있다. 상기 뱅크층(190)은 매스릭스 구조로 형성되어 상기 뱅크층(190)에 의해 화소 영역이 정의될 수 있다.
상기 유기 발광층(191)은 상기 애노드 전극(181)의 상면 상에 형성되어 있다. 상기 유기 발광층(191)은 정공 주입층(Hole Injecting Layer), 정공 수송층(Hole Transporting Layer), 발광층(Emitting Layer), 전자 수송층(Electron Transporting Layer), 및 전자 주입층(Electron Injecting Layer)을 포함하여 이루어질 수 있다. 이와 같은 유기 발광층(191)의 구조는 당업계에 공지된 다양한 형태로 변경될 수 있다. 상기 유기 발광층(191)은 화소 별로 적색(R)의 광, 녹색(G)의 광, 또는 청색(B)의 광이 방출되도록 구성될 수도 있고, 모든 화소에서 백색(W)의 광이 방출되도록 구성될 수도 있다. 상기 유기 발광층(191)에서 백색(W)의 광이 방출될 경우에는 도시하지는 않았지만 광이 진행되는 경로에 화소 별로 컬러 필터가 추가로 형성된다.
상기 캐소드 전극(193)은 상기 유기 발광층(191)의 상면 상에 형성된다. 상기 캐소드 전극(193)에는 공통 전압이 인가될 수 있고, 따라서, 상기 캐소드 전극(193)은 표시 영역(DA) 전체에 형성될 수 있다. 상기 캐소드 전극(193)은 유기 발광 표시 장치가 상부 발광(Top emission) 방식인 경우에는 투명 도전물로 이루어지고 하부 발광(Bottom emission) 방식인 경우에는 반사 도전물로 이루어진다.
한편, 도면에 도시되지는 않았으나, 상기 캐소드 전극(193)의 상면 상에는 밀봉층(encapsulation layer)이 추가로 형성되어 수분의 침투를 방지할 수 있다. 상기 밀봉층은 당업계에 공지된 다양한 재료가 이용될 수 있다.
상기 기판(1)의 패드 영역(PA) 상에는 버퍼층(110), 게이트 절연막(120), 신호 패드(130), 층간 절연막(140), 연결 전극(150), 패시베이션층(160), 평탄화층(170), 및 패드 전극(180)이 차례로 형성되어 있다.
상기 버퍼층(110)은 상기 기판(1)의 상면 상에 형성되어 있다. 상기 패드 영역(PA)에 형성된 버퍼층(110)은 상기 표시 영역(DA)에 형성된 버퍼층(110)과 동일한 물질로 동일한 공정을 통해 형성된다. 상기 기판(1)의 패드 영역(PA)에는 박막 트랜지스터가 형성되지 않기 때문에 전술한 액티브층(105)을 가리기 위한 차광층(105)이 필요 없고, 따라서 상기 버퍼층(110)이 상기 기판(1)의 상면에 바로 형성될 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 차광층(105)이 도전물로 이루어진 경우, 상기 도전물로 이루어진 차광층(105)을 상기 패드 영역(PA)에도 형성하여 상기 신호 패드(130)를 검사 패드와 연결하는 용도로 이용할 수도 있다. 이 경우, 상기 도전물로 이루어진 차광층(105)은 콘택홀을 통해서 상기 신호 패드(130)와 직접 연결되거나 또는 상기 연결 전극(150)을 통해 상기 신호 패드(130)와 연결될 수 있다.
상기 게이트 절연막(120)은 상기 버퍼층(110)의 상면 상에 형성되어 있다. 상기 패드 영역(PA)에 형성된 게이트 절연막(120)은 상기 표시 영역(DA)에 형성된 게이트 절연막(120)과 동일한 물질로 동일한 공정을 통해 형성된다.
상기 신호 패드(130)는 상기 게이트 절연막(120)의 상면 상에 형성되어 있다. 상기 패드 영역(PA)에 형성된 신호 패드(130)는 상기 표시 영역(DA)에 형성된 게이트 전극(131)과 동일한 물질로 동일한 공정을 통해 형성된다.
상기 층간 절연막(140)은 상기 신호 패드(130)의 상면 상에 형성되어 있다. 상기 층간 절연막(140)에는 상기 신호 패드(130)의 상면을 노출시키는 콘택홀이 형성되어 있다. 상기 패드 영역(PA)에 형성된 층간 절연막(140)은 상기 표시 영역(DA)에 형성된 층간 절연막(140)과 동일한 물질로 동일한 공정을 통해 형성된다.
상기 연결 전극(150)은 상기 층간 절연막(140)의 상면 상에 형성되어 있다. 상기 연결 전극(150)은 상기 층간 절연막(140)에 구비된 콘택홀을 통해서 상기 신호 패드(130)와 연결된다. 상기 패드 영역(PA)에 형성된 연결 전극(150)은 상기 표시 영역(DA)에 형성된 드레인/소스 전극(151, 152)과 동일한 물질로 동일한 공정을 통해 형성된다.
상기 패시베이션층(160)은 상기 층간 절연막(140)의 상면 상에 형성되고, 상기 평탄화층(170)은 상기 패시베이션층(160)의 상면 상에 형성된다. 상기 패드 영역(PA)에 형성된 상기 패시베이션층(160)은 상기 표시 영역(DA)에 형성된 상기 패시베이션층(160)과 동일한 물질로 동일한 공정을 통해 형성되고, 상기 패드 영역(PA)에 형성된 상기 평탄화층(170)은 상기 표시 영역(DA)에 형성된 상기 평탄화층(170)과 동일한 물질로 동일한 공정을 통해 형성된다.
상기 패시베이션층(160)과 상기 평탄화층(170)은 상기 패드 전극(180)과 오버랩되지 않고 서로 소정 간격으로 이격되어 있다. 보다 구체적으로, 상기 패시베이션층(160)과 상기 평탄화층(170)은 상기 패드 전극(180)의 일단(180a)과 제1 거리(D1)만큼 이격되어 있고 상기 패드 전극(180)의 타단(180b)과 제2 거리(D2)만큼 이격되어 있다.
또한, 상기 패드 전극(180)의 일단(180a)과 마주하는 상기 패시베이션층(160) 및 평탄화층(170)의 일 측면은 서로 일치하게 형성되고, 상기 패드 전극(180)의 타단(180b)과 마주하는 상기 패시베이션층(160) 및 평탄화층(170)의 타 측면도 서로 일치하게 형성된다. 따라서, 동일한 패턴의 마스크를 이용하여 상기 패시베이션층(160)과 상기 평탄화층(170)을 패턴 형성할 수 있는 장점이 있다.
상기 패드 전극(180)은 상기 연결 전극(150)의 상면 상에 형성되어 있다. 특히, 상기 패드 전극(180)과 상기 연결 전극(150) 사이에는 다른 구성이 구비되어 있지 않고, 따라서, 상기 패드 전극(180)은 상기 연결 전극(150)의 상면에 직접 형성되어 있다. 상기 표시 영역(DA)의 경우는 상기 드레인/소스 전극(151, 152)과 상기 애노드 전극(181) 사이에 상기 패시베이션층(160)과 상기 평탄화층(170)이 구비되어 있지만, 패드 영역(PA)의 경우는 상기 패시베이션층(160)과 상기 평탄화층(170)이 상기 패드 전극(180)과 오버랩되지 않기 때문에 상기 패드 전극(180)과 상기 연결 전극(150) 사이에 상기 패시베이션층(160)과 상기 평탄화층(170)이 구비되지 않는 것이다.
상기 패드 전극(180)은 도시된 바와 같이 상기 연결 전극(150)보다 넓은 면적을 가지도록 형성될 수 있지만, 반드시 그에 한정되는 것은 아니고 상기 연결 전극(150)과 동일한 면적을 가지도록 형성될 수도 있고 상기 연결 전극(150)보다 작은 면적을 가지도록 형성될 수도 있다.
상기 패드 영역(PA)에 형성된 상기 패드 전극(180)은 상기 표시 영역(DA)에 형성된 상기 애노드 전극(181)과 동일한 물질로 동일한 공정을 통해 형성될 수 있다. 경우에 따라서, 상기 패드 영역(PA)에 형성된 상기 패드 전극(180)은 상기 표시 영역(DA)에 형성된 상기 캐소드 전극(193)과 동일한 물질로 동일한 공정을 통해 형성될 수도 있다.
상기 패드 전극(180)의 일단(180a)과 타단(180b)은 각각 상기 패시베이션층(160) 및 상기 평탄화층(170)과 오버랩되지 않고 제1 거리(D1) 및 제2 거리(D2)만큼 이격되어 있다. 따라서, 상기 패시베이션층(160) 및 평탄화층(170)으로 인해서 상기 패드 전극(180)의 상면에 단차가 발생하는 것이 방지될 수 있고, 그에 따라 상기 패드 전극(180) 및 연성 인쇄 회로 필름(210) 상의 리드 배선(211) 사이의 전기적 연결 특성이 향상될 수 있다.
보다 구체적으로 설명하면, 상기 패드 전극(180)의 일단(180a)과 타단(180b)이 상기 패시베이션층(160) 및 상기 평탄화층(170)과 오버랩되지 않기 때문에, 상기 패드 전극(180)의 일단(180a)과 타단(180b)의 높이가 상기 패드 전극(180)의 중앙부(180c)의 높이보다 낮게 된다. 상기 패드 전극(180)은 상대적으로 높은 영역, 상대적으로 낮은 영역, 및 상기 상대적으로 높은 영역과 상대적으로 낮은 영역 사이의 경사진 영역을 포함하는데, 상기 상대적으로 낮은 영역이 상기 패드 전극(180)의 일단(180a)과 타단(180b) 영역이 되고, 상기 상대적으로 높은 영역이 상기 패드 전극(180)의 중앙부(180c) 영역이 된다.
여기서, 도전성 접착 필름(300)을 이용하여 연성 인쇄 회로 필름(210)을 상기 기판(1)의 패드 영역(PA)에 접착할 때, 상대적으로 높이가 높은 상기 패드 전극(180)의 중앙부(180c)와 상기 연성 인쇄 회로 필름(210) 상의 리드 배선(211) 사이에 위치하는 도전볼(320)을 통해 양자 사이의 전기적 연결이 이루어질 수 있을 정도의 가압력으로 상기 도전볼(320)을 가압하게 된다. 그에 따라, 도전볼(320)에 가해지는 압력에 의해서 상기 도전볼(320) 아래에 위치한 상기 패드 전극(180)의 중앙부(180c)에 크랙이 발생하지 않게 된다. 한편, 이 경우에는 상대적으로 높이가 낮은 상기 패드 전극(180)의 일단(180a)과 타단(180b) 영역 및 상기 리드 배선(211) 사이는 도전볼(320)에 의해 전기적으로 연결되지 않을 수 있다. 그러나, 상기 패드 전극(180)의 일단(180a)과 타단(180b) 영역의 면적은 상기 패드 전극(180)의 중앙부(180c) 영역의 면적보다 작기 때문에 상기 패드 전극(180)과 상기 리드 배선(211) 사이의 전기적 연결 특성이 저하되는 것은 아니다.
상기 패드 전극(180)의 일단(180a)과 타단(180b)에 대응하는 상기 연결 전극(150)의 일단(150a)과 타단(150b)도 상기 패시베이션층(160) 및 상기 평탄화층(170)과 오버랩되지 않고 소정 거리 만큼 이격될 수 있다. 다만, 상기 연결 전극(150)의 일단(150a)과 타단(150b)이 상기 패시베이션층(160) 및 상기 평탄화층(170)과 오버랩되는 것도 가능하다. 왜냐하면, 상기 연결 전극(150)의 일단(150a)과 타단(150b)이 상기 패시베이션층(160) 및 상기 평탄화층(170)과 오버랩된다 하여도 그로 인해서 상기 패드 전극(180)의 상면의 단차가 변화되는 것은 아니기 때문이다. 그러나, 상기 연결 전극(150)의 일단(150a)과 타단(150b)이 상기 패시베이션층(160) 및 상기 평탄화층(170)과 오버랩되도록 연장되면, 복수 개의 서로 이웃하는 연결 전극(150)들 사이의 간격이 줄어들어 쇼트 발생의 가능성이 있고, 쇼트 발생을 줄이기 위해서 이웃하는 연결 전극(150)들 사이의 간격을 늘이면 고해상도 구현에 어려움이 발생할 수 있다. 따라서, 상기 연결 전극(150)의 일단(150a)과 타단(150b)도 상기 패시베이션층(160) 및 상기 평탄화층(170)과 오버랩되지 않고 소정 거리 만큼 이격되는 것이, 이웃하는 연결 전극(150)들 사이에 쇼트 발생을 방지하면서 고해상 구현에 바람직할 수 있다.
상기 기판(1)의 패드 영역(PA) 상에는 전술한 바와 같은 연성 인쇄 회로 필름(210) 및 상기 연성 인쇄 회로 필름(210)을 상기 기판(1)의 패드 영역(PA)에 접착시키는 도전성 접착 필름(300)이 형성되어 있다.
상기 연성 인쇄 회로 필름(210)의 하면 상에는 리드 배선(211)이 구비되어 있고, 상기 리드 배선(211)은 상기 패드 전극(180)과 일 대 일로 대응한다.
상기 도전성 접착 필름(300)은 접착층(310) 및 복수 개의 도전볼(320)을 포함하여 이루어지며, 상기 접착층(310)에 의해서 상기 연성 인쇄 회로 필름(210)이 상기 기판(1)의 패드 영역(PA)에 접착된다.
상기 접착층(310)은 상기 리드 배선(211)의 하면을 포함한 상기 연성 인쇄 회로 필름(210)의 하면과 접한다. 또한, 상기 접착층(310)은 상기 층간 절연막(140)의 상면, 상기 패시베이션층(160)의 측면, 상기 평탄화층(170)의 상면 및 측면, 및 패드 전극(180)의 상면 및 측면과 접할 수 있다. 이와 같은 접착층(310)의 접촉 구조는 상기 패드 전극(180) 및 상기 연결 전극(150)이 상기 패시베이션층(160) 및 상기 평탄화층(170)과 오버랩되지 않기 때문에 얻어지는 구조이다.
상기 복수 개의 도전볼(320)은 상기 리드 배선(211)과 상기 패드 전극(180)을 전기적으로 연결시킨다. 구체적으로, 상기 도전볼(320)은 상기 리드 배선(211)의 하면 및 상기 패드 전극(180)의 상면과 각각 접한다. 따라서, 상기 연성 인쇄 회로 필름(210)에 형성된 상기 리드 배선(211)은 상기 도전볼(320), 상기 패드 전극(180), 및 상기 연결 전극(150)을 경유하여 상기 신호 패드(130)에 전기적으로 연결되며, 그에 따라, 상기 리드 배선(211)을 통해서 상기 신호 패드(130)에 구동 신호가 인가될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치의 개략적인 단면도이다. 도 6의 좌측 도면은 패드 영역(PA)의 단면도로서 이는 도 4의 I-I라인의 단면에 해당하고, 도 6의 우측 도면은 표시 영역(DA)의 단면도이다.
전술한 도 5는 게이트 전극(131)이 액티브층(115)의 위쪽에 위치하는 탑 게이트(Top Gate) 구조에 관한 것이고, 도 6은 게이트 전극(131)이 액티브층(115)의 아래쪽에 위치하는 바텀 게이트(Bottom Gate) 구조에 관한 것이다.
기판(1)의 표시 영역(DA) 상에는 게이트 전극(131), 게이트 절연막(120), 액티브층(115), 드레인 전극(151), 소스 전극(152), 패시베이션층(160), 평탄화층(170), 애노드 전극(181), 뱅크층(190), 유기 발광층(191), 및 캐소드 전극(193)이 차례로 형성되어 있다.
상기 게이트 전극(131)은 상기 기판(1)의 상면 상에 형성되어 있고, 상기 게이트 절연막(120)은 상기 게이트 전극(131)의 상면 상에 형성되어 있고, 상기 액티브층(115)은 상기 게이트 절연막(120)의 상면 상에서 상기 게이트 전극(131)과 오버랩되도록 형성되어 있다. 상기 액티브층(115)의 채널 영역이 상기 게이트 전극(131)에 의해 가려지기 때문에, 전술한 도 5에와 같은 차광층(105)은 필요하지 않다.
상기 드레인 전극(151) 및 상기 소스 전극(152)은 상기 액티브층(115)의 상면 상에서 서로 마주하고 있다. 상기 드레인 전극(151) 및 상기 소스 전극(152)은 별도의 콘택홀을 통하지 않고 상기 액티브층(115)의 상면에 직접 형성되어 있다.
상기 패시베이션층(160), 상기 평탄화층(170), 상기 애노드 전극(181), 상기 뱅크층(190), 상기 유기 발광층(191), 및 상기 캐소드 전극(193)은 전술한 도 5에서와 동일하므로, 반복설명은 생략하기로 한다.
상기 기판(1)의 패드 영역(PA) 상에는 신호 패드(130), 게이트 절연막(120), 연결 전극(150), 패시베이션층(160), 평탄화층(170), 및 패드 전극(180)이 차례로 형성되어 있다.
상기 신호 패드(130)는 상기 기판(1)의 상면 상에 형성되어 있다. 상기 패드 영역(PA)에 형성된 신호 패드(130)는 상기 표시 영역(DA)에 형성된 게이트 전극(131)과 동일한 물질로 동일한 공정을 통해 형성된다.
상기 게이트 절연막(120)은 상기 신호 패드(130)의 상면 상에 형성되어 있다. 상기 게이트 절연막(120)에는 상기 신호 패드(130)의 상면을 노출시키는 콘택홀이 형성되어 있다. 상기 패드 영역(PA)에 형성된 게이트 절연막(120)은 상기 표시 영역(DA)에 형성된 게이트 절연막(120)과 동일한 물질로 동일한 공정을 통해 형성된다.
상기 연결 전극(150)은 상기 게이트 절연막(120)의 상면 상에 형성되어 있다. 상기 연결 전극(150)은 상기 게이트 절연막(120)에 구비된 콘택홀을 통해서 상기 신호 패드(130)와 연결된다. 상기 패드 영역(PA)에 형성된 연결 전극(150)은 상기 표시 영역(DA)에 형성된 드레인/소스 전극(151, 152)과 동일한 물질로 동일한 공정을 통해 형성된다. 상기 연결 전극(150)의 일단(150a)과 타단(150b)은 상기 패시베이션층(160) 및 상기 평탄화층(170)과 오버랩되지 않고 소정 거리 만큼 이격될 수 있다.
상기 패시베이션층(160)은 상기 게이트 절연막(120)의 상면 상에 형성되고, 상기 평탄화층(170)은 상기 패시베이션층(160)의 상면 상에 형성된다. 상기 패드 영역(PA)에 형성된 상기 패시베이션층(160)은 상기 표시 영역(DA)에 형성된 상기 패시베이션층(160)과 동일한 물질로 동일한 공정을 통해 형성되고, 상기 패드 영역(PA)에 형성된 상기 평탄화층(170)은 상기 표시 영역(DA)에 형성된 상기 평탄화층(170)과 동일한 물질로 동일한 공정을 통해 형성된다.
상기 패시베이션층(160)과 상기 평탄화층(170)은 전술한 실시예와 마찬가지로 상기 패드 전극(180)과 오버랩되지 않고 상기 패드 전극(180)의 일단(180a)과 제1 거리(D1)만큼 이격되어 있고 상기 패드 전극(180)의 타단(180b)과 제2 거리(D2)만큼 이격되어 있다. 또한, 상기 패드 전극(180)의 일단(180a)과 마주하는 상기 패시베이션층(160) 및 평탄화층(170)의 일 측면은 서로 일치하게 형성되고, 상기 패드 전극(180)의 타단(180b)과 마주하는 상기 패시베이션층(160) 및 평탄화층(170)의 타 측면도 서로 일치하게 형성된다.
상기 패드 전극(180)은 상기 연결 전극(150)의 상면 상에 형성되어 있다. 전술한 실시예와 마찬가지로, 상기 패드 전극(180)과 상기 연결 전극(150) 사이에는 다른 구성이 구비되어 있지 않고, 따라서, 상기 패드 전극(180)은 상기 연결 전극(150)의 상면에 직접 형성되어 있다. 또한, 상기 패드 전극(180)은 도시된 바와 같이 상기 연결 전극(150)보다 넓은 면적을 가지도록 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다. 또한, 상기 패드 영역(PA)에 형성된 상기 패드 전극(180)은 상기 표시 영역(DA)에 형성된 상기 애노드 전극(181) 또는 상기 캐소드 전극(193)과 동일한 물질로 동일한 공정을 통해 형성될 수 있다.
또한, 상기 기판(1)의 패드 영역(PA) 상에는 연성 인쇄 회로 필름(210) 및 상기 연성 인쇄 회로 필름(210)을 상기 기판(1)의 패드 영역(PA)에 접착시키는 도전성 접착 필름(300)이 형성되어 있다.
상기 연성 인쇄 회로 필름(210)의 하면 상에는 리드 배선(211)이 구비되어 있고, 상기 리드 배선(211)은 상기 패드 전극(180)과 일 대 일로 대응한다.
상기 도전성 접착 필름(300)은 접착층(310) 및 복수 개의 도전볼(320)을 포함하여 이루어진다. 상기 접착층(310)은 상기 리드 배선(211)의 하면을 포함한 상기 연성 인쇄 회로 필름(210)의 하면과 접한다. 또한, 상기 접착층(310)은 상기 게이트 절연막(120)의 상면, 상기 패시베이션층(160)의 측면, 상기 평탄화층(170)의 상면 및 측면, 및 패드 전극(180)의 상면 및 측면과 접할 수 있다. 상기 복수 개의 도전볼(320)은 상기 리드 배선(211)과 상기 패드 전극(180)을 전기적으로 연결시킨다.
이상은 디스플레이 장치 중 하나인 유기 발광 디스플레이 장치를 대상으로 하여 설명하였지만, 본 발명에 따른 디스플레이 장치가 반드시 유기 발광 디스플레이 장치로 한정되는 것은 아니고, 액정 디스플레이 장치 등과 같은 다양한 디스플레이 장치를 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다
1: 기판 105: 차광층
110: 버퍼층 115: 액티브층
120: 게이트 절연막 130: 신호 패드
140: 층간 절연막 150: 연결 전극
151: 드레인 전극 152: 소스 전극
160: 패시베이션층 170: 평탄화층
180: 패드 전극 181: 애노드 전극
190: 뱅크층 191: 유기 발광층
193: 캐소드 200: 패널 구동부
210: 연성 인쇄 회로 필름 211: 리드 배선
220: 인쇄 회로 기판 230: 구동칩
300: 도전성 접착 필름 310: 접착층
320: 도전볼

Claims (10)

  1. 기판 상의 패드 영역에 구비된 신호 패드;
    상기 신호 패드 상에 구비되며 상기 신호 패드와 전기적으로 연결되는 패드 전극;
    상기 기판 상의 패드 영역에 구비된 평탄화층; 및
    상기 평탄화층의 아래에 구비된 패시베이션층을 포함하여 이루어지고,
    상기 평탄화층은 상기 패드 전극과 이격되어 있고,
    상기 패드 전극은 상기 패시베이션층으로 인한 단차 발생을 방지하기 위해서 상기 패시베이션층 상으로 연장되지 않고 상기 패시베이션층과 이격되어 있는 디스플레이 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 패드 전극과 마주하는 영역에서, 상기 패시베이션층의 측면과 상기 평탄화층의 측면은 서로 일치하는 디스플레이 장치.
  4. 제1항에 있어서,
    상기 신호 패드와 상기 패드 전극 사이에 구비되어 상기 신호 패드와 상기 패드 전극 각각에 연결되는 연결 전극을 추가로 포함하고,
    상기 연결 전극은 상기 평탄화층과 이격되어 있는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 패시베이션층은 상기 연결 전극과 이격되어 있는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 패드 전극의 일단과 타단의 높이는 상기 패드 전극의 중앙부의 높이보다 낮은 디스플레이 장치.
  7. 제6항에 있어서,
    상기 패드 전극의 일단과 타단의 면적은 상기 패드 전극의 중앙부의 면적보다 작은 디스플레이 장치.
  8. 제6항에 있어서,
    상기 패드 전극에 대응하는 리드 배선이 구비된 연성 인쇄 회로 필름; 및
    상기 패드 전극과 상기 리드 배선을 전기적으로 연결시키는 도전볼을 추가로 포함하고,
    상기 도전볼은 상기 패드 전극의 중앙부와 상기 리드 배선 사이에 구비되어 있는 디스플레이 장치.
  9. 제1항에 있어서,
    상기 패드 전극 상에 구비된 접착층을 추가로 포함하고,
    상기 접착층은 상기 평탄화층의 상면과 측면 및 상기 패드 전극의 상면과 측면에 각각 접하는 디스플레이 장치.
  10. 제9항에 있어서,
    상기 패시베이션층 아래에 구비된 절연층을 추가로 포함하고,
    상기 접착층은 상기 패시베이션층의 측면 및 상기 절연층의 상면에 추가로 접하는 디스플레이 장치.
KR1020150137729A 2015-09-30 2015-09-30 디스플레이 장치 KR102393315B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150137729A KR102393315B1 (ko) 2015-09-30 2015-09-30 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150137729A KR102393315B1 (ko) 2015-09-30 2015-09-30 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20170038406A KR20170038406A (ko) 2017-04-07
KR102393315B1 true KR102393315B1 (ko) 2022-04-29

Family

ID=58583696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150137729A KR102393315B1 (ko) 2015-09-30 2015-09-30 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102393315B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210008277A (ko) * 2019-07-12 2021-01-21 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107269B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101134168B1 (ko) * 2005-08-24 2012-04-09 삼성전자주식회사 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법

Also Published As

Publication number Publication date
KR20170038406A (ko) 2017-04-07

Similar Documents

Publication Publication Date Title
KR102611500B1 (ko) 유기발광표시장치와 그의 제조방법
KR102457997B1 (ko) 전계 발광 표시장치
US9064708B2 (en) Display panel, chip on film and display device including the same
CN107919067B (zh) 平板显示器
CN108257909B (zh) 显示设备及其制造方法
KR20180061850A (ko) 유기발광 표시장치와 그의 제조방법
US8643272B2 (en) Organic light emitting diode display
KR102481863B1 (ko) 표시 장치
KR102489225B1 (ko) 표시장치와 그의 제조방법
JP2005251415A (ja) 有機エレクトロルミネッセンス装置及び電子機器
KR101860036B1 (ko) 씨오지 타입 플렉서블 유기발광소자
KR102594346B1 (ko) 유기발광표시장치와 그의 제조방법
KR102555648B1 (ko) 표시장치
KR102621590B1 (ko) 유기 발광 표시 장치
CN110034238B (zh) 电致发光显示装置
KR102646212B1 (ko) 유기 발광 표시 장치
KR102393315B1 (ko) 디스플레이 장치
KR102411327B1 (ko) 표시 장치
KR102268900B1 (ko) 유기 발광 표시 장치
KR20180074139A (ko) 표시장치와 그의 제조방법
US11641757B2 (en) Display panel having second substrate with barrier structure for defining open spaces that adjoin adhesive layer
US20220399380A1 (en) Display device
KR102398001B1 (ko) 유기 발광 표시 장치
KR102454906B1 (ko) 디스플레이 장치
KR20200025582A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant