KR102594346B1 - 유기발광표시장치와 그의 제조방법 - Google Patents

유기발광표시장치와 그의 제조방법 Download PDF

Info

Publication number
KR102594346B1
KR102594346B1 KR1020160111882A KR20160111882A KR102594346B1 KR 102594346 B1 KR102594346 B1 KR 102594346B1 KR 1020160111882 A KR1020160111882 A KR 1020160111882A KR 20160111882 A KR20160111882 A KR 20160111882A KR 102594346 B1 KR102594346 B1 KR 102594346B1
Authority
KR
South Korea
Prior art keywords
bank
light emitting
organic light
electrode
hole
Prior art date
Application number
KR1020160111882A
Other languages
English (en)
Other versions
KR20180024886A (ko
Inventor
허준영
이경훈
조장
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160111882A priority Critical patent/KR102594346B1/ko
Priority to US15/688,079 priority patent/US10355232B2/en
Priority to CN201710761862.XA priority patent/CN107863365B/zh
Publication of KR20180024886A publication Critical patent/KR20180024886A/ko
Application granted granted Critical
Publication of KR102594346B1 publication Critical patent/KR102594346B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/86Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 백색 유기발광소자에서 누설 전류로 인해 인접 화소가 영향을 받는 것을 최소화할 수 있는 유기발광표시장치와 그의 제조방법에 관한 것이다. 본 발명의 일 실시예에 따른 유기발광표시장치는 기판 상에 배치된 제1 전극, 제1 전극의 가장자리를 덮는 뱅크, 뱅크의 상부에 움푹하게 파인 뱅크 홀, 제1 전극과 상기 뱅크 상에 배치된 유기발광층, 및 유기발광층 상에 배치된 제2 전극을 구비한다.

Description

유기발광표시장치와 그의 제조방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 유기발광표시장치와 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다.
표시장치들 중에서 유기발광표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 유기발광표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.
유기발광표시장치는 유기발광소자를 각각 포함하는 화소들, 및 화소들을 정의하기 위해 화소들을 구획하는 뱅크를 포함한다. 뱅크는 화소 정의막으로 역할을 할 수 있다. 유기발광소자는 애노드 전극, 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극을 포함한다. 이 경우, 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다.
유기발광소자는 적색, 녹색, 및 청색 광을 발광하는 적색, 녹색, 및 청색 유기발광소자들을 포함하거나, 백색 광을 발광하는 백색 유기발광소자만을 포함할 수 있다. 유기발광소자가 백색 유기발광소자를 포함하는 경우, 유기발광층과 캐소드 전극은 화소들 전체에 공통으로 형성될 수 있다. 즉, 인접한 화소들 사이에서 유기발광층과 캐소드 전극은 서로 연결되어 있다.
백색 유기발광소자는 색 재현율 및 효율을 향상시키기 위해 2 개 이상의 유기발광층들이 적층된 2 스택(stack) 이상의 탠덤 구조로 형성될 수 있다. 2 스택 이상의 탠덤 구조는 유기발광층들 사이에 배치되는 전하 생성층(charge generation layer)을 필요로 한다. 하지만, 인접한 화소들 사이에서 유기발광층과 캐소드 전극이 서로 연결되어 있는 구조에서는 전하 생성층에 의해 어느 한 화소에서 인접한 화소로 전류가 누설될 수 있다. 즉, 인접 화소는 누설 전류에 의해 영향을 받을 수 있다. 이 경우, 인접 화소는 누설 전류로 인해 원하는 색을 발광하지 못하므로, 색 재현율이 저하될 수 있다. 특히, 가상현실 기기(virtual reality device)와 스마트폰 등에 적용되는 고해상도의 소형 표시장치는 화소들 사이의 간격이 좁기 때문에, 누설 전류에 의해 인접 화소가 더 크게 영향을 받을 수 있다.
본 발명은 백색 유기발광소자에서 유기발광층을 통한 누설 전류로 인해 인접 화소가 영향을 받는 것을 최소화할 수 있는 유기발광표시장치와 그의 제조방법을 제공한다.
본 발명의 일 실시예에 따른 유기발광표시장치는 기판 상에 배치된 제1 전극, 제1 전극의 가장자리를 덮는 뱅크, 뱅크의 상부에 움푹하게 파인 뱅크 홀, 제1 전극과 상기 뱅크 상에 배치된 유기발광층, 및 유기발광층 상에 배치된 제2 전극을 구비한다.
본 발명의 일 실시예에 따른 유기발광표시장치의 제조방법은 제1 기판 상에 제1 전극을 형성하는 단계, 제1 전극의 가장자리를 덮는 뱅크를 형성하는 단계, 뱅크 홀이 형성될 영역을 제외한 나머지 영역에 포토 레지스트 패턴을 형성하는 단계, 포토 레지스트 패턴에 의해 덮이지 않고 노출된 뱅크를 식각하여 뱅크 홀을 형성하고, 포토 레지스트 패턴을 제거하는 단계, 및 제1 전극과 뱅크 상에 유기발광층, 제2 전극, 및 봉지막을 순차적으로 형성하는 단계를 포함한다.
본 발명의 실시예는 뱅크의 상부에 움푹하게 파인 뱅크 홀을 형성함으로써 이웃하는 발광부들 사이에서 유기발광층을 통한 전류 누설 패스의 길이를 뱅크 홀이 없는 경우에 비해 길게 할 수 있다. 또한, 본 발명의 실시예는 뱅크 홀의 경사면의 각도가 뱅크의 경사면의 각도보다 높게 형성함으로써, 뱅크 홀의 경사면에서의 유기발광층의 두께는 뱅크의 경사면에서의 유기발광층의 두께보다 얇게 형성할 수 있다. 이로 인해, 본 발명의 실시예는 유기발광층의 저항을 높일 수 있으므로, 유기발광층을 통한 누설 전류로 인해 인접 화소가 영향을 받는 것을 최소화할 수 있다.
본 발명의 실시예는 제2 전극 상에 뱅크 홀을 채우도록 블랙 뱅크를 형성한다. 그 결과, 본 발명의 실시예는 어느 한 발광부의 광이 인접한 발광부로 진행하는 것을 차단할 수 있으므로, 혼색 발생을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기발광표시장치를 보여주는 사시도이다.
도 2는 도 1의 제1 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 3은 표시영역의 화소들의 발광부들, 뱅크, 및 뱅크 홀을 보여주는 일 예시도면이다.
도 4는 도 3의 I-I'의 일 예를 보여주는 단면도이다.
도 5는 도 3의 I-I'의 다른 예를 보여주는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 유기발광표시장치의 제조방법을 보여주는 흐름도이다.
도 7a 내지 도 7f는 본 발명의 일 실시예에 따른 유기발광표시장치의 제조방법을 설명하기 위한 I-I'의 단면도들이다.
도 8은 뱅크 홀을 형성하기 위한 고주파 유도 결합 플라즈마 장비를 보여주는 일 예시도면이다.
도 9a 및 도 9b는 플라즈마 식각 방식으로 뱅크 홀을 형성한 경우와 고주파 유도 결합 플라즈마 방식으로 뱅크 홀을 형성한 경우를 보여주는 현미경 사진들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 유기발광표시장치를 보여주는 사시도이다. 도 2는 도 1의 제1 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 유기발광표시장치(100)는 표시패널(110), 게이트 구동부(120), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(130), 연성필름(140), 회로보드(150), 및 타이밍 제어부(160)를 포함한다.
표시패널(110)은 제1 기판(111)과 제2 기판(112)을 포함한다. 제2 기판(112)은 봉지 기판일 수 있다. 제1 기판(111)과 제2 기판(112)은 플라스틱 또는 유리(glass)일 수 있다.
제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성된다. 화소들은 게이트 라인들과 데이터 라인들의 교차 구조에 의해 정의되는 영역에 마련된다.
화소들 각각은 박막 트랜지스터와 제1 전극, 유기발광층, 및 제2 전극을 구비하는 유기발광소자를 포함할 수 있다. 화소들 각각은 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광소자에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 유기발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다. 화소들 각각의 구조에 대한 자세한 설명은 도 3 내지 도 6을 결부하여 후술한다.
표시패널(110)은 도 2와 같이 화소들이 형성되어 화상을 표시하는 표시영역(DA)과 화상을 표시하지 않는 비표시영역(NDA)으로 구분될 수 있다. 표시영역(DA)에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성될 수 있다. 비표시영역(NDA)에는 게이트 구동부(120)와 패드들이 형성될 수 있다.
게이트 구동부(120)는 타이밍 제어부(160)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다. 게이트 구동부(120)는 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부(120)는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 부착될 수도 있다.
소스 드라이브 IC(130)는 타이밍 제어부(160)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 드라이브 IC(130)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터 라인들에 공급한다. 소스 드라이브 IC(130)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(140)에 실장될 수 있다.
표시패널(110)의 비표시영역(NDA)에는 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(140)에는 패드들과 소스 드라이브 IC(130)를 연결하는 배선들, 패드들과 회로보드(150)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(140)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(140)의 배선들이 연결될 수 있다.
회로보드(150)는 연성필름(140)들에 부착될 수 있다. 회로보드(150)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(150)에는 타이밍 제어부(160)가 실장될 수 있다. 회로보드(150)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 제어부(160)는 회로보드(150)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력받는다. 타이밍 제어부(60)는 타이밍 신호에 기초하여 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(130)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(160)는 게이트 제어신호를 게이트 구동부(120)에 공급하고, 소스 제어신호를 소스 드라이브 IC(130)들에 공급한다.
도 3은 표시영역의 화소들의 발광부들, 뱅크, 및 뱅크 홀을 보여주는 일 예시도면이다. 도 3에서는 설명의 편의를 위해 화소들의 발광부(EA)들, 뱅크(BANK), 및 뱅크 홀(BH)만을 도시하였다.
화소들 각각은 하나의 발광부를 포함할 수 있다. 발광부는 애노드 전극에 해당하는 제1 전극, 유기발광층, 및 캐소드 전극에 해당하는 제2 전극이 순차적으로 적층되어 제1 전극으로부터의 정공과 제2 전극으로부터의 전자가 유기발광층에서 서로 결합되어 발광하는 영역을 나타낸다.
발광부(EA)는 적색 컬러필터에 의해 적색 광을 발광하는 적색 발광부, 녹색 컬러필터에 의해 녹색 광을 발광하는 녹색 발광부, 청색 컬러필터에 의해 청색 광을 발광하는 청색 발광부, 및 컬러필터 없이 백색 광을 발광하는 백색 발광부로 구분될 수 있다. 적색 발광부를 포함하는 적색 화소, 녹색 발광부를 포함하는 녹색 화소, 청색 발광부를 포함하는 청색 화소, 및 백색 발광부를 포함하는 화소는 하나의 단위 화소로 정의될 수 있다.
뱅크(BANK)는 발광부(EA)들을 구획하며 발광부(EA)들을 정의하는 역할을 한다. 뱅크(BANK)는 발광부(EA)들 각각을 둘러싸도록 형성될 수 있다. 뱅크(BANK)의 상부에는 움푹하게 파인 뱅크 홀(BH)이 형성된다. 뱅크 홀(BH)은 이웃하는 발광부(EA)들 사이에 형성될 수 있다.
도 4는 도 3의 I-I'의 일 예를 보여주는 단면도이다.
도 4를 참조하면, 제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 버퍼막이 형성된다. 버퍼막은 투습에 취약한 제1 기판(111)을 통해 침투하는 수분으로부터 박막 트랜지스터(220)들과 유기발광소자(260)들을 보호하기 위해 제1 기판(111)의 일면 상에 형성된다. 버퍼막은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막은 생략될 수 있다.
버퍼막 상에는 박막 트랜지스터(220)가 형성된다. 박막 트랜지스터(220)는 액티브층(221), 게이트전극(222), 소스전극(223) 및 드레인전극(224)을 포함한다. 도 4에서는 박막 트랜지스터(220)가 게이트전극(222)이 액티브층(221)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 박막 트랜지스터(220)들은 게이트전극(222)이 액티브층(221)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트전극(222)이 액티브층(221)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
버퍼막 상에는 액티브층(221)이 형성된다. 액티브층(221)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 버퍼막과 액티브층(221) 사이에는 액티브층(221)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
액티브층(221) 상에는 게이트 절연막(210)이 형성될 수 있다. 게이트 절연막(210)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(210) 상에는 게이트 전극(222)과 게이트 라인이 형성될 수 있다. 게이트 전극(222)과 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(222)과 게이트 라인 상에는 층간 절연막(230)이 형성될 수 있다. 층간 절연막(230)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
층간 절연막(230) 상에는 소스전극(223), 드레인 전극(224), 및 데이터 라인이 형성될 수 있다. 소스전극(223)과 드레인 전극(224) 각각은 게이트 절연막(210)과 층간 절연막(230)을 관통하는 콘택홀(CT1)을 통해 액티브층(221)에 접속될 수 있다. 소스전극(223), 드레인 전극(224), 및 데이터 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
소스전극(223), 드레인전극(224), 및 데이터 라인 상에는 박막 트랜지스터(220)를 절연하기 위한 보호막(240)이 형성될 수 있다. 보호막(240)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
보호막(240) 상에는 박막 트랜지스터(220)로 인한 단차를 평탄하게 하기 위한 평탄화막(250)이 형성될 수 있다. 평탄화막(250)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
평탄화막(250) 상에는 유기발광소자(260)와 뱅크(270)이 형성된다. 유기발광소자(260)는 제1 전극(261), 유기발광층(262), 및 제2 전극(263)을 포함한다. 제1 전극(261)은 애노드 전극이고, 제2 전극(263)은 캐소드 전극일 수 있다.
제1 전극(261)은 평탄화막(250) 상에 형성될 수 있다. 제1 전극(261)은 보호막(240)과 평탄화막(250)을 관통하는 콘택홀을 통해 박막 트랜지스터(210)의 소스전극(223)에 접속된다. 제1 전극(261)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
뱅크(270)은 발광부(EA)들을 구획하기 위해 평탄화막(250) 상에서 제1 전극(261)의 가장자리를 덮도록 형성될 수 있다. 즉, 뱅크(270)는 발광부(EA)들을 정의하는 역할을 한다. 또한, 뱅크(270)가 형성된 영역은 광을 발광하지 않으므로 비발광부에 해당한다.
뱅크(270)의 상부에는 움푹하게 파인 뱅크 홀(BH)이 형성된다. 뱅크 홀(BH)의 경사면(HIP)의 각도(θ2)는 뱅크(270)의 경사면(BIP)의 각도(θ1)보다 높게 형성될 수 있다. 뱅크 홀(BH)의 경사면(HIP)의 각도(θ2)가 90°에 가까울수록 뱅크 홀(BH)의 경사면(HIP)에 형성되는 유기발광층(262)의 두께는 얇아질 수 있다. 유기발광층(262)의 두께가 얇아질수록 유기발광층(262)의 저항은 증가하므로, 유기발광층(262)을 통한 전류 누설은 줄어들게 된다.
또한, 뱅크 홀(BH)의 경사면(HIP)과 바닥면(HFP)이 접하는 면의 높이(H1)는 바닥면(HFP)의 높이(H2)보다 낮게 형성될 수 있다. 즉, 뱅크 홀(BH)이 가장자리는 뱅크 홀(BH)의 중앙보다 더 움푹하게 파이도록 언더컷 형태로 형성될 수 있다. 뱅크 홀(BH)의 경사면(HIP)과 바닥면(HFP)이 접하는 면의 높이(H1)가 바닥면(HFP)의 높이(H2)에 비해 낮을수록 뱅크 홀(BH)의 경사면(HIP)과 바닥면(HFP)이 접하는 면, 즉 언더컷 영역에 형성되는 유기발광층(262)의 두께는 얇아질 수 있다. 유기발광층(262)의 두께가 얇아질수록 유기발광층(262)의 저항은 증가하므로, 유기발광층(262)을 통한 전류 누설은 줄어들게 된다.
뱅크(270)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 전극(261)과 뱅크(270) 상에는 유기발광층(262)이 형성된다. 유기발광층(262)은 발광부(EA)들에 공통적으로 형성되는 공통층이며, 백색 광을 발광하는 백색 발광층일 수 있다. 이 경우, 유기발광층(262)은 2 스택(stack) 이상의 탠덤 구조로 형성될 수 있다. 스택들 각각은 정공 수송층(hole transporting layer), 적어도 하나의 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다.
또한, 스택들 사이에는 전하 생성층이 형성될 수 있다. 전하 생성층은 하부 스택과 인접하게 위치하는 n형 전하 생성층과 n형 전하 생성층 상에 형성되어 상부 스택과 인접하게 위치하는 p형 전하 생성층을 포함할 수 있다. n형 전하 생성층은 하부 스택으로 전자(electron)를 주입해주고, p형 전하 생성층은 상부 스택으로 정공(hole)을 주입해준다. n형 전하 생성층은 Li, Na, K, 또는 Cs와 같은 알칼리 금속, 또는 Mg, Sr, Ba, 또는 Ra와 같은 알칼리 토금속으로 도핑된 유기층으로 이루어질 수 있다. p형 전하 생성층은 정공수송능력이 있는 유기물질에 도펀트가 도핑되어 이루어질 수 있다.
유기발광층(262)은 증착 공정 또는 용액 공정으로 형성될 수 있으며, 증착 공정으로 형성되는 경우 증발 증착법(evaporation)으로 형성될 수 있다. 증발 증착법으로 형성된 막은 스텝 커버리지(step coverage) 특성이 좋지 않다. 이로 인해, 뱅크 홀(BH)의 경사면(HIP)의 각도(θ2)가 뱅크(270)의 경사면(BIP)의 각도(θ1)보다 높게 형성되는 경우, 뱅크 홀(BH)의 경사면(HIP)에서의 유기발광층(262)의 두께는 뱅크(270)의 경사면(BIP)에서의 유기발광층(262)의 두께보다 얇게 형성될 수 있다.
즉, 본 발명의 실시예는 뱅크(270)의 상부에 움푹하게 파인 뱅크 홀(BH)을 형성함으로써 이웃하는 발광부(EA)들 사이에서 유기발광층(262)을 통한 전류 누설 패스의 길이를 뱅크 홀(270)이 없는 경우에 비해 길게 할 수 있다. 또한, 본 발명의 실시예는 뱅크 홀(BH)의 경사면(HIP)의 각도(θ2)가 뱅크(270)의 경사면(BIP)의 각도(θ1)보다 높게 형성함으로써, 뱅크 홀(BH)의 경사면(HIP)에서의 유기발광층(262)의 두께는 뱅크(270)의 경사면(BIP)에서의 유기발광층(262)의 두께보다 얇게 형성할 수 있다. 이로 인해, 본 발명의 실시예는 유기발광층(262)의 저항을 높일 수 있으므로, 유기발광층(262)을 통한 누설 전류로 인해 인접 화소가 영향을 받는 것을 최소화할 수 있다.
제2 전극(263)은 유기발광층(262) 상에 형성된다. 제2 전극(263)은 발광부(EA)들에 공통적으로 형성되는 공통층이다. 제2 전극(263)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(263) 상에는 캡핑층(capping layer)이 형성될 수 있다.
제2 전극(263)은 스퍼터링법(sputtering)과 같은 물리적 기상 증착법(physics vapor deposition)으로 형성될 수 있다. 스퍼터링법과 같은 물리적 기상 증착법으로 형성된 막은 스텝 커버리지(step coverage) 특성이 우수하다. 따라서, 제2 전극(263)은 뱅크 홀(BH)에도 불구하고 유기발광층(262)에 비해 균일한 두께로 증착될 수 있다.
제2 전극(263) 상에는 봉지막(280)이 형성된다. 뱅크 홀(BH)은 유기발광층(262)과 제2 전극(263)에 의해 채워지지 않으므로, 봉지막(280)은 뱅크 홀(BH)을 채우도록 형성될 수 있다.
봉지막(280)은 유기발광층(262)과 제2 전극(263)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 봉지막(280)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
예를 들어, 봉지막(280)은 제1 무기막, 유기막 및 제2 무기막을 포함할 수 있다. 이 경우, 제1 무기막은 제2 전극(263)을 덮도록 제2 전극(263) 상에 형성된다. 유기막은 제1 무기막을 덮도록 제1 무기막 상에 형성된다. 유기막은 이물들(particles)이 제1 무기막을 뚫고 유기발광층(262)과 제2 전극(263)에 투입되는 것을 방지하기 위해 이를 고려하여 충분한 두께로 형성되는 것이 바람직하다. 제2 무기막은 유기막을 덮도록 유기막 상에 형성된다.
제1 및 제2 무기막들 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다.
제1 기판(111)과 마주보는 제2 기판(112)의 일면 상에는 컬러필터들(311, 312)과 블랙 매트릭스(320)가 형성될 수 있다. 컬러필터들(311, 312)은 발광부(EA)들에 대응되는 영역에 배치될 수 있다. 컬러필터들(311, 312) 각각은 적색 안료, 녹색 안료, 및 청색 안료와 같은 소정의 안료를 포함하는 유기막으로 형성될 수 있다.
블랙 매트릭스(320)는 컬러필터들(311, 312) 사이에 배치될 수 있다. 블랙 매트릭스(320)는 발광부(EA)가 아닌 비발광부에 형성되므로, 뱅크(270)와 중첩되게 배치될 수 있다. 블랙 매트릭스(300)는 블랙 안료를 포함하는 유기막으로 형성될 수 있다.
제1 기판(111)의 봉지막(280)과 제2 기판(112)의 컬러필터들(311, 312)은 접착층(290)을 이용하여 접착되며, 이로 인해 제1 기판(111)과 제2 기판(112)은 합착될 수 있다. 접착층(290)은 투명한 접착 레진일 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 실시예는 뱅크(270)의 상부에 움푹하게 파인 뱅크 홀(BH)을 형성함으로써 이웃하는 발광부(EA)들 사이에서 유기발광층(262)을 통한 전류 누설 패스의 길이를 뱅크 홀(270)이 없는 경우에 비해 길게 할 수 있다. 또한, 본 발명의 실시예는 뱅크 홀(BH)의 경사면(HIP)의 각도(θ2)가 뱅크(270)의 경사면(BIP)의 각도(θ1)보다 높게 형성함으로써, 뱅크 홀(BH)의 경사면(HIP)에서의 유기발광층(262)의 두께는 뱅크(270)의 경사면(BIP)에서의 유기발광층(262)의 두께보다 얇게 형성할 수 있다. 이로 인해, 본 발명의 실시예는 유기발광층(262)의 저항을 높일 수 있으므로, 유기발광층(262)을 통한 누설 전류로 인해 인접 화소가 영향을 받는 것을 최소화할 수 있다.
도 5는 도 3의 I-I'의 다른 예를 보여주는 단면도이다. 도 5에 도시된 유기발광표시장치는 블랙 뱅크(271)를 더 포함하는 것을 제외하고는 도 4를 결부하여 설명한 바와 실질적으로 동일하다.
블랙 뱅크(271)는 제2 전극(263) 상에 형성된다. 블랙 뱅크(271)는 뱅크 홀(BH)을 채우도록 형성될 수 있다. 블랙 뱅크(271)가 제2 전극(263) 상에 형성되는 경우 블랙 매트릭스(320)는 생략될 수 있다. 블랙 뱅크(271)는 블랙 안료를 포함하는 유기막으로 형성될 수 있다.
본 발명의 실시예는 블랙 뱅크(271)로 인해 어느 한 발광부(EA)의 광이 인접한 발광부(EA)로 진행하는 것을 차단할 수 있으므로, 혼색 발생을 방지할 수 있다.
도 6은 본 발명의 일 실시예에 따른 유기발광표시장치의 제조방법을 보여주는 흐름도이다. 도 7a 내지 도 7f는 본 발명의 일 실시예에 따른 유기발광표시장치의 제조방법을 설명하기 위한 I-I'의 단면도들이다.
도 7a 내지 도 7f에 도시된 단면도들은 전술한 도 5에 도시된 유기발광 표시장치의 제조방법에 관한 것이므로, 동일한 구성에 대해 동일한 도면부호를 부여하였다. 이하에서는 도 6 및 도 7a 내지 도 7f를 결부하여 본 발명의 일 실시예에 따른 유기발광 표시장치의 제조방법을 상세히 설명한다.
첫 번째로, 도 7a와 같이 박막 트랜지스터(210), 평탄화막(250), 및 유기발광소자(260)의 제1 전극(261)을 형성한다.
구체적으로, 박막 트랜지스터를 형성하기 전에 기판(100)을 통해 침투하는 수분으로부터 제1 기판(111) 상에 버퍼막을 형성할 수 있다. 버퍼막은 투습에 취약한 제1 기판(111)을 통해 침투하는 수분으로부터 박막 트랜지스터(220)와 유기발광소자(260)를 보호하기 위한 것으로, 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막은 CVD법(Chemical Vapor Deposition)을 이용하여 형성될 수 있다.
그리고 나서, 버퍼막 상에 박막 트랜지스터의 액티브층(221)을 형성한다. 구체적으로, 스퍼터링법(Sputtering) 또는 MOCVD법(Metal Organic Chemical Vapor Deposition) 등을 이용하여 버퍼막(210) 상의 전면에 액티브 금속층을 형성한다. 그리고 나서, 포토 레지스트 패턴을 이용한 마스크 공정으로 액티브 금속층을 패터닝하여 액티브층(221)을 형성한다. 액티브층(221)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다.
그리고 나서, 액티브층(221) 상에 게이트 절연막(210)을 형성한다. 게이트 절연막(210)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 게이트 절연막(210) 상에 박막 트랜지스터(220)의 게이트 전극(222)을 형성한다. 구체적으로, 스퍼터링법 또는 MOCVD법 등을 이용하여 게이트 절연막(210) 상의 전면(全面)에 제1 금속층을 형성한다. 그 다음, 포토 레지스트 패턴을 이용한 마스크 공정으로 제1 금속층을 패터닝하여 게이트 전극(222)을 형성한다. 게이트 전극(222)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
그리고 나서, 게이트 전극(222) 상에 층간 절연막(230)을 형성한다. 층간 절연막(230)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 게이트 절연막(210)과 층간 절연막(230)을 관통하여 액티브층(221)을 노출시키는 콘택홀(CT1)들을 형성한다.
그리고 나서, 층간 절연막(230) 상에 박막 트랜지스터(220)의 소스 및 드레인전극들(223, 224)을 형성한다. 구체적으로, 스퍼터링법 또는 MOCVD법 등을 이용하여 층간 절연막(230) 상의 전면에 제2 금속층을 형성한다. 그 다음, 포토 레지스트 패턴을 이용한 마스크 공정으로 제2 금속층을 패터닝하여 소스 및 드레인전극들(223, 224)을 형성한다. 소스 및 드레인전극들(223, 224) 각각은 게이트 절연막(210)과 층간 절연막(230)을 관통하는 콘택홀(CT1)을 통해 액티브층(221)에 접속될 수 있다. 소스 및 드레인전극들(223, 224)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
그리고 나서, 박막 트랜지스터(220)의 소스 및 드레인전극들(223, 224) 상에 보호막(240)을 형성한다. 보호막(240)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다. 보호막(240)은 CVD법을 이용하여 형성될 수 있다.
그리고 나서, 보호막(240) 상에 박막 트랜지스터(220)로 인한 단차를 평탄화하기 위한 평탄화막(250)을 형성한다. 평탄화막(250)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
그리고 나서, 평탄화막(250) 상에 유기발광소자(260)의 제1 전극(261)을 형성한다. 구체적으로, 스퍼터링법 또는 MOCVD법 등을 이용하여 평탄화막(280) 상의 전면에 제3 금속층을 형성한다. 그리고 나서, 포토 레지스트 패턴을 이용한 마스크 공정으로 제3 금속층을 패터닝하여 제1 전극(261)을 형성한다. 제1 전극(261)은 보호막(240)과 평탄화막(250)을 관통하는 콘택홀(CT2)을 통해 박막 트랜지스터(220)의 소스전극(223)에 접속될 수 있다. 제1 전극(281)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. (도 6의 S101)
두 번째로, 도 7b와 같이 발광부(EA)들을 구획하기 위해 제1 전극(261)들의 가장자리를 덮는 뱅크(270)를 형성한다.
뱅크(270)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. (도 6의 S102)
세 번째로, 도 7c와 같이 뱅크 홀(BH)이 형성될 영역을 제외한 나머지 영역에 포토 레지스트 패턴(PR)을 형성한다. (도 6의 S103)
네 번째로, 도 7d와 같이 포토 레지스트 패턴(PR)에 의해 덮이지 않고 노출된 뱅크(270)를 식각하여 뱅크 홀(BH)을 형성하고, 포토 레지스트 패턴(PR)을 제거한다.
구체적으로, 뱅크 홀(BH)은 도 8과 같이 고주파 유도 결합 플라즈마(Inductive Coupled Plasma) 장비를 이용하여 형성될 수 있다. 고주파 유도 결합 플라즈마 장비는 챔버(1100), 제1 전원 공급부(1200), 및 제2 전원 공급부(1300)를 포함할 수 있다.
챔버(1100)는 제1 기판(111)을 안치하는 기판 안치대(1110), 기판 안치대(1110)의 상부로 가스를 분사하는 가스 공급 수단(1120), 및 기판 안치대(1110)의 상부에 배치된 안테나(1130)를 포함할 수 있다. 가스 공급 수단(1120)은 복수 개의 가스 공급 수단들로 구분될 수 있으며, 복수 개의 가스 공급 수단들은 각각 서로 다른 가스를 챔버(1110)의 반응 공간(1140)에 분사할 수도 있다. 예를 들어, 제1 가스 공급 수단은 소스 가스를 챔버(1110)의 반응 공간(1140)에 분사하고, 제2 가스 공급 수단은 반응 가스를 챔버(1110)의 반응 공간(1140)에 분사할 수 있다. 안테나(1130)는 나선형으로 감긴 하나의 코일을 이용할 수 있고, 서로 다른 직경을 가지고 동일 평면상에 동심원으로 배치되며 제1 전원 공급부(1200)에 대하여 병렬로 연결되는 다수의 코일을 이용할 수도 있다. 챔버(1100)는 잔류 물질을 배기하는 배기구를 더 포함할 수 있다.
제1 전원 공급부(1200)는 안테나(1130)에 연결되어 제1 RF 전원을 공급한다. 제2 전원 공급부(1300)는 기판 안치대(1110)에 연결되어 제2 RF 전원을 공급한다. 예를 들어, 제1 RF 전원은 13.56MHz으로 인가되고, 제2 RF 전원은 6MHz으로 인가될 수 있다.
고주파 유도 결합 플라즈마 장비는 가스 공급 수단(1120)을 통해 가스를 챔버(1100) 내부로 분사하고, 제1 및 제2 전원 공급부들(1200, 1300)이 제1 및 제2 RF 전원들을 인가함으로써, 이온의 물리적 충격에 의해 제1 기판(111)을 이방성 식각할 수 있다. 고주파 유도 결합 플라즈마 장비는 플라즈마 밀도와 이온 에너지를 개별적으로 조절할 수 있다. 결국, 포토 레지스트 패턴(PR)에 의해 덮이지 않고 노출된 뱅크(270)는 이온에 의해 식각되며, 이로 인해 뱅크 홀(BH)이 형성될 수 있다.
뱅크 홀(BH)의 경사면(HIP)의 각도(θ2)는 뱅크(270)의 경사면(BIP)의 각도(θ1)보다 높게 형성될 수 있다. 또한, 뱅크 홀(BH)의 경사면(HIP)과 바닥면(HFP)이 접하는 면의 높이(H1)는 바닥면(HFP)의 높이(H2)보다 낮게 형성될 수 있다. 즉, 뱅크 홀(BH)이 가장자리는 뱅크 홀(BH)의 중앙보다 더 움푹하게 파이도록 형성될 수 있다.
플라즈마 식각 방식의 경우, 전자 밀도(electron density)가 대략 109/cm3이고, 압력은 100 내지 1000mTorr의 조건에서, 이온의 화학적 반응에 의한 등방성 식각으로 뱅크 홀(BH)을 형성한다. 즉, 플라즈마 식각 방식의 경우, 등방성 식각이 이루어지므로, 도 9의 A와 같이 뱅크 홀(BH)의 경사면(HIP)과 바닥면(HFP)이 접하는 면의 높이(H1)는 바닥면(HFP)의 높이(H2)보다 낮게 형성되지 않는다.
하지만, 고주파 유도 결합 플라즈마 방식의 경우, 전자 밀도가 대략 1011/cm3이고, 압력은 1 내지 10mTorr의 조건에서, 이온의 물리적 충격에 의한 이방성 식각으로 뱅크 홀(BH)을 형성한다. 고주파 유도 결합 플라즈마 방식의 경우, 전계(electric field)가 뱅크 홀(BH)의 중앙보다 가장자리에서 높게 형성된다. 따라서, 고주파 유도 결합 플라즈마 방식의 경우, 뱅크 홀(BH)이 가장자리는 뱅크 홀(BH)의 중앙보다 더 움푹하게 파이도록 형성될 수 있다. 즉, 뱅크 홀(BH)의 경사면(HIP)과 바닥면(HFP)이 접하는 면의 높이(H1)는 바닥면(HFP)의 높이(H2)보다 낮게 형성될 수 있다.
또한, 뱅크 홀(BH)을 형성하기 위해 가스 공급 수단(1120)을 통해 공급되는 가스는 산소(O2)와 사불화탄소(CF4)의 혼합 가스일 수 있다. (도 6의 S104)
다섯 번째로, 도 7e와 같이 제1 전극(261)과 뱅크(270) 상에 유기발광층(262), 제2 전극(263), 및 봉지막(280)을 차례로 형성한다.
구체적으로, 유기발광층(262)은 발광부(EA)들에 공통적으로 형성되는 공통층일 수 있다. 이 경우, 유기발광층(262)은 백색 광을 발광하는 백색 발광층으로 형성될 수 있다.
유기발광층(262)이 백색 발광층인 경우, 2 스택(stack) 이상의 탠덤 구조로 형성될 수 있다. 스택들 각각은 정공 수송층(hole transporting layer), 적어도 하나의 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다.
또한, 스택들 사이에는 전하 생성층이 형성될 수 있다. 전하 생성층은 하부 스택과 인접하게 위치하는 n형 전하 생성층과 n형 전하 생성층 상에 형성되어 상부 스택과 인접하게 위치하는 p형 전하 생성층을 포함할 수 있다. n형 전하 생성층은 하부 스택으로 전자(electron)를 주입해주고, p형 전하 생성층은 상부 스택으로 정공(hole)을 주입해준다. n형 전하 생성층은 Li, Na, K, 또는 Cs와 같은 알칼리 금속, 또는 Mg, Sr, Ba, 또는 Ra와 같은 알칼리 토금속으로 도핑된 유기층으로 이루어질 수 있다. p형 전하 생성층은 정공수송능력이 있는 유기물질에 도펀트가 도핑되어 이루어질 수 있다.
유기발광층(262)은 증착 공정 또는 용액 공정으로 형성될 수 있으며, 증착 공정으로 형성되는 경우 증발 증착법(evaporation)으로 형성될 수 있다. 증발 증착법으로 형성된 막은 스텝 커버리지(step coverage) 특성이 좋지 않다. 이로 인해, 뱅크 홀(BH)의 경사면(HIP)의 각도(θ2)가 뱅크(270)의 경사면(BIP)의 각도(θ1)보다 높게 형성되는 경우, 뱅크 홀(BH)의 경사면(HIP)에서의 유기발광층(262)의 두께는 뱅크(270)의 경사면(BIP)에서의 유기발광층(262)의 두께보다 얇게 형성될 수 있다.
즉, 본 발명의 실시예는 뱅크(270)의 상부에 움푹하게 파인 뱅크 홀(BH)을 형성함으로써 이웃하는 발광부(EA)들 사이에서 유기발광층(262)을 통한 전류 누설 패스의 길이를 뱅크 홀(270)이 없는 경우에 비해 길게 할 수 있다. 또한, 본 발명의 실시예는 뱅크 홀(BH)의 경사면(HIP)의 각도(θ2)가 뱅크(270)의 경사면(BIP)의 각도(θ1)보다 높게 형성함으로써, 뱅크 홀(BH)의 경사면(HIP)에서의 유기발광층(262)의 두께는 뱅크(270)의 경사면(BIP)에서의 유기발광층(262)의 두께보다 얇게 형성할 수 있다. 이로 인해, 본 발명의 실시예는 유기발광층(262)의 저항을 높일 수 있으므로, 유기발광층(262)을 통한 누설 전류로 인해 인접 화소가 영향을 받는 것을 최소화할 수 있다.
그리고 나서, 유기발광층(262) 상에 제2 전극(263)을 형성한다. 제2 전극(263)은 발광부(EA)들에 공통적으로 형성되는 공통층일 수 있다. 제2 전극(263)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(263) 상에는 캡핑층(capping layer)이 형성될 수 있다.
제2 전극(263)은 스퍼터링법(sputtering)과 같은 물리적 기상 증착법(physics vapor deposition)으로 형성될 수 있다. 스퍼터링법과 같은 물리적 기상 증착법으로 형성된 막은 스텝 커버리지(step coverage) 특성이 우수하다. 따라서, 제2 전극(263)은 뱅크 홀(BH)에도 불구하고 유기발광층(262)에 비해 균일한 두께로 증착될 수 있다.
제2 전극(263) 상에는 도 5와 같이 블랙 뱅크(271)가 형성될 수 있다. 이 경우, 블랙 뱅크(271)는 뱅크 홀(BH)을 채우도록 형성될 수 있다. 블랙 뱅크(271)가 제2 전극(263) 상에 형성되는 경우 블랙 매트릭스(320)는 생략될 수 있다. 블랙 뱅크(271)는 블랙 안료를 포함하는 유기막으로 형성될 수 있다.
본 발명의 실시예는 블랙 뱅크(271)로 인해 어느 한 발광부(EA)의 광이 인접한 발광부(EA)로 진행하는 것을 차단할 수 있으므로, 혼색 발생을 방지할 수 있다.
그리고 나서, 제2 전극(263) 상에 봉지막(280)을 형성한다. 뱅크 홀(BH)은 유기발광층(262)과 제2 전극(263)에 의해 채워지지 않으므로, 봉지막(280)은 뱅크 홀(BH)을 채우도록 형성될 수 있다.
봉지막(280)은 유기발광층(262)과 제2 전극(263)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 봉지막(280)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
예를 들어, 봉지막(280)은 제1 무기막(281), 유기막(282) 및 제2 무기막(283)을 포함할 수 있다. 이 경우, 제1 무기막(281)은 제2 전극(263)을 덮도록 형성된다. 유기막(282)은 제1 무기막을 덮도록 형성된다. 유기막(282)은 이물들(particles)이 제1 무기막을 뚫고 유기발광층(262)과 제2 전극(263)에 투입되는 것을 방지하기 위해 충분한 두께로 형성되는 것이 바람직하다. 제2 무기막(283)은 유기막을 덮도록 형성된다.
제1 및 제2 무기막들(281, 283) 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 유기막(282)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다. (도 6의 S105)
여섯 번째로, 도 7f와 같이 접착층(290)을 이용하여 제1 기판(111)의 봉지막(280)과 제2 기판(112)의 컬러필터들(311, 312)을 접착한다. 이로 인해, 제1 기판(111)과 제2 기판(112)은 합착될 수 있다. 접착층(290)은 투명한 접착 레진일 수 있다. (도 6의 S106)
이상에서 살펴본 바와 같이, 본 발명의 실시예는 뱅크(270)의 상부에 움푹하게 파인 뱅크 홀(BH)을 형성함으로써 이웃하는 발광부(EA)들 사이에서 유기발광층(262)을 통한 전류 누설 패스의 길이를 뱅크 홀(270)이 없는 경우에 비해 길게 할 수 있다. 또한, 본 발명의 실시예는 뱅크 홀(BH)의 경사면(HIP)의 각도(θ2)가 뱅크(270)의 경사면(BIP)의 각도(θ1)보다 높게 형성함으로써, 뱅크 홀(BH)의 경사면(HIP)에서의 유기발광층(262)의 두께는 뱅크(270)의 경사면(BIP)에서의 유기발광층(262)의 두께보다 얇게 형성할 수 있다. 이로 인해, 본 발명의 실시예는 유기발광층(262)의 저항을 높일 수 있으므로, 유기발광층(262)을 통한 누설 전류로 인해 인접 화소가 영향을 받는 것을 최소화할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 유기발광표시장치 110: 표시패널
111: 하부 기판 112: 상부 기판
120: 게이트 구동부 130: 소스 드라이브 IC
140: 연성필름 150: 회로보드
160: 타이밍 콘트롤러 210: 게이트 절연막
220: 박막 트랜지스터 221: 액티브층
222: 게이트 전극 223: 소스전극
224: 드레인전극 230: 층간 절연막
240: 보호막 250: 평탄화막
260: 유기발광소자 261: 제1 전극
262: 유기발광층 263: 제2 전극
280: 봉지막 290: 접착층
311, 312: 컬러필터 320: 블랙 매트릭스

Claims (10)

  1. 기판 상에 배치된 제1 전극;
    상기 제1 전극의 가장자리를 덮는 뱅크;
    상기 뱅크의 상부에 움푹하게 파인 뱅크 홀;
    상기 제1 전극과 상기 뱅크 상에 배치된 유기발광층; 및
    상기 유기발광층 상에 배치된 제2 전극을 구비하고,
    상기 뱅크 홀의 바닥면은 상기 뱅크 홀의 경사면과 접하는 지점에서 상기 기판의 상면에 대하여 경사지게 형성되어 상기 뱅크 홀의 경사면과 접하는 지점의 높이가 가운데 지점의 높이 보다 낮은 것을 특징으로 하는 유기발광표시장치.
  2. 제 1 항에 있어서,
    상기 뱅크의 경사면에서의 유기발광층의 두께는 상기 뱅크 홀의 경사면에서의 유기발광층의 두께보다 두꺼운 것을 특징으로 하는 유기발광표시장치.
  3. 제 1 항에 있어서,
    상기 뱅크의 경사면의 각도는 상기 뱅크 홀의 경사면의 각도보다 낮은 것을 특징으로 하는 유기발광표시장치.
  4. 제 1 항에 있어서,
    상기 제2 전극 상에 배치된 봉지막을 더 구비하고,
    상기 봉지막은 상기 뱅크 홀에 채워진 것을 특징으로 하는 유기발광표시장치.
  5. 제 1 항에 있어서,
    상기 제2 전극 상에 배치된 블랙 뱅크를 더 구비하고,
    상기 블랙 뱅크는 상기 뱅크 홀에 채워진 것을 특징으로 하는 유기발광표시장치.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제1 전극, 상기 유기발광층, 및 상기 제2 전극이 순차적으로 적층된 영역은 발광부로 정의되고,
    이웃하는 발광부들 사이에는 상기 뱅크, 및 상기 뱅크 홀이 배치되는 것을 특징으로 하는 유기발광표시장치.
  8. 제 7 항에 있어서,
    상기 뱅크는 상기 발광부를 구획하는 것을 특징으로 하는 유기발광표시장치.
  9. 제1 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극의 가장자리를 덮는 뱅크를 형성하는 단계;
    뱅크 홀이 형성될 영역을 제외한 나머지 영역에 포토 레지스트 패턴을 형성하는 단계;
    상기 포토 레지스트 패턴에 의해 덮이지 않고 노출된 뱅크를 식각하여 뱅크 홀을 형성하고, 상기 포토 레지스트 패턴을 제거하는 단계; 및
    상기 제1 전극과 상기 뱅크 상에 유기발광층, 제2 전극, 및 봉지막을 순차적으로 형성하는 단계를 포함하고,
    상기 뱅크 홀의 바닥면은 상기 뱅크 홀의 경사면과 접하는 지점에서 상기 기판의 상면에 대하여 경사지게 형성되어 상기 뱅크 홀의 경사면과 접하는 지점의 높이가 가운데 지점의 높이 보다 낮은 것을 특징으로 하는 유기발광표시장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 포토 레지스트 패턴에 의해 덮이지 않고 노출된 뱅크를 식각하여 뱅크 홀을 형성하고, 상기 포토 레지스트 패턴을 제거하는 단계는,
    고주파 유도 결합 플라즈마 장비에서 산소와 사불화탄소의 혼합 가스를 공급하여 생성된 이온에 의해 상기 포토 레지스트 패턴에 의해 덮이지 않고 노출된 뱅크를 식각하여 뱅크 홀을 형성하는 것을 특징으로 하는 유기발광표시장치의 제조방법.
KR1020160111882A 2016-08-31 2016-08-31 유기발광표시장치와 그의 제조방법 KR102594346B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160111882A KR102594346B1 (ko) 2016-08-31 2016-08-31 유기발광표시장치와 그의 제조방법
US15/688,079 US10355232B2 (en) 2016-08-31 2017-08-28 Organic light emitting display device having bank with bankhole
CN201710761862.XA CN107863365B (zh) 2016-08-31 2017-08-30 有机发光显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160111882A KR102594346B1 (ko) 2016-08-31 2016-08-31 유기발광표시장치와 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20180024886A KR20180024886A (ko) 2018-03-08
KR102594346B1 true KR102594346B1 (ko) 2023-10-25

Family

ID=61243562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160111882A KR102594346B1 (ko) 2016-08-31 2016-08-31 유기발광표시장치와 그의 제조방법

Country Status (3)

Country Link
US (1) US10355232B2 (ko)
KR (1) KR102594346B1 (ko)
CN (1) CN107863365B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180062254A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 패널
KR102557777B1 (ko) * 2018-06-28 2023-07-19 엘지디스플레이 주식회사 전계 발광 표시 장치
KR102646218B1 (ko) * 2018-11-02 2024-03-08 엘지디스플레이 주식회사 전계 발광 표시 장치
KR20200082728A (ko) * 2018-12-31 2020-07-08 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
US11882731B2 (en) * 2020-04-21 2024-01-23 Boe Technology Group Co., Ltd. Display device, display panel and manufacturing method thereof
CN111599851B (zh) * 2020-06-02 2023-04-11 京东方科技集团股份有限公司 一种显示面板和显示装置
KR20220037045A (ko) * 2020-09-16 2022-03-24 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US20230345766A1 (en) * 2022-04-25 2023-10-26 Samsung Display Co., Ltd. Display device and electronic device including the same
KR20240016599A (ko) * 2022-07-29 2024-02-06 엘지디스플레이 주식회사 발광 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238456A (ja) * 2008-03-26 2009-10-15 Casio Comput Co Ltd エレクトロルミネッセンスパネル
JP2012160475A (ja) * 2004-09-29 2012-08-23 Semiconductor Energy Lab Co Ltd 表示装置
CN104659070A (zh) * 2015-03-13 2015-05-27 上海天马有机发光显示技术有限公司 一种显示面板、显示装置及显示面板的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637894B1 (ko) * 2005-02-24 2006-10-24 주식회사 대우일렉트로닉스 패턴화된 광흡수성 건조제를 가지는 유기 전계발광 소자
JP5708152B2 (ja) * 2011-03-31 2015-04-30 ソニー株式会社 表示装置およびその製造方法
JP5850472B2 (ja) * 2011-08-03 2016-02-03 株式会社Joled 表示パネルおよびその製造方法
JP6253923B2 (ja) * 2013-08-30 2017-12-27 株式会社ジャパンディスプレイ タッチセンサ内蔵有機エレクトロルミネッセンス装置
TWI545735B (zh) * 2013-09-09 2016-08-11 Japan Display Inc Organic electroluminescent display device and manufacturing method thereof
JP2016103395A (ja) * 2014-11-28 2016-06-02 株式会社ジャパンディスプレイ 表示装置
KR102370715B1 (ko) * 2014-12-29 2022-03-07 엘지디스플레이 주식회사 양자점을 포함하는 유기발광 다이오드 표시장치
JP2017083517A (ja) * 2015-10-23 2017-05-18 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160475A (ja) * 2004-09-29 2012-08-23 Semiconductor Energy Lab Co Ltd 表示装置
JP2009238456A (ja) * 2008-03-26 2009-10-15 Casio Comput Co Ltd エレクトロルミネッセンスパネル
CN104659070A (zh) * 2015-03-13 2015-05-27 上海天马有机发光显示技术有限公司 一种显示面板、显示装置及显示面板的制造方法

Also Published As

Publication number Publication date
US10355232B2 (en) 2019-07-16
KR20180024886A (ko) 2018-03-08
CN107863365B (zh) 2022-01-04
US20180062106A1 (en) 2018-03-01
CN107863365A (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
KR102611500B1 (ko) 유기발광표시장치와 그의 제조방법
KR102594346B1 (ko) 유기발광표시장치와 그의 제조방법
US10692947B2 (en) Light emitting display device and method of manufacturing the same
CN108155210B (zh) 有机发光显示装置
KR102611794B1 (ko) 유기발광 표시장치와 그의 제조방법
KR20180047592A (ko) 유기발광 표시장치와 그의 제조방법
EP3346500B1 (en) Light emitting display device and method of manufacturing the same
TWI628789B (zh) 顯示裝置及其製造方法
KR20100137272A (ko) 유기전계발광 표시장치 및 그 제조방법
KR102646212B1 (ko) 유기 발광 표시 장치
US20220181399A1 (en) Electroluminescence Display Apparatus
KR102593332B1 (ko) 유기발광표시장치 및 그의 제조방법
KR20200025582A (ko) 표시장치
KR20180069367A (ko) 유기 발광 표시 장치 및 그의 제조 방법
US20220181417A1 (en) Display device
KR20220097188A (ko) 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant