JP6691184B2 - 発光素子のマトリックスを組み立てるためのギャングボンディングプロセス - Google Patents

発光素子のマトリックスを組み立てるためのギャングボンディングプロセス Download PDF

Info

Publication number
JP6691184B2
JP6691184B2 JP2018175883A JP2018175883A JP6691184B2 JP 6691184 B2 JP6691184 B2 JP 6691184B2 JP 2018175883 A JP2018175883 A JP 2018175883A JP 2018175883 A JP2018175883 A JP 2018175883A JP 6691184 B2 JP6691184 B2 JP 6691184B2
Authority
JP
Japan
Prior art keywords
light emitting
bonding
solder
temporary carrier
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018175883A
Other languages
English (en)
Other versions
JP2019062199A (ja
Inventor
イウ・ミン・チュン
ミン・リ
ゼタオ・マ
カイ・ミン・イェン
Original Assignee
エーエスエム・テクノロジー・シンガポール・ピーティーイー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエム・テクノロジー・シンガポール・ピーティーイー・リミテッド filed Critical エーエスエム・テクノロジー・シンガポール・ピーティーイー・リミテッド
Publication of JP2019062199A publication Critical patent/JP2019062199A/ja
Application granted granted Critical
Publication of JP6691184B2 publication Critical patent/JP6691184B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ディスプレイ又は点灯パネルの製造時などにおける、発光素子のマトリックスの基板へのボンディングに関する。
現在、発光ダイオード（ＬＥＤ）光源の基本ユニットやフルカラーＬＥＤディスプレイパネル又は単色ＬＥＤ点灯パネルのための点灯画素は、パッケージされたＬＥＤユニットである。このようなパッケージＬＥＤユニットは、典型的には、表面実装技術（ＳＭＴ）の組立てプロセスにより、ディスプレイ又は点灯パネルのプリント回路基板（ＰＣＢ）上に実装される。このプロセス中、まず半田ペーストがＰＣＢの半田パッドにプリントされた後、予めパッケージされたＬＥＤユニットがＳＭＴマシンによりＰＣＢ上の対応する位置に個別に配置される。次いで、個々のＬＥＤパッケージが装着されたＰＣＢは、ＬＥＤパッケージの下で半田ペーストのリフローを行うために、リフロー炉中で加熱される。これにより、ＬＥＤパッケージのリードとＰＣＢの半田パッドとの間に強い半田接合が形成される。
上述の手法では、ディスプレイ又は点灯パネルの密度又は点灯分解能が個々のパッケージＬＥＤユニットの大きさにより制限される。パッケージＬＥＤユニットから組み立てられ得る最小の赤緑青（ＲＧＢ）ＬＥＤ画素は、約０．５ｍｍ×０．５ｍｍであり、これに対応する点灯画素間のピッチは、約０．７ｍｍ〜０．８ｍｍである。このため、このようなパッケージＬＥＤユニットが高密度ディスプレイボードを上述のように組み立てるために使用される場合、隣接する点灯画素間のピッチをさらに減少させることが不可能である。
高密度ディスプレイ又は点灯パネルを生産するために画素密度をさらに増加させるには、代替的なプロセスとして、ディスプレイ又は点灯パネルのＰＣＢのボンディングパッド上に裸のフリップチップＬＥＤダイスを直接ボンディングすることがある。フリップチップボンディングプロセスを使用すると点灯画素密度を増加させることができるので、フリップチップボンディングプロセスは、ＬＥＤダイスの相互接続部における接合を実現するには従来のワイヤボンディングプロセスよりも好ましい。関連性のある、ボンディングされるフリップチップＬＥＤは、大きさが３ミル×５ミル（７５ミクロン×１２５ミクロン）から６ミル×１０ミル（１５０ミクロン×２５０ミクロン）まで変動し得るとともに、その厚さは約３〜６ミル（７５〜１５０ミクロン）であり得る。
図１は、典型的なフリップチップＬＥＤ１００の等角図であり、その幾何学的配置及び構成を示す。フリップチップＬＥＤ１００は、電極として働く一対のボンディングパッド、すなわちｐ電極ボンディングパッド１０２及びｎ電極ボンディングパッド１０４を有する。これらの電極ボンディングパッド１０２、１０４を通る電流を供給することにより、フリップチップＬＥＤ１００のアクティブ発光層１０６から光が放出される。ｐ電極ボンディングパッド１０２、ｎ電極ボンディングパッド１０４、及びアクティブ発光層１０６は、サファイア、ガリウムヒ素その他の適切な材料から成る基板１０８上で支持される。
図２は、ＰＣＢの形態であり得る、典型的なＲＧＢディスプレイボードのレイアウトを図示する模式的な電気回路図１１０である。このようなＰＣＢは、所望のＲＧＢディスプレイボードフォーマットに従って作製され、ＰＣＢ上のボンディングパッドは、フリップチップＬＥＤ１００のｐ電極ボンディングパッド１０２及びｎ電極ボンディングパッド１０４を受容するように構成される。図２では、各画素が、それぞれ赤色、緑色及び青色のフリップチップＬＥＤ１００を含むＲＧＢの組１１２を備える。各フリップチップＬＥＤ１００に対して、ｐ電極ボンディングパッド１０２が第１電圧１１４に電気的に接続され、ｎ電極ボンディングパッド１０４が第２電圧１１６に電気的に接続される。第１電圧１１４は、マトリックスＬＥＤドライバ回路の電流源電圧制御切替ピンに接続される。第２電圧１１６は、マトリックスＬＥＤドライバ回路の電流シンク電圧制御切替ピンに接続される。
寸法が７５ミクロン×７５ミクロン（３ミル×３ミル）より小さなフリップチップＬＥＤ１００を移動するには、従来のピック＆プレイス設備では適さない場合があり、関連するダイソートプロセスのために、またダイ取付けプロセス中にこのようなフリップチップＬＥＤ１００をＰＣＢ上に実装するためには、特別な設備が必要となる。
フリップチップＬＥＤ１００の電極１０２、１０４は、典型的には金層でコートされ、この金層の下でバッファ及びバリア層としてニッケル層が使用され得る。フリップチップＬＥＤの電極とプリント回路基板上の電気回路のボンディングパッドとの間で接合を形成するためのボンディング材料は、（ｉ）金のバンプ又はスタッド、（ｉｉ）金−スズ共晶混合物の半田材料、（ｉｉｉ）エポキシ若しくは接着性ペースト（接着性銀ペーストなど）の形態の導電性接着剤、又は（ｉｖ）Ｓｎ−Ａｇ−Ｃｕ（ＳＡＣ）半田などの鉛フリー半田若しくは半田ペーストを備え得る。
使用されるボンディング材料に基づき、フリップチップＬＥＤをＰＣＢ上にボンディングするために様々なボンディング技術が使用可能である。例えば、フリップチップＬＥＤのための直接チップオンボードボンディングプロセスが、サーモソニックフリップチップボンディングにより実現可能である。
サーモソニックフリップチップボンディングプロセスに関しては、金のバンプ又はスタッドを有するフリップチップＬＥＤ１００が、高温において、このようなサーモソニックフリップチップボンディングプロセスにより定められる所与のボンディング時間だけボンディングヘッドの圧縮及び超音波作動を行うことで、リジッドＰＣＢ基板上でニッケル−金（Ｎｉ／Ａｕ）メタライゼーションでボンディングパッド上に一度に一つずつ個別にボンディングされる。硬度の観点、及びサーモソニック作動下でボンディングパッドと金バンプ又は金スタッドとの間の金属結合が形成されるＰＣＢ上のボンディングパッドの表面仕上げにおける有機物又は無機物による汚染の防止の観点で、高い品質が要求されている。
各フリップチップＬＥＤ１００が、具体的なボンディングプロファイルを利用してＰＣＢのボンディングパッド上に個別にボンディングされるので、現在の高分解能ディスプレイ又は点灯パネルに必要とされるすべてのフリップチップＬＥＤのボンディングを完了するのに要する時間は、非常に長くなり、スループットは極めて限られたものとなる。
従って、本発明の目的は、上記の従来技術と比較して高速であり高スループットを実現する高密度の発光素子のマトリックスをボンディングする方法を提供しようとすることである。
従って、本発明は、基板上への発光素子のマトリックスのボンディングを行うための方法であって、前記基板のボンディングパッド上にマトリックス配列で導電性材料を形成するステップと；複数の発光素子をピックして一時的キャリア上に前記マトリックス配列で配置するステップと；前記複数の発光素子を含む前記一時的キャリアをボンディングヘッドで保持するステップと；前記複数の発光素子上の電極と前記基板上の前記導電性材料とを接触させるように、前記ボンディングヘッドで前記一時的キャリアを移動させるステップと；その後、前記発光素子と前記基板との間に導電性接合を形成するように、前記ボンディングヘッドで前記導電性材料に対して圧縮力を掛けながら前記発光素子に熱を加えるステップと、を含む方法を提供する。
以下、便宜上、本発明の具体的な好ましい実施形態を図示する添付図面を参照しながら、本発明について子細に説明する。添付図面の具体的な点及び関連する説明は、特許請求の範囲により定められるような本発明の広義の特定の一般性に優先されるものと解してはならない。
以下、添付図面を参照して、本発明による発光マトリックスを組み立てるための例示的なプロセスについて説明する。
典型的なフリップチップＬＥＤの等角図である。 典型的なＲＧＢディスプレイボードのレイアウトを図示する模式的な電気回路図である。 ＰＣＢのボンディングパッド上に半田キャップを形成するためのプロセスフローを図示する。 ＰＣＢのボンディングパッド上に半田キャップを形成するためのプロセスフローを図示する。 ＰＣＢのボンディングパッド上に半田キャップを形成するためのプロセスフローを図示する。 一時的キャリア上でフリップチップＬＥＤマトリックスをソートして配置するための複数パスのピック＆プレイスプロセスを図示する。 一時的キャリア上でフリップチップＬＥＤマトリックスをソートして配置するための複数パスのピック＆プレイスプロセスを図示する。 一時的キャリア上でフリップチップＬＥＤマトリックスをソートして配置するための複数パスのピック＆プレイスプロセスを図示する。 一時的キャリア上でフリップチップＬＥＤマトリックスをソートして配置するための複数パスのピック＆プレイスプロセスを図示する。 一時的キャリア上でフリップチップＬＥＤマトリックスをソートして配置するための複数パスのピック＆プレイスプロセスを図示する。 一時的キャリア上でフリップチップＬＥＤマトリックスをソートして配置するための複数パスのピック＆プレイスプロセスを図示する。 一時的キャリア上でフリップチップＬＥＤマトリックスをソートして配置するための複数パスのピック＆プレイスプロセスを図示する。 フラックスポット中へのフリップチップＬＥＤマトリックスのディッピングを図示する。 フラックスポット中へのフリップチップＬＥＤマトリックスのディッピングを図示する。 フラックスポット中へのフリップチップＬＥＤマトリックスのディッピングを図示する。 フラックスポット中へのフリップチップＬＥＤマトリックスのディッピングを図示する。 熱圧縮ボンディングによるギャングチップオンボードボンディングのためのプロセスフローを図示する。 熱圧縮ボンディングによるギャングチップオンボードボンディングのためのプロセスフローを図示する。 熱圧縮ボンディングによるギャングチップオンボードボンディングのためのプロセスフローを図示する。 熱圧縮ボンディングによるギャングチップオンボードボンディングのためのプロセスフローを図示する。 熱圧縮ボンディングによるギャングチップオンボードボンディングのためのプロセスフローを図示する。 本発明の好ましい実施形態によるギャングチップオンボードボンディングプロセスのためのプロセスフローを要約するフローチャートである。
本発明は、高密度ディスプレイ／点灯パネルアセンブリ用のＰＣＢの形態であり得るフリップチップＬＥＤマトリックスなどの発光素子のマトリックスの、基板に対するギャングチップオンボードボンディングを行うための方法を開示する。フレキシブルＰＣＢ、窒化アルミニウムパネル、及びガラスパネルは、他の適切な形態の基板であってもよい。このようなギャングチップオンボードボンディングは、フリップチップＬＥＤの電極とＰＣＢ上のボンディングパッドとの間の相互接続の微小接合を形成するために、スズ系又はその他の鉛フリー半田の形態の導電性材料をボンディング材料として使用することができる。
ギャングチップオンボードボンディングプロセス全体は、以下の四つの主要な処理ステップを含む。
（１）マトリックス配列のＰＣＢのボンディングパッド上に半田キャップなどの導電性材料を形成するステップ、
（２）ギャングボンディングの準備のためにＬＥＤマトリックスを当該マトリックス配列でキャリア上にソート及び配置するステップ、
（３）ＬＥＤマトリックスの電極に半田フラックスを付加するステップ、及び
（４）ＬＥＤマトリックスをＰＣＢ上にボンディングするステップ。
以下、上述の各ステップの詳細を説明する。
図３Ａ〜図３Ｃは、ＰＣＢ１０のボンディングパッド１２上に半田キャップ２６を形成するためのプロセスフローを図示する。図３Ａでは、上面にボンディングパッド１２を有するＰＣＢ１０が半田ペーストプリンタ１４の下に配置されている。半田ペーストプリンタ１４は、半田ペースト１８を収容するステンシル１６を含む。スキージブレード２０は、ステンシル１６を横切って移動することにより、ステンシル１６を横切って半田ペースト１８を押し出すように、また、半田ペースト１８にステンシル１６の開口２２を通過させることでＰＣＢ１０のボンディングパッド１２に堆積させるように動作可能である。従って、ステンシル１６上の開口２２の位置は、マトリックス配列であるボンディングパッド１２の位置に対応するように、マトリックス状に配列される。
ステンシル１６は、ニッケルから成るものであってよく、厚さが約３０ミクロンであり得る。各開口２２の大きさは、ＰＣＢ１０上のボンディングパッド１２の位置に対応する位置において、約１００〜１４０平方ミクロンであり得る。使用される導電性材料又は半田ペースト１８は、このような小さなステンシル開口２２を使用して半田プリントを行うのに適した、タイプ６の半田ペースト（ＳＡＣなど）その他の鉛フリー半田を含み得る。
半田ペースト１８は、好ましくは、半田ボール構成要素が半田ペースト１８中で均一に懸濁するように、使用前に徹底的に混合すべきである。鋼から形成され得るスキージブレード２０は、所定のプリントスピードで移動するとともにこの半田プリントプロセスに適した圧縮力を印加するように、６０°傾けられる。加えて、半田ペーストプリンタ１４は、好ましくは、各プリントサイクル中に一定体積の半田ペースト１８のプリントを確実に行うために、±１５ミクロンを上回るアライメント精度で備え付けられるとともに、自動ステンシル洗浄モジュールを有する。
図３Ｂは、プリントされた半田材料２４を示す。半田材料２４は、半田ボール及び半田フラックスの混合物であり、ＰＣＢ１０のボンディングパッド１２上にプリントされたものである。その後、プリントされた半田材料２４は、標準的なリフロー炉（図示せず）中でＰＣＢ１０を加熱することによりリフローが行われる。リフロー炉中での加熱後、リフローが行われたプリント半田材料２４は、その後その上にフリップチップＬＥＤをボンディングするために、図３Ｃに示すようにＰＣＢ１０のボンディングパッド１２上に半田キャップ２６を形成する。
半田リフロープロセス後に存在する半田空隙を最小化するために、ＰＣＢ１０は、プリント前に１２０分以上、約１２０℃で予熱すべきである。また、加熱しすぎるのを防ぐとともに温度上昇率が高くなりすぎるのを避けるために、最適化されたリフロープロファイルを使用すべきである。温度上昇率が高すぎると、激しい半田フラックスの蒸発及び半田空隙の形成が起こる場合がある。
ＰＣＢ１０のボンディングパッド１２上の半田キャップ２６は、厚さが１５〜３５ミクロンであってよい。半田キャップ２６の厚さがこのような範囲内であれば、ＰＣＢ１０上にボンディングされた別々の色のフリップチップＬＥＤにおける１０ミクロン未満の厚みムラに対応可能であるので、特に熱圧縮ボンディングプロセスとの協働で高い構造安定性が得られる。加えて、この半田厚さにより、その後のギャングボンディングに使用されるボンディングヘッドの不完全な平坦構造（すなわち約１／５０００未満）も許容され得る。
ＰＣＢ１０は、ボンディングパッド１２上に銅メタライゼーションを有して製造され得る。この銅メタライゼーションはニッケル層でコートされ、次いで金でコートされる。大きさが約１２５ミクロン×２２５ミクロン（５ミル×９ミル）のフリップチップＬＥＤのボンディングを行うためには、ボンディングパッド１２は、大きさが約１４０ミクロン×１４０ミクロン〜１６０ミクロン×１６０ミクロン、隣接するボンディングパッド１２間の間隔が約６０〜１００ミクロンであり得る。
半田ペーストプリンタ１４を使用した半田プリントとは別に、厚さが約１５〜３５ミクロンのスズ半田又はスズ系半田のキャップをＰＣＢ１０のボンディングパッド１２上に形成するために、ボンディングパッド１２上にスズの電気めっきや無電解スズめっきを形成するといった代替的な技術も使用可能である。
次の加工ステップは、ギャングボンディングの準備をするために、一時的キャリア上においてフリップチップＬＥＤマトリックスのソート及び配置を行うことである。図４Ａ〜図４Ｇは、一時的キャリア３０上においてフリップチップＬＥＤマトリックスのソート及び配置を行うための複数パスのピック＆プレイスプロセスを図示する。このプロセス中、その後のボンディングプロセスを容易にするために、同じ色又は異なる色を備えるフリップチップＬＥＤマトリックスが一時的キャリア３０上に事前に配列される。
一時的キャリア３０は、窒化アルミニウムやシリコンカーバイドなどの高い熱伝導度を有する硬質材料から成る。一時的キャリア３０は、一時的キャリア３０上に実装されるフリップチップＬＥＤマトリックスを構成するフリップチップＬＥＤの位置を固定するために、薄層の接着剤３２でラミネートされている。この接着剤３２の動作温度は、ボンディングサイクル中に半田のリフローを行うのに必要な温度プロファイルから発生する熱に十分耐えられる程度に高いものとすべきである。また、接着剤３２は、ボンディングサイクルの完了後にフリップチップＬＥＤ上に残留物が残らないようなものとすべきである。さらに、ＰＣＢ１０上でフリップチップＬＥＤの半田接合が形成された後フリップチップＬＥＤが接着剤３２から取り外せるように、接着剤３２の接着強度は、昇温加熱された場合に低下して加熱温度下で十分に低くなるものとすべきである。シリコーン接着層（ポリイミドのベースフィルムにシリコーン接着剤が組み込まれたものであってもよい）は、このような性質を有し得る接着剤３２の一例である。
図４Ａ〜図４Ｇに図示された実施形態は、ＲＧＢディスプレイパネルの生産に関する。このようにして、異なる色のフリップチップＬＥＤがソートされ、複数パスを経由して、互いに対して特定の位置関係で、一時的キャリア３０上で個別に単純配置される。図４Ａでは、ソーティングサイクルが青色ＬＥＤ３６の配置から開始されており、一時的キャリア３０上に配置するために、青色ＬＥＤ３６がピックヘッド３４により青色ＬＥＤの供給部からピックされている。図４Ｂ及び図４Ｃでは、追加の青色ＬＥＤ３６が、ピックヘッド３４によりピックされて一時的キャリア３０上の所定の位置に配置される。
青色ＬＥＤ３６のソーティングが完了した後、図４Ｄに示すように緑色ＬＥＤ３８のソーティングが開始される。緑色ＬＥＤ３８は、図４Ｅに図示されるようにすべての緑色ＬＥＤ３８がソートされて配置されるまで、既に配置された青色ＬＥＤ３６に隣接するように配置される。同様に、図４Ｆでは、緑色ＬＥＤ３８のソーティングが完了した後、赤色ＬＥＤ４０のソーティングが開始される。赤色ＬＥＤ４０は、すべてのＲＧＢ画素のセットが完了する（図４Ｇ参照）まで、青色ＬＥＤ３６及び緑色ＬＥＤ３８に隣接するように配置される。このような複数パスで実施されるソーティング及び配置は、単一のマシンを使用して、又はそれぞれＬＥＤ３６、３８、４０のうち１色をソートするように構成された相互接続された別個の三つのマシンを使用して実施され得る。その他のソーティング構成も可能である。
その後に正確なギャングチップオンボードボンディングを実現するために、上述のソート＆プレイスプロセスは、プロセスのスピードを向上させるための正確な高速ＬＥＤソーターにより実現され得る。フリップチップＬＥＤに対して事前に実施された検査及びマッピングに基づき、特定グレードの良好なフリップチップＬＥＤが、ソートされたＬＥＤの供給部から（例えばウェハーから）ピックアップされる。次いで、ピックヘッド３４が、一時的キャリア３０上の特定位置にフリップチップＬＥＤを配置する。
ピック＆プレイスプロセスのスピードの他に、当該プロセス中の配置精度も、その後のギャングチップオンボードボンディングプロセスのスループットの向上に関連する。フリップチップＬＥＤを配列すべき配置位置を規定するために、基準マークが一時的キャリア３０上に形成される。ピックヘッド３４を組み込んだピック＆プレイスマシンは、フリップチップＬＥＤを正確にマトリックス配列で配置するための基準マークの位置を決定するために、視覚的アライメント（ｖｉｓｉｏｎ ａｌｉｇｎｍｅｎｔ）を利用することができる。例えば、ＬＥＤマトリックスの中心が、一時的キャリア３０上の基準マークにより規定され得る。加えて、一時的キャリア３０及びＰＣＢ１０の熱膨張係数（ＣＴＥ）が同じでなく、ボンディング中の一時的キャリア３０及びＰＣＢ１０の局所的温度も同じでないので、各ＲＧＢ点灯画素に含まれるフリップチップＬＥＤの配置位置との関係で、熱補償が考慮されるべきである。従って、フリップチップＬＥＤがＰＣＢ１０のボンディングパッド１２上にボンディングされる際に、熱補償された位置によって、フリップチップＬＥＤ３６、３８、４０の全体的な配置精度が目標の各ボンディングパッド１２の位置から±２０ミクロン以内となるように、熱補償因子の分解能は十分に高いものとすべきである。
ＬＥＤソーターについての別の検討事項は、ソーティングプロセス中に大きな外部粒子が一時的キャリア３０上に堆積することがないように、非常に清潔な環境を設けるべきであるということである。
ソート＆プレイスプロセスの終わりに、フリップチップＬＥＤマトリックスが接着剤３２により固定されて装着された一時的キャリア３０は、ギャングチップオンボードボンディングプロセスを実施するための熱圧縮ダイボンダーに移送される。一時的キャリア３０上のソートされたフリップチップＬＥＤマトリックスは、まず、フリップチップＬＥＤの電極が下向きになるように引っくり返され、一時的キャリア３０は、移送及びその後のピックアップのために、移送可能な容器のポケット中に配置され得る。
図５Ａ〜図５Ｄは、ギャングボンディング中に信頼性のある半田接合の形成を確実に行うための、フラックスポット４４へのフリップチップＬＥＤマトリックスのディッピングを図示する。実際のボンディングを実施する前に、青色ＬＥＤ３６、緑色ＬＥＤ３８、及び赤色ＬＥＤ４０の各電極に対する良好な半田ウェッティングが確実に行われるように、フラックスがこれらの電極に適用されるべきである。図５Ａでは、引っくり返された一時的キャリア３０が、パルス加熱素子を含む熱圧縮ダイボンダーのボンディングヘッド４２によりピックアップされており、一時的キャリア３０は、フリップチップＬＥＤが下を向いた状態で保持される。図５Ｂでは、ボンディングヘッド４２は、フラックスポット４４の上に位置付けられる。ボンディングヘッド４２は、図５Ｃに示すようにすべてのフリップチップＬＥＤがフラックスプール４６中へ同時にディップされ、所与の圧力で所定のディッピング遅延時間だけフラックスポット４４上で静置されるまで、フリップチップＬＥＤマトリックスを下向きにしてフラックスポット４４に含まれたフラックスプール４６の方へ向ける。この時間中、フリップチップＬＥＤの電極ボンディングパッド１０２、１０４は、フラックスプール４６に浸されている。
ディッピングプロセスの終わりに、フリップチップＬＥＤマトリックスは、図５Ｄに示すように、フラックスの液滴４６ａがフリップチップＬＥＤの各電極の下に残った状態でフラックスプール４６から持ち上げられる。この時点で、一時的キャリア３０上のフリップチップＬＥＤマトリックスは、熱圧縮ボンディングを行うことが可能な状態である。
好ましくは、フリップチップＬＥＤの半田付けのために、特別な半田フラックスが使用される。例えば、フラックスプール４６中のフラックスは、洗浄中にフリップチップＬＥＤをすすいだ後の残留物が最小限となるか又は残らないように、水溶性であり、水ですすぐことにより除去可能である。高品質の無洗浄フラックスを使用することもでき、これによれば、半田リフロー後に最小限の残留物のみが残り、水ですすぐプロセスが不要となる。
フラックスポット４４のフラックスプール４６は、好ましくは、一定の深さを有するフラックスを収容し、当該深さは、フリップチップＬＥＤの厚さ、ＬＥＤマトリックスの許容可能な全体厚みムラ（ＴＴＶ：ｔｏｔａｌ ｔｈｉｃｋｎｅｓｓ ｖａｒｉａｔｉｏｎｓ）、一時的キャリア３０とフラックスポット４４との間の平坦化の程度などの因子により決定される。上記の因子を考慮すると、フラックスプール４６の深さは、約４５〜５５ミクロンであり得る。
次の加工ステップは、直接ギャングチップオンボードボンディングであり、好ましくは、プログラム可能な力、温度、及び時間プロファイルを使用した熱圧縮ボンディングにより実現される。
図６Ａ〜図６Ｅは、熱圧縮ボンディングによるギャングチップオンボードボンディングのためのプロセスフローを図示する。ボンディングパッド１２上に形成された半田キャップ２６を有するＰＣＢ１０が加熱された作業ステージ（図示せず）上に配置され、ＰＣＢ１０は、ＰＣＢ１０をボンディングヘッド４２の下の位置へ移動させる前に、指定された温度（例えば１５０℃）まで事前加熱される。
図６Ａでは、電極の下にフラックスを有するフリップチップＬＥＤ３６、３８、４０が装着された、引っくり返された一時的キャリア３０が、加熱されたボンディングヘッド４２により保持される。見上げカメラ及び見下ろしカメラから成る視覚的アライメントカメラ５０が、図６Ａに図示されるようにＰＣＢ１０と一時的キャリア３０との間にあるギャップ中へ移動する。特に、視覚的アライメントカメラ５０は、ＰＣＢ１０上の基準マーク及び一時的キャリア３０上の基準マークが見える指定された位置に移動する。これらの位置において、視覚的アライメントカメラ５０の見下ろしカメラは、ＰＣＢ１０の位置及び向きを識別するためにＰＣＢ１０上の基準マークを探し、視覚的アライメントカメラ５０の見上げカメラは、一時的キャリア３０の位置及び向きを識別するために一時的キャリア３０上の基準マークを探す。ＰＣＢ１０が真空吸引により固定されている作業ステージは、マトリックスの各フリップチップＬＥＤの電極がＰＣＢ１０上の対応するボンディングパッド１２と位置合わせされるように、必要に応じて移動及び回転する。
加熱されたボンディングヘッド４２は、作業ステージ上のＰＣＢ１０に対して良く平坦化されたものとすべきである。次いで、加熱されたボンディングヘッド４２は、スタンバイ温度からボンディングサイクルに使用されるボンディングプロファイルに応じて指定された温度まで温度を上昇させながら、一時的キャリア３０を保持したまま、ＰＣＢ１０に近づくように下向きに移動する。これにより、フリップチップＬＥＤマトリックスに熱が印加される。ボンディングヘッド４２のスタンバイ温度は、この時点で半田フラックスが蒸発するのを防ぐために、通常１５０℃未満である。図６Ｂに図示されるように、フリップチップＬＥＤマトリックスの電極がＰＣＢ１０のボンディングパッド１２上の半田キャップ２６の上面に非常に近い（例えば１００ミクロン未満の）場合、ボンディングヘッド４２はその移動スピードを抑える。
ボンディングヘッド４２がさらに下方へ移動すると、フリップチップＬＥＤ上の電極１０２、１０４と半田キャップ２６との接触が起こり、接触後すぐにフリップチップＬＥＤの電極の先端のフラックスがボンディングパッド１２上の半田キャップ２６のウェッティングを行う。昇温すると、フラックスが活性化して半田キャップ２６上に存在する酸化物を除去する。熱圧縮ボンディングヘッド４２は、図６Ｃに示すように、フリップチップＬＥＤが半田キャップ２６上に着地するようにさらに下方へ移動する。ボンディングヘッド４２により、すべてのフリップチップＬＥＤの電極と半田キャップ２６との間で接触を生じさせるのに十分な、非常に小さな圧縮力（約２００〜３００ｇｆ）が加えられる。ボンディングヘッド４２は、採用されたボンディングプロファイルに従って、設定されたボンディング温度で所与のボンディング時間だけ留まる。
ボンディングヘッド４２は、半田接合の形態の導電性接合の形成を誘発するように、ボンディング界面の加熱冷却を行うようなパルス加熱プロファイルを発生させる。ボンディングヘッド４２のボンディングプロファイルは、例えば、ボンディングヘッド４２の温度を指定された最大温度まで昇温するようなものとすべきであり、当該最大温度は、電極と半田キャップ２６との間のボンディング界面における局所的温度を、半田の液相温度を上回るものとするとともに、半田キャップ２６から溶融した半田によるフリップチップＬＥＤの電極のウェッティングを、強い微小接合を形成するほど十分に良好なものとする温度である。半田キャップ２６の上面における局所的温度が半田の液相温度に到達すると、半田キャップ２６は溶融し、フリップチップＬＥＤの電極のウェッティングを行う。半田キャップ２６は、その上面から溶融を開始し、同時にその周囲に熱を伝達する。フリップチップＬＥＤは、半田キャップ２６が融け落ちるにつれて、生じる反力がボンディングヘッド４２により加えられる圧縮力とバランスするレベルまで下方へ移動する。この圧縮力により、ボンディングパッド１２上の半田キャップ２６の高さに小さなムラがあったとしても、またＰＣＢ１０と一時的キャリア３０との間で不完全な平坦構造があったとしても、すべての半田キャップ２６が対応する電極と均等に接触することになる。
ボンディングヘッド４２は、半田ウェッティングが行われるのに十分な時間を確保するように、且つ、ボンディングパッド１２上の溶融した半田が各位置で（ボンディングヘッド４２の下のボンディング領域全体にわたって温度分布に僅かに空間的ムラが生じ得る位置であっても）電極のウェッティングを行うように、最大温度で留まり、所与のボンディング時間だけ上述のボンディングレベル又はボンディング高さを維持する。
ボンディング時間の終わりに、ボンディングヘッド４２は、強制空気対流により急速に冷却される。ボンディングヘッド４２は、冷却中は移動せず、同じ高さに留まる。ボンディングヘッド４２が１８０℃未満の温度に到達するまで、溶融した半田がこのような冷却中に完全に固化するにつれて、ボンディングパッド１２とフリップチップＬＥＤの電極との間の半田接合が形成される。フリップチップＬＥＤとＰＣＢ１０上のボンディングパッド１２との間に半田接合が形成された後、図６Ｄに示すように、ボンディングヘッド４２は、ＰＣＢ１０から離れて上方へ移動する。この温度では、接着剤３２の接着強度は、室温よりも小さい。この接着剤３２の特性は、ＬＥＤ分離プロセスにおけるボンディングヘッド４２に必要な持ち上げ力を低減するのに役立つ。このようにして、ボンディングヘッド４２が一時的キャリア３０をＰＣＢ１０から離して持ち上げる際、ＰＣＢ１０上のフリップチップＬＥＤは、一時的キャリア３０の接着剤３２から引き離される。
ボンディングサイクルの終わりに、ＲＧＢ（又は単色の）フリップチップＬＥＤは、図６Ｅに示すように、ＰＣＢ上にボンディングされて固定され、その後のリフロープロセスが不要となる。ボンディングされたフリップチップＬＥＤは、一時的キャリア３０の接着剤フィルム３２から引き離された後、ＰＣＢ１０上に留まる。その後、空の一時的キャリア３０は、次のソーティングプロセスにリサイクルで使用可能である。
上述のように熱圧縮を使用したフリップチップＬＥＤのギャングチップオンボードボンディングにより、ＰＣＢ１０上でボンディングされたフリップチップＬＥＤであって、すべてのボンディングされたフリップチップＬＥＤにわたってダイの傾きが無視できるものが得られる。これは、一時的キャリア３０の平坦構造及びＬＥＤに印加された圧縮力がともに、半田接合の形成中、すなわち半田リフロー及び固化中に生じ得るダイの傾きを制限するためである。これは、ディスプレイ／点灯パネルの組立てのための他のボンディングプロセスよりも優れた、本発明の好ましい実施形態による手法の主要な利点の一つである。
図７は、本発明の好ましい実施形態によるギャングチップオンボードボンディングプロセスのためのプロセスフローを要約したフローチャート６０である。当該プロセスは、主には、フリップチップＬＥＤマトリックスのギャングチップオンボードボンディングを可能にするための四つの主要な加工ステップから成る。
まず、半田キャップ２６がＰＣＢ１０のボンディングパッド１２上に形成される（ステップ６２）。これとは別に、フリップチップＬＥＤがソートされて、一時的キャリア３０上にラミネートされた接着剤３２上にマトリックス配列で配置される（ステップ６４）。次いで、フリップチップＬＥＤの電極上にフラックスを形成するために、一時的キャリア３０により保持されたフリップチップＬＥＤマトリックスがフラックスプール４６中にディップされる（ステップ６６）。最後に、ＰＣＢ１０上のボンディングパッド１２上の対応する位置へのフリップチップＬＥＤマトリックスのボンディングを行うために、熱圧縮ギャングボンディングが使用される（ステップ６８）。
一時的キャリア３０よりも大きい相当大きなＰＣＢ１０上へのフリップチップＬＥＤのボンディングを完了するためには、別の位置におけるさらなるＰＣＢ１０のボンディングパッド１２に対して、上述の、さらなるフリップチップＬＥＤマトリックスのフラックスプール４６中へのディッピング処理ステップ６６と、さらなるフリップチップＬＥＤマトリックスの熱圧縮ギャングボンディング処理ステップ６８と、の繰り返しが実行され得る。従って、引き続きＰＣＢ１０の別の部分へのフリップチップＬＥＤのボンディングを行うために、ボンディングサイクル後、ＰＣＢ１０は別の位置にインデックス付けされ得る。
本発明の好ましい実施形態によれば、同じ色か複数色かを問わず、マトリックスの形態で配列された最大で数千ユニットのフリップチップＬＥＤのギャングチップオンボードボンディングを同時に実行することが可能となるということが理解されるべきである。こうすることで、フリップチップＬＥＤが個別にボンディングされる従来の手法と比較して、ボンディングのスループットが格段に向上する。これにより、１時間あたり２００、０００ユニット以上のスループットが実現可能である。
同じ色か複数色かを問わず、数千のフリップチップＬＥＤのギャングチップオンボードボンディングが同時に実行されるが、ボンディングの精度は、ボンディングされる各フリップチップＬＥＤについて±２５ミクロン以内で制御可能である。また、上記の熱圧縮ボンディング技術を使用することで、ボンディング後のダイの傾きが３°以内で制御可能である。
別の利点は、最大１０ミクロンの厚みムラを有するフリップチップＬＥＤが同じマトリックスに配列され得るとともに同時にボンディングされ得る点である。
フリップチップＬＥＤとＰＣＢ１０のボンディングパッド１２との間の相互接続のための半田接合を形成するために、スズ系半田又は鉛フリー半田が使用されるので、個々のフリップチップＬＥＤについて不具合が生じた場合であっても、不具合のある接合が再加工可能である。従って、本発明の好ましい実施形態によると、単一又は複数色の高密度ディスプレイ又は点灯パネル用のフリップチップＬＥＤアセンブリのための比較的低コストの方策が実現される。
本明細書に記載された本発明は、具体的に記載された形態以外の変形、修正、及び／又は追加が可能であり、上記の説明の趣旨及び範囲内にあるこのような変形例、修正例、及び／又は追加例のすべてが本発明に含まれることが理解される。
１２ ボンディングパッド
１４ 半田ペーストプリンタ
１６ ステンシル
１８ 半田ペースト
２０ スキージブレード
２２ ステンシル開口
２４ 半田材料
２６ 半田キャップ
３０ 一時的キャリア
３２ 接着剤
３４ ピックヘッド
３６、３８、４０ ＬＥＤ
４２ ボンディングヘッド
４４ フラックスポット
４６ フラックスプール
５０ 視覚的アライメントカメラ

Claims (20)

  1. 基板上に発光素子のマトリックスのボンディングを行うための方法であって、
    前記基板のボンディングパッド上に複数のボンディングパッドを含むマトリックス配列で導電性材料を形成するステップと；
    ピックヘッドで複数の発光素子をピックして一時的キャリア上に前記マトリックス配列で配置するステップと；
    前記複数の発光素子を含む前記一時的キャリアをボンディングヘッドで保持するステップであって、前記ボンディングヘッドが前記一時的キャリアとは別個の部材である、前記一時的キャリアをボンディングヘッドで保持するステップと；
    前記複数の発光素子上の電極と前記基板上の前記導電性材料とを接触させるように、前記ボンディングヘッドで前記一時的キャリアを移動させるステップと；
    その後、前記発光素子と前記基板との間に導電性接合を形成するように、前記ボンディングヘッドで前記導電性材料に対して圧縮力を掛けながら前記発光素子に熱を加えるステップと、
    を含む方法。
  2. 前記導電性材料は、半田を含む、請求項１に記載の方法。
  3. 前記ボンディングパッド上に半田を形成するステップは、半田ペーストプリンタを使用して前記ボンディングパッド上に前記半田をプリントする工程を含む、請求項２に記載の方法。
  4. 前記複数の発光素子上の前記電極と前記基板上の前記導電性材料とを接触させる前に、前記基板の前記ボンディングパッド上に半田キャップを形成するために前記半田のリフローを行うステップをさらに含む、請求項２に記載の方法。
  5. 導電性接合を形成するステップは、前記複数の発光素子上の前記電極と前記半田キャップとの間に半田接合を形成する工程を含む、請求項４に記載の方法。
  6. 前記半田キャップの厚さは、１５〜３５ミクロンである、請求項４に記載の方法。
  7. 前記一時的キャリアは、実装される発光素子の前記一時的キャリア上の位置を固定するための、前記発光素子が実装される接着剤の層を含む、請求項１に記載の方法。
  8. 前記発光素子が前記基板上にボンディングされた後で前記発光素子を前記接着剤から引き離すことができるように、前記接着剤の接着強度は、温度を上げると低下するように構成されている、請求項７に記載の方法。
  9. 前記接着剤は、シリコーン接着層を含むか、又はポリイミドのベースフィルムに組み込まれたシリコーン接着剤を含む、請求項７に記載の方法。
  10. 前記導電性材料は、スズ又はスズ系半田を含み、前記ボンディングパッド上の前記導電性材料は、前記ボンディングパッド上に電気メッキされたスズ又は無電解スズめっきにより形成されている、請求項１に記載の方法。
  11. 前記発光素子の各々は、ディスプレイパネルへの組込みのために、それぞれ赤色、緑色、又は青色の光を放出するように作動する、請求項１に記載の方法。
  12. 前記発光素子をピックして配置するステップは、ソートされた前記発光素子を別の発光素子に対する特定位置において前記一時的キャリア上に配置する前に、それぞれ赤色、緑色、又は青色の光を放出するように作動する前記発光素子のソーティングを行う工程をさらに含む、請求項１１に記載の方法。
  13. 前記一時的キャリアに対する前記基板の位置合わせを行うために、前記基板上及び前記一時的キャリア上に基準マークを含む、請求項１に記載の方法。
  14. 前記発光素子の前記電極と前記基板上の前記導電性材料とを接触させる前に、前記一時的キャリアに対する前記基板の位置合わせを行うように、視覚的アライメントカメラで前記基準マークの各々の視覚的アライメントを行うステップをさらに備える、請求項１３に記載の方法。
  15. フラックスによる前記発光素子の前記電極のウェッティングを同時に行うために、フラックスプール中への前記発光素子の前記電極のディッピングを行うステップをさらに備える、請求項１に記載の方法。
  16. 前記フラックスは、半田リフロー後の残留物が最小限となる高品質の無洗浄フラックスであるか、又は、前記フラックスは、前記発光素子を水ですすぐことにより除去可能なように水溶性である、請求項１５に記載の方法。
  17. すべての前記導電性材料が前記発光素子上の対応する電極に接触するまで、前記導電性材料に対して圧縮力を掛ける工程を含む、請求項１に記載の方法。
  18. 前記導電性材料によりすべての前記発光素子の前記電極のウェッティングが行われるまで、及び導電性接合を形成するための冷却中、前記ボンディングヘッドは、前記導電性材料に対して前記圧縮力を掛けながら、同じ高さに維持される、請求項１７に記載の方法。
  19. 前記ボンディングヘッドは、熱圧縮ボンダーに含まれ、パルス加熱素子を含む、請求項１に記載の方法。
  20. 前記基板の別の部分に対して一時的キャリア上に実装されたさらなる複数の発光素子のボンディングを行うために、前記さらなる複数の発光素子の電極と前記基板のさらなるボンディングパッド上の導電性材料とを接触させるとともに当該電極と当該導電性材料との間で導電性接合を形成するステップをさらに備える、請求項１に記載の方法。
JP2018175883A 2017-09-20 2018-09-20 発光素子のマトリックスを組み立てるためのギャングボンディングプロセス Active JP6691184B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/710,019 2017-09-20
US15/710,019 US10186549B1 (en) 2017-09-20 2017-09-20 Gang bonding process for assembling a matrix of light-emitting elements

Publications (2)

Publication Number Publication Date
JP2019062199A JP2019062199A (ja) 2019-04-18
JP6691184B2 true JP6691184B2 (ja) 2020-04-28

Family

ID=65011555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018175883A Active JP6691184B2 (ja) 2017-09-20 2018-09-20 発光素子のマトリックスを組み立てるためのギャングボンディングプロセス

Country Status (5)

Country Link
US (1) US10186549B1 (ja)
JP (1) JP6691184B2 (ja)
KR (1) KR102149655B1 (ja)
CN (1) CN109599409B (ja)
TW (1) TWI693648B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230056653A (ko) 2020-08-26 2023-04-27 닛토덴코 가부시키가이샤 부재 가공 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978530B2 (en) * 2016-11-25 2021-04-13 Vuereal Inc. Integration of microdevices into system substrate
CN115951521A (zh) * 2018-04-19 2023-04-11 群创光电股份有限公司 发光模块及显示设备
CN110534540B (zh) * 2018-05-25 2021-12-10 群创光电股份有限公司 电子装置及其制造方法
US10964867B2 (en) * 2018-10-08 2021-03-30 Facebook Technologies, Llc Using underfill or flux to promote placing and parallel bonding of light emitting diodes
KR20200095090A (ko) * 2019-01-31 2020-08-10 삼성전자주식회사 표시 장치 및 표시 장치의 제조 방법
US10861819B1 (en) * 2019-07-05 2020-12-08 Asm Technology Singapore Pte Ltd High-precision bond head positioning method and apparatus
CN110429051B (zh) * 2019-08-12 2022-03-15 深圳市思坦科技有限公司 芯片转移方法
CN112713167B (zh) * 2019-10-25 2023-05-19 成都辰显光电有限公司 一种显示面板及显示面板的制备方法
CN111258315A (zh) * 2020-01-20 2020-06-09 华南理工大学 一种提高led涂覆机工作效率和路径优化的方法
CN111628063A (zh) * 2020-03-04 2020-09-04 深圳雷曼光电科技股份有限公司 一种Micro-LED的固晶方法
JP2022000676A (ja) * 2020-06-19 2022-01-04 株式会社ジャパンディスプレイ 表示装置の製造方法
US11276614B2 (en) * 2020-07-31 2022-03-15 Asm Technology Singapore Pte Ltd Testing of LED devices during pick and place operations
JP7491769B2 (ja) 2020-08-04 2024-05-28 株式会社ジャパンディスプレイ 回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法
US11949053B2 (en) * 2020-12-14 2024-04-02 Lumileds Llc Stencil printing flux for attaching light emitting diodes
CN113224218B (zh) * 2020-12-30 2023-01-20 湖北长江新型显示产业创新中心有限公司 一种显示面板及制作方法、显示装置
CN114122225A (zh) * 2021-11-09 2022-03-01 Tcl华星光电技术有限公司 一种Micro LED显示面板的制备方法
KR20240112337A (ko) * 2022-01-19 2024-07-18 가부시키가이샤 신가와 전자 부품 실장 장치 및 전자 부품 실장 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045914A1 (en) * 2003-07-09 2005-03-03 Newport Corporation Flip chip device assembly machine
JP5390832B2 (ja) * 2008-11-04 2014-01-15 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
US8381966B2 (en) * 2011-02-28 2013-02-26 International Business Machines Corporation Flip chip assembly method employing post-contact differential heating
JP6149277B2 (ja) * 2011-03-30 2017-06-21 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
JP6116827B2 (ja) * 2012-08-07 2017-04-19 シャープ株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP6044885B2 (ja) * 2012-08-08 2016-12-14 パナソニックＩｐマネジメント株式会社 実装方法
JP2014130889A (ja) * 2012-12-28 2014-07-10 Oki Data Corp 半導体装置及びその製造方法
TWI594661B (zh) * 2013-04-19 2017-08-01 隆達電子股份有限公司 發光二極體顯示器及其製造方法
DE102014201635B3 (de) * 2014-01-30 2015-05-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Anordnung von elektronischen Bauelementen und elektronische Schaltanordnung
SG11201609433VA (en) * 2014-06-20 2016-12-29 Agency Science Tech & Res A method for bonding a chip to a wafer
JP6446951B2 (ja) * 2014-09-26 2019-01-09 日亜化学工業株式会社 素子の実装方法及び発光装置の製造方法
DE102015108545A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
EP3262694B1 (en) * 2015-10-20 2019-08-21 Goertek. Inc Method for transferring micro-leds and method for manufacturing micro-led device
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN106057723A (zh) * 2016-08-16 2016-10-26 厦门市三安光电科技有限公司 微元件的转移方法、装置及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230056653A (ko) 2020-08-26 2023-04-27 닛토덴코 가부시키가이샤 부재 가공 방법

Also Published As

Publication number Publication date
CN109599409A (zh) 2019-04-09
TW201916199A (zh) 2019-04-16
US10186549B1 (en) 2019-01-22
KR20190033023A (ko) 2019-03-28
TWI693648B (zh) 2020-05-11
KR102149655B1 (ko) 2020-08-31
CN109599409B (zh) 2023-09-26
JP2019062199A (ja) 2019-04-18

Similar Documents

Publication Publication Date Title
JP6691184B2 (ja) 発光素子のマトリックスを組み立てるためのギャングボンディングプロセス
EP3823030B1 (en) Method for manufacturing a micro-led display
US10955123B2 (en) Micro-LED module and method for fabricating the same
US8012866B2 (en) Method of bonding semiconductor devices utilizing solder balls
CN100437961C (zh) 半导体元件的安装方法及半导体元件安装基板
JP6131555B2 (ja) 発光装置の封止部材の取り外し方法および封止部材を取り外すことが可能な発光装置
JP2001298052A (ja) 接着剤を用いた半導体素子のフリップチップアセンブリ方法
JPWO2008078631A1 (ja) 回路基板上への半導体部品の搭載方法
US20190013450A1 (en) Method for assembling a carrier with components, pigment for assembling a carrier with a component and method for producing a pigment
JP6490223B2 (ja) はんだ箇所におけるボイドの低減方法
US8046911B2 (en) Method for mounting electronic component on substrate and method for forming solder surface
US6193143B1 (en) Solder bump forming method and mounting apparatus and mounting method of solder ball
JP3685633B2 (ja) チップ型発光素子およびその製造方法
JP4679268B2 (ja) 発光ダイオード複合素子
JP4679267B2 (ja) 発光ダイオード複合素子
US6852571B2 (en) Method of manufacturing stacked semiconductor device
JP4539284B2 (ja) 発光素子実装構造体および発光素子実装構造体の製造方法
JP2008263246A (ja) 発光装置
US20240332233A1 (en) Method of bonding column type deposits
US20240314939A1 (en) Method of bonding column type deposits
Cheung Gang Bonding Process of Flip-chip Mini-LED for the Assembly of High Pixel Density RGB Display Panel
TWI233673B (en) Dual-set ball grid array packaging method
Dutt et al. Flip chip LED solder assembly
JPH04127649U (ja) フリツプチツプ実装構造
JP2001250904A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200409

R150 Certificate of patent or registration of utility model

Ref document number: 6691184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250