JPH04127649U - フリツプチツプ実装構造 - Google Patents
フリツプチツプ実装構造Info
- Publication number
- JPH04127649U JPH04127649U JP1991041812U JP4181291U JPH04127649U JP H04127649 U JPH04127649 U JP H04127649U JP 1991041812 U JP1991041812 U JP 1991041812U JP 4181291 U JP4181291 U JP 4181291U JP H04127649 U JPH04127649 U JP H04127649U
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- bumps
- printed wiring
- wiring board
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000006850 spacer group Chemical group 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 8
- 230000008018 melting Effects 0.000 claims abstract description 8
- 238000002844 melting Methods 0.000 claims abstract description 8
- 239000000155 melt Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- CJRQAPHWCGEATR-UHFFFAOYSA-N n-methyl-n-prop-2-ynylbutan-2-amine Chemical compound CCC(C)N(C)CC#C CJRQAPHWCGEATR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 バンプ溶融時にベアチップが傾いた状態でな
く一定の高さにプリント配線板面に実装することを目的
とする。 【構成】 プリント配線板3面の、ベアチップ1に設け
たバンプ2と干渉しない位置に、該バンプ2より融点が
高い材料で形成した所望の高さのスペーサ6を設けたこ
とにより、ベアチップ1は所望の一定高さにプリント配
線板3面に実装可能となる。
く一定の高さにプリント配線板面に実装することを目的
とする。 【構成】 プリント配線板3面の、ベアチップ1に設け
たバンプ2と干渉しない位置に、該バンプ2より融点が
高い材料で形成した所望の高さのスペーサ6を設けたこ
とにより、ベアチップ1は所望の一定高さにプリント配
線板3面に実装可能となる。
Description
【0001】
本考案は、プリント配線板面へのベアチップのフリップチップ実装構造に関す
る。
【0002】
従来のフリップチップ実装構造を図面を用いて以下に説明する。
図3は断面図であり、図において、1はベアチップであり、電極にはPb/Sn の
突起電極であるバンプ2が形成してある。3はプリント配線板であり、バンプ2
を溶融することにより、ベアチップ1とプリント配線板3を電気的および機械的
に接続する。
4はベアチップ1の電極、5はプリント配線板3のパッドである。
以下に上記構成の実装方法を説明する。
(1) 電解メッキにより、バンプ2をベアチップ1の電極4に設け、加熱す
ることによりその表面張力で球形化すると共に高さが均一となる。
(2) 半田付けを活性化させるためにパッド5にフラックスを供給し、そ
のパッド5とバンプ3の位置合わせをしながらベアチップ1をプリント配線板3
に搭載する。
(3) 加熱によりバンプ2を溶融させ、ベアチップ1とプリント配線板3を
電気的および機械的に接続する。
(4) 洗浄によりフラックスを除去してバンプ2による接続が完了する。
【0003】
以上説明した従来技術によると、バンプが溶融するときにベアチップの自重に
よりバンプはつぶれる。そこでバンプがベアチップの電極に均一に配置されてい
ればよいが、通常、不均一に配置されていることが多く、その場合にベアチップ
が傾くことがある。
ベアチップが傾くと、そのベアチップにLEDアレイが搭載されている場合連
続して並んでいるLEDアレイから発光面までの距離が異なることになって光量
にばらつきが生じる問題がある。
また、マルチ実装する場合、複数のベアチップがそれぞれの方向に傾くことに
なりそれによってベアチップ間に段差が生じ、ヒートシンクを取り付けるに際し
、その段差を埋めてからでないと取り付けることができない問題がある。
そこで、マルチ実装に際してバンプが均等でなく機械的に実装バランスの悪い
場合には、バンプと同材のダミーバンプをベアチップに設けてバンプが均等とな
るようにしてベアチップが傾くことなく設置できるようにすることがあるが、こ
の場合でも、基板の中央部と両端部や隣接部品の熱容量の差等によりベアチップ
が傾くことがある。
【0004】
本考案は、プリント配線板面の、ベアチップに設けたバンプと干渉しない位置
に、該バンプより融点が高い材料で形成した所望の高さのスペーサを設けたこと
により、ベアチップは所望の一定高さにプリント配線板面に実装可能となる。
【0005】
以上の構成によると、加熱してバンプを溶融させ、ベアチップをプリント配線
板に接続させるに際し、バンプが溶融してベアチップが傾いてもベアチップがス
ペーサに当接して停止し、確実にすべてのベアチップが一定高さのスペーサの高
さでプリント配線板に接続されることになる。
【0006】
以下に本考案の一実施例を図面を用いて説明する。
なお、以下の説明において上記従来技術と同様の部位については同一の符号を
用いて説明する。
図1はリフロー前の状態の断面図、図2はリフロー後の状態の断面図であり、
図において、1はベアチップであり、電極にはPb/Sn の突起電極であるバンプ2
が形成してある。3はプリント配線板であり、バンプ2を溶融することにより、
ベアチップ1とプリント配線板3を電気的および機械的に接続する。4はベアチ
ップ1の電極、5はプリント配線板3のパッドである。
上記バンプ2は、電解メッキとリフローによって形成し、このバンプ2の半田
付け性の低下を防ぐためにベアチップ1のAl電極4上にTi、Pt等のバリア
層を設ける。このバリア層は実際にバリアの役目となるのはPtであるが、Al
とPtの密着性向上のためTiをその間に設けてある。
その後、PbおよびSnのメッキを行い、リフローとバンプ自体の表面張力に
よって球形のバンプ2を形成する。
6はスペーサであり、プリント配線板3上でバンプ2と干渉しない位置で、か
つバンプ2の溶融時にベアチップ1とプリント配線板3の間に介在するような位
置に、転写や厚膜等によって複数個形成する。 転写によると、高さコントロー
ルし易いAuを熱圧着で形成し、また厚膜によるとAgーPdをスクリーン印刷
で形成する。
【0007】
プリント配線板3上にはバンプ2と接続するパッド5があるために電解メッキ
により形成することは難しい。このスペーサ6は、上記バンプ2より融点が高い
材質であり、上記以外の材質として例えば半田でも可能であり、この場合、バン
プ2には共晶半田(例えば183℃)、スペーサ6には高温半田(例えば280
℃)として融点を変え、その形成方法は、ワイヤボンド方式によって半田ワイヤ
を球形化し、プリント配線板3上に熱圧着して形成することができる。
スペーサは形成手段と温度条件を満足するものであればどのような材質でもよ
い。
【0008】
つぎに、上記構成の実装工程を説明する。
(1)図1において、プリント配線板3に印刷等によりフラックスのみを供給
し、バンプ2とパッド5の位置合わせをしながらベアチップ1をプリント配線板
3上に搭載する。
(2)リフローによりバンプ2が溶融することで電極4とパッド5が電気的に
接続される。このとき、バンプ2は通常、ベアチップ1の自重によってつぶれて
もとの高さより低くなり、その際バンプ2の配置が不均一であればベアチップ1
は傾いた状態で下がるが、そのときベアチップ1の端部が対向するスペーサ6に
当接して止まり、あとから他端も下がってきて対向するスペーサ6に当接して同
一の高さとなって傾きを防止することができる。しかも所望の高さに均一な状態
で実装することができる。
(3)最後に洗浄によってフラックスを除去して実装工程は完了する。
このようにしてスペーサ6によってベアチップ1の高さをコントロールするこ
とができるために、熱膨張差の大きい材料を接続する場合にはスペーサ6を高く
して熱応力を吸収する構造とすることが容易に実施できることになる。
【0009】
以上詳細に説明した本考案によると、プリント配線板面の、ベアチップに設け
たバンプと干渉しない位置に、該バンプより融点が高い材料で所望の高さのスペ
ーサを設けたことにより、ベアチップをそのスペーサに当接させて所望の一定高
さにフリップチップ実装することができることになる。
その結果、製作工程において、ベアチップの傾きを考慮してチップ設計時にバ
ンプの配置位置を考慮する必要がなくなり、自由な設計が可能となる効果を有す
る。
また、LEDアレイが連続して搭載されているベアチップが傾くと、従来技術
ではその並んでいる各LEDアレイから発光面までの距離がそれぞれ異なって光
量にばらつきが生じるがそのようなことは一切解消されることになる。
また、マルチ実装した場合、各ベアチップが傾くことがないためにヒートシン
クを取り付けることがきわめて容易となる効果を有する。
【図1】本実施例によるリフロー前の状態のフリップチ
ップ実装構造の断面図である。
ップ実装構造の断面図である。
【図2】本実施例によるリフロー後の状態のフリップチ
ップ実装構造の断面図である。
ップ実装構造の断面図である。
【図3】従来例を示すフリップチップ実装構造の断面図
である。
である。
1 ベアチップ
2 バンプ
3 プリント配線板
6 スペーサ
Claims (1)
- 【請求項1】 プリント配線板面へのベアチップのフリ
ップチップ実装構造において、プリント配線板面の、ベ
アチップに設けたバンプと干渉しない位置に、該バンプ
より融点が高い材料で形成した所望の高さのスペーサを
設けたことを特徴とするフリップチップ実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991041812U JPH04127649U (ja) | 1991-05-10 | 1991-05-10 | フリツプチツプ実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991041812U JPH04127649U (ja) | 1991-05-10 | 1991-05-10 | フリツプチツプ実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04127649U true JPH04127649U (ja) | 1992-11-20 |
Family
ID=31922490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1991041812U Pending JPH04127649U (ja) | 1991-05-10 | 1991-05-10 | フリツプチツプ実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04127649U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11302675B2 (en) | 2020-02-17 | 2022-04-12 | Kioxia Corporation | Semiconductor device and method for manufacturing the same |
-
1991
- 1991-05-10 JP JP1991041812U patent/JPH04127649U/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11302675B2 (en) | 2020-02-17 | 2022-04-12 | Kioxia Corporation | Semiconductor device and method for manufacturing the same |
US11705436B2 (en) | 2020-02-17 | 2023-07-18 | Kioxia Corporation | Semiconductor device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5349495A (en) | System for securing and electrically connecting a semiconductor chip to a substrate | |
JPH06268366A (ja) | マイクロコンタクト・スペーサ | |
JP2007511103A (ja) | バンプ−オン−リードフリップチップ相互接続 | |
JPH1154884A (ja) | 半導体装置の実装構造 | |
JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
US6657313B1 (en) | Dielectric interposer for chip to substrate soldering | |
KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
JPH09246319A (ja) | フリップチップ実装方法 | |
JPH04127649U (ja) | フリツプチツプ実装構造 | |
JP3813767B2 (ja) | 樹脂製配線基板及びその製造方法 | |
JP2699726B2 (ja) | 半導体装置の実装方法 | |
JP3175786B2 (ja) | フリップチップの実装方法 | |
JP3006957B2 (ja) | 半導体装置の実装体 | |
JP3563170B2 (ja) | 半導体装置の製造方法 | |
JP2633745B2 (ja) | 半導体装置の実装体 | |
JPH11186454A (ja) | Bga型集積回路部品、その製造方法およびその実装方法 | |
JPH05136201A (ja) | 半導体装置用電極と実装体 | |
JP2008091650A (ja) | フリップチップ実装方法、および半導体パッケージ | |
JPH1187906A (ja) | 半導体装置およびその実装方法 | |
JPH09246273A (ja) | バンプ構造 | |
JPS63126258A (ja) | 半導体装置 | |
JP2002057242A (ja) | エリアアレイ型半導体パッケージ | |
JP2546706B2 (ja) | はんだバンプ成形用治具 | |
JPH11274235A (ja) | 半導体装置およびその製造方法 | |
JP2741611B2 (ja) | フリップチップボンディング用基板 |