JP2546706B2 - はんだバンプ成形用治具 - Google Patents

はんだバンプ成形用治具

Info

Publication number
JP2546706B2
JP2546706B2 JP63198479A JP19847988A JP2546706B2 JP 2546706 B2 JP2546706 B2 JP 2546706B2 JP 63198479 A JP63198479 A JP 63198479A JP 19847988 A JP19847988 A JP 19847988A JP 2546706 B2 JP2546706 B2 JP 2546706B2
Authority
JP
Japan
Prior art keywords
solder
solder bump
circuit board
resistor layer
jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63198479A
Other languages
English (en)
Other versions
JPH0246794A (ja
Inventor
薫 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63198479A priority Critical patent/JP2546706B2/ja
Publication of JPH0246794A publication Critical patent/JPH0246794A/ja
Application granted granted Critical
Publication of JP2546706B2 publication Critical patent/JP2546706B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】 〔概要〕 ピングリッドアレイ型(PGA型)のパッケージ等を回
路基板上に表面実装するに際し、回路基板上に形成され
たはんだバンプの頂上部を平坦化するためのはんだバン
プ成形用治具に関し、 はんだバンプの加熱と押圧とを一つの治具を使用して
行い、しかも、回路基板上に形成されたはんだバンプの
みを局部的に加熱して、その頂上部を平坦化し、回路基
板に与える熱影響を少なくするように改良された、はん
だバンプ成形用治具を提供することを目的とし、 このバンプ成形用治具は、はんだバンプの位置に対応
して透明基板上に抵抗体層が形成され、この抵抗体層を
直列または並列に接続して透明性導電体帯が形成され、
少なくとも前記の抵抗体層をカバーして絶縁膜が形成さ
れるように構成される。
〔産業上の利用分野〕
本発明は、ピングリッドアレイ型(PGA型)のパッケ
ージ等を回路基板上に表面実装するに際し、回路基板上
に形成されたはんだバンプの頂上部を平坦化するため
の、はんだバンプ成形用治具に関する。
〔従来の技術〕
今日、コンピュータ等の電子機器の高性能化を実現す
るため、実装密度を高めることが益々必要となってい
る。高密度実装法として、表面実装法(Surface Mount
Technology,略してSMT)が今後の主流となりつゝあ
る。このSMTは、パッケージやチップ抵抗、チップコン
デンサ等の素子・部品を、スルーホールを使用せず、直
接プリント基板等の回路基板上に搭載し、回路基板上に
形成されている配線と、はんだ接合する方法である。ま
た、SMTには、パッケージに入っていないフリップチッ
プを接合する時にみられるように、素子・部品を直接回
路基板上の配線にはんだ接合する方式と、PGA型パッケ
ージのように、パッケージから突出しているピンを回路
基板上の配線にはんだ接合する方式とがあるが、本発明
は、後者の、ピンを回路基板上の配線にはんだ接合する
方式に関するものである。
パッケージの一側面にピンがグリッド状に配列された
PGA型パッケージ等を回路基板に実装するに際し、回路
基板上に形成されている配線の接合個所に、あらかじ
め、はんだペーストを供給しておく方法と、はんだバン
プを形成しておく方法とがある。はんだバンプを形成し
ておく方法は、大きさを厳密に選別したはんだボールを
各接合部に供給してバンプを形成するので、接合部1個
所当りに供給されるはんだ量を正確にコントロールする
ことができる。これに対し、はんだペーストを使用する
方法は、はんだペーストの粘度、はんだペーストを回路
基板上の接合部に印刷する時の印刷条件等によって、接
合部1個所当りに供給されるはんだペーストの量が変動
しやすい。実装密度が高密度化するのにともない、接合
部がより微細化し、隣接する接合部相互間の間隔も狭く
なるので、はんだの供給量を可能な限り少なくしない
と、隣接する接合部相互間に短絡を生ずる可能性があ
る。したがって、はんだペースト法よりも、はんだ供給
量をコントロールし易いはんだバンプ法の方が有利とな
る場合が今後多くなるものと思われる。
はんだバンプ法を使用してPGA型のパッケージ等を回
路基板に搭載する場合には、位置合わせ精度の向上、接
合時の位置ずれ防止等のため、回路基板の印刷配線上に
形成されるはんだバンプの頂上部を平坦にしておくこと
が望まれる。平坦にする方法としては、回路基板の上に
平板を載せ、平板を介してはんだバンプを上から押圧す
る方法や、はんだバンプを加熱して軟化あるいは溶融さ
せた状態で、平板を使用して、小さな力をもってはんだ
バンプを上から押圧する方法等がある。本発明は、後者
の加熱する方法に関するものである。
〔発明が解決しようとする課題〕
従来、はんだバンプを加熱するのに、回路基板全体を
加熱装置に入れて加熱しており、このため、有機物より
なる回路基板では不所望に加熱されると云う欠点があっ
た。また、加熱装置と平坦化治具との2種類の装置を必
要とした。
本発明の目的は、この欠点を解消することにあり、は
んだバンプの加熱と押圧とを一つの治具を使用して行
い、しかも、回路基板上に形成されたはんだバンプのみ
を局部的に加熱して、その頂上部を平坦化し、回路基板
に与える熱的影響を少なくするように改良した、はんだ
バンプ成形用治具を提供することにある。
〔課題を解決するための手段〕
上記の目的は、回路基板上に形成されたはんだバンプ
の位置に対応して、透明基板(1)上に抵抗体層(21)
が形成され、この抵抗体層(21)を直列または並列に接
続して透明導電体第(31)が形成され、少なくとも前記
の抵抗体層(21)をカバーして二酸化シリコン膜等の絶
縁膜(4)が形成されている治具によって達成される。
なお、前記治具の前記の抵抗体層(21)は、前記の透
明基板(1)より突出して形成されると、すでに一部の
素子・部品が搭載されている場合等に使用するとき好都
合である。
〔作用〕
第7図参照 本発明に係るはんだバンプ成形用治具5においては、
回路基板6に形成されたはんだバンプ7に対応して透明
基板1上に抵抗体層21が形成されているので、この抵抗
体層21がはんだバンプ7上に載るようにはんだバンプ成
形用治具5を回路基板6上に載置して、透明導電体帯31
を介して抵抗体層21に通電すれば、抵抗体層21が発熱
し、この熱によってはんだバンプ7が軟化または溶融す
る。治具の自重により、または、必要により別に付加さ
れる荷重によって、はんだバンプ7は押圧され、はんだ
バンプ7の頂上部は平坦化する。抵抗体層21の表面に形
成されている二酸化シリコン膜4は、はんだとの濡れ性
が低いので、溶融したはんだは付着しない。抵抗体層21
以外の構成部品はすべて透明な材料からなっているの
で、はんだバンプ7と抵抗体層21との位置合わせは極め
て容易に可能である。
なお、抵抗体層21を透明基板1より突出して形成すれ
ば、一部の素子・部品がすでに搭載されている回路基板
6に形成されたはんだバンプ7の頂上部を平坦化する場
合、すでに搭載されている素子・部品を避けてはんだバ
ンプ成形用治具5をはんだバンプ7上に載置することが
できる。
〔実施例〕
以下、図面を参照しつゝ、本発明に係るはんだバンプ
成形用治具の二つの実施例について、その製造工程を説
明し、本発明の構成と特有の効果とをさらに明らかにす
る。
第1例(請求項に対応) 第2図参照 耐熱性、耐ショック性に優れた1〜2mm厚のパイレッ
クスガラスよりなる透明基板1上に、CVD法を使用して
窒化タンタル層2を1μm厚程度に形成する。
第3図参照 40℃程度に加熱したフッ酸と硝酸との混合液を使用し
て窒化タンタル層2をパターニングし、はんだバンプに
対応する領域に、直径約0.5mmの抵抗体層21を形成す
る。
第4図参照 全面にインジウム錫酸化物膜(ITO膜)3を数μm厚
に形成する。
第5図、第6図参照 第6図は、第5図の平面図である。
40℃程度に加熱した酸化第二鉄と塩酸との混合液を使
用してITO膜3をパターニングし、抵抗体層21上と透明
基板1上の接続配線形成領域を除く領域とから除去し
て、抵抗体層21を相互に接続する透明導電体帯31を形成
する。
第1a図参照 全面に二酸化シリコン膜を形成し、パターニングして
抵抗体層21の上に二酸化シリコン膜4を形成する。な
お、二酸化シリコン膜は、パターニングせず、全面に形
成したまゝにしていてもよい。
通電は、例えば第6図の透明導電帯31を介して、直列
に接続される抵抗体層21s・・・21t、あるいは、抵抗体
層21s・・・21e等の開始端及び終端部間に電圧を印加す
る。接続法としては、直列、並列いずれでも良い。
第7図再参照、第8図参照 第7図は、回路基板6上に形成された配線(図示せ
ず)上に形成されたはんだバンプ7の上に抵抗体層21が
載るように、はんだバンプ成形用治具5を回路基板6上
に載置した状態を示す。この状態で透明導電体帯31を介
して抵抗体層21に通電すると、抵抗体層21が発熱し、そ
の熱ではんだバンプ7が軟化または溶融し、はんだバン
プ成形用治具5の自重、または、別の荷重を付加するこ
とによって、はんだバンプ7の頂上部は押圧され、平坦
化する。透明導電体帯31への通電と止め、はんだバンプ
成形用治具5を取り外すと、第8図に示すように頂上部
が平坦化されたはんだバンプ7が形成される。なお、抵
抗体層21の表面に形成された二酸化シリコン膜4は、は
んだとの濡れ性が低いので、はんだバンプ7が軟化また
は溶融した時には、はんだが、はんだバンプ成形用治具
5に付着しにくい。
第9図、第10図参照 第9図に示すように、PGA型パッケージ8等のピン9
が、はんだバンプ7上に載るようにPGA型パッケージ8
を回路基板6上に載置し、通常のVPS(Vapor Phase S
oldering)法を使用してリフローすると、第10図に示す
ように、PGA型パッケージ8等のピン9が回路基板6の
はんだバンプ7の下に形成されている配線(図示せず)
と良好に接合される。
第2例(請求項2に対応) 第1b図参照 第1例においては1μm厚程度に形成されることゝさ
れていた窒化タンタル層2を、1mm厚程度の厚さに形成
する。それ以降の工程は第1例と同じ工程をもって形成
されたはんだバンプ成形用治具を第1b図に示す。抵抗体
層21が透明基板1から突出して形成されている。なお、
抵抗体層21に代えて熱圧着装置等に用いられる抵抗チッ
プを使用してもよい。
第11図参照 すでに素子・部品10が搭載されている回路基板6の一
部の素子・部品10を交換するような場合、交換される新
しい素子・部品10と接合されるはんだバンプ7の頂上部
を平坦化する必要があるが、抵抗体層21が透明基板1か
ら突出していると、図に示すように、交換されない素子
・部品10を跨いで、はんだバンプ成形用治具5を回路基
板6上に形成されているはんだバンプ7の上に載置する
ことができるので好都合である。
〔発明の効果〕
以上説明せるとおり、本発明に係るはんだバンプ成形
用治具においては、PGA型のパッケージ等が搭載される
回路基板に形成されたはんだバンプの位置に対応して、
透明基板上に抵抗体層が形成され、この抵抗体層を直列
または並列に接続するように透明導電体帯が形成され、
少なくとも抵抗体層をカバーして二酸化シリコン膜等の
絶縁膜が形成されている。
このはんだバンプ成形用治具を使用するには、このは
んだバンプ成形用治具の抵抗体層が回路基板に形成され
ているはんだバンプ上に載るように、はんだバンプ成形
用治具を回路基板上に載置し、透明導電体帯を介して抵
抗体層に通電する。すると、抵抗体層が加熱され、その
熱で抵抗体層の下にあるはんだバンプが軟化あるいは溶
融し、はんだバンプ成形用治具の自重、または、必要に
より別途付加される荷重によってはんだバンプが押圧さ
れ、その頂上部が平坦化して、このはんだバンプ成形用
治具の本来の目的は達成される。そして、一つの治具で
加熱と押圧とが同時にでき、また、上記の工程におい
て、はんだバンプのみが局部的に加熱され、回路基板全
体は加熱されないので、有機物等よりなる回路基板が不
所望に加熱されることがないので、本発明の目的も達成
される。
【図面の簡単な説明】
第1a図は、本発明の第1実施例に係るはんだバンプ成形
用治具の断面図である。 第1b図は、本発明の第2実施例に係るはんだバンプ成形
用治具の断面図である。 第2〜6図は、本発明の第1実施例に係るはんだバンプ
成形用治具の工程図である。 第7〜10図は、はんだバンプの頂上部を平坦化し、パッ
ケージ等のピンと接合する工程の説明図である。 第11図は、実装されている一部の素子・部品を交換する
時の、はんだバンプ頂上部平坦化の説明図である。 1……透明基板、2……窒化タンタル層、21……抵抗体
層、3……ITO膜、31……透明性導電体帯4……二酸化
シリコン膜等の絶縁膜、5……はんだバンプ成形用治
具、6……回路基板、7……はんだバンプ、8……パッ
ケージ、9……ピン、10……素子・部品。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】はんだバンプの位置に対応して、透明基板
    (1)上に抵抗体層(21)が形成され、 該抵抗体層(21)を直列または並列に接続して透明導電
    体帯(31)が形成され、 少なくとも前記抵抗体層(21)をカバーして絶縁膜
    (4)が形成されてなる ことを特徴とするはんだバンプ成形用治具。
  2. 【請求項2】前記抵抗体層(21)は、前記透明基板
    (1)より突出してなることを特徴とする請求項1記載
    のはんだバンプ成形用治具。
JP63198479A 1988-08-09 1988-08-09 はんだバンプ成形用治具 Expired - Lifetime JP2546706B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63198479A JP2546706B2 (ja) 1988-08-09 1988-08-09 はんだバンプ成形用治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63198479A JP2546706B2 (ja) 1988-08-09 1988-08-09 はんだバンプ成形用治具

Publications (2)

Publication Number Publication Date
JPH0246794A JPH0246794A (ja) 1990-02-16
JP2546706B2 true JP2546706B2 (ja) 1996-10-23

Family

ID=16391796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63198479A Expired - Lifetime JP2546706B2 (ja) 1988-08-09 1988-08-09 はんだバンプ成形用治具

Country Status (1)

Country Link
JP (1) JP2546706B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013007A (ja) 1996-03-29 1998-01-16 Ngk Spark Plug Co Ltd 半田バンプを有する配線基板及びその製造方法及び平坦化治具

Also Published As

Publication number Publication date
JPH0246794A (ja) 1990-02-16

Similar Documents

Publication Publication Date Title
JPH06103703B2 (ja) 半田付け方法
US5133495A (en) Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
JP4928945B2 (ja) バンプ−オン−リードフリップチップ相互接続
JP2002373967A (ja) 半導体装置およびその製造方法
KR100355323B1 (ko) 캐리어와 그를 포함하는 반도체 장치
JP2546706B2 (ja) はんだバンプ成形用治具
JPH118474A (ja) 多層基板の製造方法
JP2699726B2 (ja) 半導体装置の実装方法
JPH0661304A (ja) 半導体素子のボンディング方法
JP3054944B2 (ja) 表示装置の製造方法
JP3013682B2 (ja) 半田バンプならびにこれを用いた電子部品の接続構造および方法
JPH09326412A (ja) ハンダボールの取り付け方法
JP2633745B2 (ja) 半導体装置の実装体
JPH06151437A (ja) 半導体装置の電極構造とその形成方法ならびに実装体
JPH087636Y2 (ja) 電子部品付きフィルムコネクタ
JPH03222339A (ja) 半導体装置の接続方法
JPH05136201A (ja) 半導体装置用電極と実装体
JPH04356935A (ja) 半導体装置のバンプ電極形成方法
JPH02280349A (ja) バンプの形成方法およびバンプの接続方法
JP2000332060A (ja) 半導体装置およびその製造方法
JP2953111B2 (ja) 半導体装置の電極形成方法と実装方法
JPH0391990A (ja) 半導体装置のボンディング方法及びボンディング装置
JPH07254631A (ja) 電子回路装置およびその製造方法
JP3319127B2 (ja) 半導体装置及びその製造方法
JPH0744199B2 (ja) 半導体装置の実装体およびその実装方法