JPH0744199B2 - 半導体装置の実装体およびその実装方法 - Google Patents
半導体装置の実装体およびその実装方法Info
- Publication number
- JPH0744199B2 JPH0744199B2 JP1181133A JP18113389A JPH0744199B2 JP H0744199 B2 JPH0744199 B2 JP H0744199B2 JP 1181133 A JP1181133 A JP 1181133A JP 18113389 A JP18113389 A JP 18113389A JP H0744199 B2 JPH0744199 B2 JP H0744199B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- conductive adhesive
- mounting
- terminal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000000034 method Methods 0.000 title claims description 23
- 239000000853 adhesive Substances 0.000 claims description 20
- 230000001070 adhesive effect Effects 0.000 claims description 20
- 239000011231 conductive filler Substances 0.000 claims description 11
- 229910001252 Pd alloy Inorganic materials 0.000 claims description 9
- 239000000843 powder Substances 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置と回路基板上の端子電極部との電
気的接続に関するものであり、特に、導電性接着剤を用
いたフェースダウンボンディング法に係る半導体装置の
実装方法に関するものである。
気的接続に関するものであり、特に、導電性接着剤を用
いたフェースダウンボンディング法に係る半導体装置の
実装方法に関するものである。
従来の技術 従来、電子部品の接続端子と回路基板上の回路パターン
端子との接続には半田付けがよく利用されていたが、近
年、例えばICフラットパッケージ等の小型化と、接続端
子の増加により、接続端子間、いわゆるピッチ間隔が次
第に狭くなり、従来の半田付け技術で対処することが次
第に困難になって来た。
端子との接続には半田付けがよく利用されていたが、近
年、例えばICフラットパッケージ等の小型化と、接続端
子の増加により、接続端子間、いわゆるピッチ間隔が次
第に狭くなり、従来の半田付け技術で対処することが次
第に困難になって来た。
そこで、最近では裸の半導体装置を回路基板上の端子電
極部に直付けして実装面積の効率的使用を図ろうとする
方法が考案されてきた。
極部に直付けして実装面積の効率的使用を図ろうとする
方法が考案されてきた。
なかでも、半導体装置を回路基板上に接続するに際し、
半導体装置を下向きにして、あらかじめ半導体装置の電
極パッド上にCr,CuおよびAuの３層の金属蒸着膜部を形
成し、更にレジストをかけて半田メッキや蒸着によって
金属蒸着膜部上に形成し、余分なレジストと金属蒸着膜
を除去して形成した半田バンプ電極を高温に加熱して融
着する方法が、接続後の機械的強度が強く、接続が一括
にできることなどから有効な方法であるとされている。
（例えば、工業調査会、1980年１月15日発行、日本マイ
クロエレクトロニクス協会編、『IC化実装技術』） 以下図面を参照しながら、上述した従来の半田バンプに
よる半導体装置の実装方法の一例について説明する。
半導体装置を下向きにして、あらかじめ半導体装置の電
極パッド上にCr,CuおよびAuの３層の金属蒸着膜部を形
成し、更にレジストをかけて半田メッキや蒸着によって
金属蒸着膜部上に形成し、余分なレジストと金属蒸着膜
を除去して形成した半田バンプ電極を高温に加熱して融
着する方法が、接続後の機械的強度が強く、接続が一括
にできることなどから有効な方法であるとされている。
（例えば、工業調査会、1980年１月15日発行、日本マイ
クロエレクトロニクス協会編、『IC化実装技術』） 以下図面を参照しながら、上述した従来の半田バンプに
よる半導体装置の実装方法の一例について説明する。
第３図は従来の半田バンプによる半導体装置の実装方法
の概略説明図である。第３図において、７は半導体装置
であり、８は半田バンプ電極である。９は端子電極部で
あり、10は回路基板である。
の概略説明図である。第３図において、７は半導体装置
であり、８は半田バンプ電極である。９は端子電極部で
あり、10は回路基板である。
以上のように構成された半田バンプによる半導体装置の
実装方法について、以下その概略について説明する。
実装方法について、以下その概略について説明する。
まず、半導体装置７のAlからなる電極パッド部にあらか
じめ半田バンプ電極８をメッキ等により形成しておき、
この半導体装置７をフェースダウンで回路基板10の端子
電極部９に位置合せを行った後、200〜300℃の高温に加
熱して半田バンプ電極８を溶融し、回路基板10の端子電
極部９に融着させることによって半導体装置の実装を行
うものである。
じめ半田バンプ電極８をメッキ等により形成しておき、
この半導体装置７をフェースダウンで回路基板10の端子
電極部９に位置合せを行った後、200〜300℃の高温に加
熱して半田バンプ電極８を溶融し、回路基板10の端子電
極部９に融着させることによって半導体装置の実装を行
うものである。
発明が解決しようとする課題 しかしながら上記のような半田バンプ電極による半導体
装置の実装方法においては、 （１） 半田を溶融する際に高温に加熱する必要があ
り、熱応力の影響を受け易い。
装置の実装方法においては、 （１） 半田を溶融する際に高温に加熱する必要があ
り、熱応力の影響を受け易い。
（２） 半田による接続のために回路基板側の端子電極
部が半田接続可能なものである必要があり、凡用性に欠
ける。
部が半田接続可能なものである必要があり、凡用性に欠
ける。
（３） 半田バンプ電極を形成する半田が加熱溶融する
際に拡がり、隣接とショートが発生する危険がある。
際に拡がり、隣接とショートが発生する危険がある。
（４） 熱膨張係数の異なるSiと回路基板とを硬度の高
い半田のみで接続しているため、熱応力に対して非常に
脆い。
い半田のみで接続しているため、熱応力に対して非常に
脆い。
などといった課題を有していた。
本発明は上記の課題に鑑みてなされたものであり、その
目的とする所は、半導体装置と回路基板とを経時変化の
ない信頼性の良い電気的な接続を行うことのできる半導
体装置の実装方法を提供するものである。
目的とする所は、半導体装置と回路基板とを経時変化の
ない信頼性の良い電気的な接続を行うことのできる半導
体装置の実装方法を提供するものである。
課題を解決するための手段 本発明は上記の課題を解決するため、半導体装置の回路
基板上の端子電極部への実装構造において、半導体装置
の電極パッド部上にバンプ電極を備え、該バンプ電極を
導電フィラーとして２種類以上の金属の合金からなるも
のを含む導電性接着剤を介して回路基板上の端子電極部
に電気的に接続することを特徴として、信頼性の高い半
導体装置の電気的接続を実現しようとするものである。
基板上の端子電極部への実装構造において、半導体装置
の電極パッド部上にバンプ電極を備え、該バンプ電極を
導電フィラーとして２種類以上の金属の合金からなるも
のを含む導電性接着剤を介して回路基板上の端子電極部
に電気的に接続することを特徴として、信頼性の高い半
導体装置の電気的接続を実現しようとするものである。
作用 本発明は上記した方法によって、半導体装置の電極パッ
ド部にあらかじめ形成したバンプ電極を導電フィラーと
して合金からなる導電性接着剤を介して回路基板上の端
子電極に接続することにより、応力に対して安定で、か
つ、経時変化がなく信頼性の高い半導体装置の電気的な
接続が実現できる。
ド部にあらかじめ形成したバンプ電極を導電フィラーと
して合金からなる導電性接着剤を介して回路基板上の端
子電極に接続することにより、応力に対して安定で、か
つ、経時変化がなく信頼性の高い半導体装置の電気的な
接続が実現できる。
実施例 以下、本発明の一実施例の半導体装置の実装方法につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
第１図は本発明の一実施例における半導体装置の実装方
法による接続部の拡大図であり、第２図は、本発明の一
実施例における半導体装置の実装方法の概略説明図であ
る。
法による接続部の拡大図であり、第２図は、本発明の一
実施例における半導体装置の実装方法の概略説明図であ
る。
第１図および第２図において、１は半導体装置であり、
２は電極パッド部である。３はAuからなるバンプ電極で
あり、４はAg−Pd合金の微粉を導電フィラーとする導電
性接着剤である。５は端子電極部であり、６は回路基板
である。
２は電極パッド部である。３はAuからなるバンプ電極で
あり、４はAg−Pd合金の微粉を導電フィラーとする導電
性接着剤である。５は端子電極部であり、６は回路基板
である。
以上のように構成された半導体装置の実装方法につい
て、以下図面を用いて説明する。
て、以下図面を用いて説明する。
まず、半導体装置１の電極パッド部２上にあらかじめメ
ッキ等によりバンプ電極３を形成しておき、このバンプ
電極３に転写や印刷によってAg−Pd合金の微粉を導電フ
ィラーとする導電性接着剤４を形成する。
ッキ等によりバンプ電極３を形成しておき、このバンプ
電極３に転写や印刷によってAg−Pd合金の微粉を導電フ
ィラーとする導電性接着剤４を形成する。
その後、この半導体装置１をフェースダウンで回路基板
６の端子電極部５に位置合せを行い、回路基板６上に半
導体装置１をマウントした後、加熱により導電性接着剤
４を硬化させることによって、第１図および第２図に示
す様に、半導体装置１がバンプ電極３およびAg−pd合金
の微粉を導電フィラーとする導電性接着剤４を介して回
路基板６の端子電極５に電気的に接続される。
６の端子電極部５に位置合せを行い、回路基板６上に半
導体装置１をマウントした後、加熱により導電性接着剤
４を硬化させることによって、第１図および第２図に示
す様に、半導体装置１がバンプ電極３およびAg−pd合金
の微粉を導電フィラーとする導電性接着剤４を介して回
路基板６の端子電極５に電気的に接続される。
このとき、半導体装置１の回路基板６への接続に導電性
接着剤４を用いているため、半導体素子１を構成するSi
基板と回路基板６を構成するたとえばアルミナ基板やガ
ラス基板との熱膨張係数の差から起因する熱応力を緩和
することができ、接続部の安定性が向上できる。
接着剤４を用いているため、半導体素子１を構成するSi
基板と回路基板６を構成するたとえばアルミナ基板やガ
ラス基板との熱膨張係数の差から起因する熱応力を緩和
することができ、接続部の安定性が向上できる。
また、導電性接着剤４の硬化のための加熱は、従来例の
半田バンプによる接続に比べて低温で行えるため、熱硬
化時の熱応力による影響を軽減することができ、極めて
安定な接続が得られる。
半田バンプによる接続に比べて低温で行えるため、熱硬
化時の熱応力による影響を軽減することができ、極めて
安定な接続が得られる。
さらに、バンプ電極３と回路基板６の端子電極部５の電
気的接続は導電性接着剤４による接着によって行うた
め、回路基板６の端子電極部５の材質は配線材料であれ
ばいかなるものでもよい。
気的接続は導電性接着剤４による接着によって行うた
め、回路基板６の端子電極部５の材質は配線材料であれ
ばいかなるものでもよい。
しかも、導電性接着剤４の導電フィラーとしてAg−Pd合
金の微粉を用いるため、熱的にも安定であり、経時変化
もなく、従来のAgフィラーに見られるような酸化，硫化
やヨウ化等による劣化がない。
金の微粉を用いるため、熱的にも安定であり、経時変化
もなく、従来のAgフィラーに見られるような酸化，硫化
やヨウ化等による劣化がない。
また、微小間隔に電界を加える所にAgフィラーからなる
導電性接着剤を用いた場合には、高温高湿下においてマ
イグレーション（Agの移行）が発生して信頼性が低下す
るが、本発明においては、Ag−Pd合金を導電フィラーと
して用いるためイオン化することもなく安定である。
導電性接着剤を用いた場合には、高温高湿下においてマ
イグレーション（Agの移行）が発生して信頼性が低下す
るが、本発明においては、Ag−Pd合金を導電フィラーと
して用いるためイオン化することもなく安定である。
以上のようにして、半導体装置１と回路基板６を極めて
安定で信頼性よく、かつ、高密度に実装することが可能
となる。
安定で信頼性よく、かつ、高密度に実装することが可能
となる。
なお、実施例においてバンプ電極３をAuよりなるものと
したが、その材質はAuに限られるものでなく、たとえ
ば、Cuなどの他の金属によって形成してもよい。
したが、その材質はAuに限られるものでなく、たとえ
ば、Cuなどの他の金属によって形成してもよい。
また、バンプ電極３の形成は、従来のメッキによる形成
方法によるものに限られたものでなく、いかなる方法に
よる形成を行ったものでもよい。
方法によるものに限られたものでなく、いかなる方法に
よる形成を行ったものでもよい。
また、本実施例において導電性接着剤４をバンプ電極３
上に形成するとしたが、導電性接着剤４を回路基板６上
の端子電極部５側に印刷や転写法などを用いて形成して
もよい。
上に形成するとしたが、導電性接着剤４を回路基板６上
の端子電極部５側に印刷や転写法などを用いて形成して
もよい。
発明の効果 以上に説明したように、本発明の半導体装置の実装方法
によれば、導電フィラーとしてAg−Pd合金の微粉を用い
た導電性接着剤によって半導体装置の電極パッド部上に
形成したバンプ電極と回路基板上の端子電極とを接着に
よって電気的な接続を行うため、経時変化のない、か
つ、応力に対して極めて安定な接続ができ、微細ピッチ
での接続においても信頼性の高い接続が実現できるた
め、極めて実用上価値の高いものである。
によれば、導電フィラーとしてAg−Pd合金の微粉を用い
た導電性接着剤によって半導体装置の電極パッド部上に
形成したバンプ電極と回路基板上の端子電極とを接着に
よって電気的な接続を行うため、経時変化のない、か
つ、応力に対して極めて安定な接続ができ、微細ピッチ
での接続においても信頼性の高い接続が実現できるた
め、極めて実用上価値の高いものである。
第１図は本発明の一実施例における半導体装置の実装方
法による接続部の拡大図、第２図は、本発明の一実施例
における半導体装置の実装方法の概略説明図、第３図は
従来の半田バンプによる半導体装置の実装方法の概略説
明図である。 1,7……半導体装置、２……電極パッド部、３……バン
プ電極、４……Ag−Pd合金を導電フィラーとする導電性
接着剤、5,9……端子電極部、6,10……回路基板、８…
…半田バンプ電極。
法による接続部の拡大図、第２図は、本発明の一実施例
における半導体装置の実装方法の概略説明図、第３図は
従来の半田バンプによる半導体装置の実装方法の概略説
明図である。 1,7……半導体装置、２……電極パッド部、３……バン
プ電極、４……Ag−Pd合金を導電フィラーとする導電性
接着剤、5,9……端子電極部、6,10……回路基板、８…
…半田バンプ電極。
フロントページの続き (56)参考文献 特開 昭49−46673（ＪＰ，Ａ) 実願昭60−180159号（実開昭62−89177 号）の願書に添付した明細書及び図面の内 容を撮影したマイクロフィルム（ＪＰ, Ｕ)
Claims (2)
- 【請求項１】半導体装置を回路基板上の端子電極部へ実
装した構成であって、前記半導体装置の電極パッド部上
にバンプ電極を備え、前記バンプ電極が導電フィラーと
してAg−Pd合金の微粉からなるものを含む導電性接着剤
を介して前記回路基板上の前記端子電極部に電気的に接
続されることを特徴とする半導体装置の実装体。 - 【請求項２】半導体装置を回路基板上の端子電極部へ実
装する方法であって、前記半導体装置の電極パッド部上
にバンプ電極を備える工程と、前記バンプ電極を電導フ
ィラーとしてAg−Pd合金の微粉からなるものを含む導電
性接着剤を介して前記回路基板上の前記端子電極部に電
気的に接続する工程とからなることを特徴とする半導体
装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181133A JPH0744199B2 (ja) | 1989-07-12 | 1989-07-12 | 半導体装置の実装体およびその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181133A JPH0744199B2 (ja) | 1989-07-12 | 1989-07-12 | 半導体装置の実装体およびその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0344945A JPH0344945A (ja) | 1991-02-26 |
| JPH0744199B2 true JPH0744199B2 (ja) | 1995-05-15 |
Family
ID=16095456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1181133A Expired - Lifetime JPH0744199B2 (ja) | 1989-07-12 | 1989-07-12 | 半導体装置の実装体およびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744199B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002172A (en) * | 1997-03-12 | 1999-12-14 | International Business Machines Corporation | Substrate structure and method for improving attachment reliability of semiconductor chips and modules |
| JP3581086B2 (ja) * | 2000-09-07 | 2004-10-27 | 松下電器産業株式会社 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4946673A (ja) * | 1972-09-07 | 1974-05-04 | ||
| JPS6289177U (ja) * | 1985-11-22 | 1987-06-08 |
-
1989
- 1989-07-12 JP JP1181133A patent/JPH0744199B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0344945A (ja) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409957B2 (ja) | 半導体ユニット及びその形成方法 | |
| JPH0810716B2 (ja) | 電子パッケージ | |
| JP2930186B2 (ja) | 半導体装置の実装方法および半導体装置の実装体 | |
| JP3597913B2 (ja) | 半導体装置とその実装方法 | |
| KR100715410B1 (ko) | 혼성 집적 회로 | |
| JPH0666355B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JP2574369B2 (ja) | 半導体チップの実装体およびその実装方法 | |
| JPH0744199B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH04171970A (ja) | 半導体装置 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPH06103701B2 (ja) | 半導体装置の実装体 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH01226162A (ja) | 半導体チップの接続方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JP3405136B2 (ja) | 電子部品および電子部品の製造方法ならびに電子部品の実装構造 | |
| JPH06151437A (ja) | 半導体装置の電極構造とその形成方法ならびに実装体 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| KR0182423B1 (ko) | 플립 칩 아이씨의 범프 본딩 방법 | |
| JPH11224886A (ja) | 半導体素子の実装構造 | |
| JP3692215B2 (ja) | 配線基板の実装構造 | |
| JPH09102517A (ja) | 半導体装置 |