JPH087636Y2 - 電子部品付きフィルムコネクタ - Google Patents
電子部品付きフィルムコネクタInfo
- Publication number
- JPH087636Y2 JPH087636Y2 JP1990032517U JP3251790U JPH087636Y2 JP H087636 Y2 JPH087636 Y2 JP H087636Y2 JP 1990032517 U JP1990032517 U JP 1990032517U JP 3251790 U JP3251790 U JP 3251790U JP H087636 Y2 JPH087636 Y2 JP H087636Y2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- outer lead
- lead portion
- liquid crystal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Multi-Conductor Connections (AREA)
Description
【考案の詳細な説明】 〔考案の技術分野〕 本考案は、所謂TAB（Tape Automated Bonding）構造
のフィルムコネクタに関するものである。
のフィルムコネクタに関するものである。
第６図は、従来のTAB構造フィルムコネクタを用いた
液晶シャッタ装置の実装構造を示す模式的断面図であ
る。ベースフィルム61上にパターン形成した配線62の両
端に、インナリード部ILとアウタリード部OLを夫々形成
してある。インナリード部ILは、本例のフィルムコネク
タに搭載するLSI（大規模集積回路）チップ63に接続す
るリード部であり、通常、半田メッキ処理を施して半田
層Ｓを被着してある。この場合のメッキ処理には、LSI
チップ等の電子部品との接続に好適な８−２半田を用い
る。８−２半田は、錫（Sn）と鉛（Pb）の濃度比率が8:
2で溶融温度が205℃前後の二元合金である。この８−２
半田でメッキしたインナリード部ILを、同じく８−２半
田の半田バンプ64を介してLSIチップ63の端子部に接続
することにより、信頼性の高い電気的接続を確保でき
る。
液晶シャッタ装置の実装構造を示す模式的断面図であ
る。ベースフィルム61上にパターン形成した配線62の両
端に、インナリード部ILとアウタリード部OLを夫々形成
してある。インナリード部ILは、本例のフィルムコネク
タに搭載するLSI（大規模集積回路）チップ63に接続す
るリード部であり、通常、半田メッキ処理を施して半田
層Ｓを被着してある。この場合のメッキ処理には、LSI
チップ等の電子部品との接続に好適な８−２半田を用い
る。８−２半田は、錫（Sn）と鉛（Pb）の濃度比率が8:
2で溶融温度が205℃前後の二元合金である。この８−２
半田でメッキしたインナリード部ILを、同じく８−２半
田の半田バンプ64を介してLSIチップ63の端子部に接続
することにより、信頼性の高い電気的接続を確保でき
る。
一方、アウタリード部OLは外部電気回路に接続するリ
ード部であり、これにも通常はインナリード部ILと同様
に８−２半田をメッキし、半田層Ｓを被着してある。然
るに、アウタリード部OLを接続する外部電気回路の基板
によっては、８−２半田によるメッキ処理が不適切な場
合がある。本例の液晶シャッタ装置では信号電極パター
ン65を透明ガラス基板66上に形成してある。この信号電
極65に上述したTAB構造のフィルムコネクタで駆動制御
回路67を接続する場合、８−２半田でメッキしたアウタ
リード部OLをガラス基板66上の信号電極65と半田接続す
る。この際、205℃前後の高温下で加熱圧着する為、そ
の熱ストレスでガラス基板が割れることがある。この場
合、徐々に加熱して熱ストレスを和らげることによりガ
ラス基板66の割れを或る程度回避できるが、製造工数が
増加してコストアップを招く。
ード部であり、これにも通常はインナリード部ILと同様
に８−２半田をメッキし、半田層Ｓを被着してある。然
るに、アウタリード部OLを接続する外部電気回路の基板
によっては、８−２半田によるメッキ処理が不適切な場
合がある。本例の液晶シャッタ装置では信号電極パター
ン65を透明ガラス基板66上に形成してある。この信号電
極65に上述したTAB構造のフィルムコネクタで駆動制御
回路67を接続する場合、８−２半田でメッキしたアウタ
リード部OLをガラス基板66上の信号電極65と半田接続す
る。この際、205℃前後の高温下で加熱圧着する為、そ
の熱ストレスでガラス基板が割れることがある。この場
合、徐々に加熱して熱ストレスを和らげることによりガ
ラス基板66の割れを或る程度回避できるが、製造工数が
増加してコストアップを招く。
本考案は、上記従来技術の問題点に鑑みなされたもの
であって、電気回路基板をその種類に拘わらず常に確実
且つ迅速に電気接続できるTAB構造のフィルムコネクタ
を提供することを目的とする。
であって、電気回路基板をその種類に拘わらず常に確実
且つ迅速に電気接続できるTAB構造のフィルムコネクタ
を提供することを目的とする。
本考案は、上記目的を達成する為、絶縁フィルム上に
配線回路をパターン形成し、前記配線回路の両端に夫々
半田メッキ処理を施してインナリード部とアウタリード
部を形成し、電子部品を前記インナリード部に半田接続
して成るフィルムコネクタにおいて、少なくとも一部の
前記アウタリード部に前記インナリード部にメッキした
半田より溶融温度の低い半田をメッキ処理したことを要
点とするものである。
配線回路をパターン形成し、前記配線回路の両端に夫々
半田メッキ処理を施してインナリード部とアウタリード
部を形成し、電子部品を前記インナリード部に半田接続
して成るフィルムコネクタにおいて、少なくとも一部の
前記アウタリード部に前記インナリード部にメッキした
半田より溶融温度の低い半田をメッキ処理したことを要
点とするものである。
以下、本考案の実施例について、第１図乃至第５図に
基づき詳細に説明する。
基づき詳細に説明する。
第１図は本考案の一実施例としての液晶シャッタ装置
のTAB実装構造を示す模式的断面図で、第２図はそのＱ
部詳細断面図、第３図はTAB実装した液晶シャッタ装置
を示す斜視図である。
のTAB実装構造を示す模式的断面図で、第２図はそのＱ
部詳細断面図、第３図はTAB実装した液晶シャッタ装置
を示す斜視図である。
第１図で、一対の幅が異なる透明ガラス基板1a,1b
（第３図参照）を所定の間隔を保って対向配置し、その
対向空間を封止部材２で取り囲んで封止空間Ｖを形成し
てある。この封止空間Ｖ内には、液晶剤３を封入してあ
る。本例の液晶剤３は、二色性染料（ゲスト）を液晶物
質（ホスト）に添加して成り、色素の光の吸収異方性を
利用して光シャッタ効果能を得るゲスト・ホスト効果型
液晶剤である。
（第３図参照）を所定の間隔を保って対向配置し、その
対向空間を封止部材２で取り囲んで封止空間Ｖを形成し
てある。この封止空間Ｖ内には、液晶剤３を封入してあ
る。本例の液晶剤３は、二色性染料（ゲスト）を液晶物
質（ホスト）に添加して成り、色素の光の吸収異方性を
利用して光シャッタ効果能を得るゲスト・ホスト効果型
液晶剤である。
幅広（図中下側）の透明ガラス基板1bの内面（対向
面）には、多数の信号電極４を基板幅方向に沿って被着
形成してある。これら信号電極４は、透明ガラス基板1b
の両側部から封止空間Ｖ内の幅中央に向けて平行に延在
敷設してあり、透明ガラス基板1bの幅中央部では、両側
から延出した各信号電極4,4が基板長手方向に交互に並
んだ状態となっている。一方、幅狭（図中上側）の透明
ガラス基板1aの内面には、本例では２本の共通電極5,5
を基板長手方向に沿って平行に延在敷設してある。これ
ら信号電極４と共通電極５が交差対向する領域が、微小
シャッタMSとなる。これら微小シャッタMSは、第３図に
示す様に、基板長手方向に沿って並び、液晶シャッタ部
LSを構成する。
面）には、多数の信号電極４を基板幅方向に沿って被着
形成してある。これら信号電極４は、透明ガラス基板1b
の両側部から封止空間Ｖ内の幅中央に向けて平行に延在
敷設してあり、透明ガラス基板1bの幅中央部では、両側
から延出した各信号電極4,4が基板長手方向に交互に並
んだ状態となっている。一方、幅狭（図中上側）の透明
ガラス基板1aの内面には、本例では２本の共通電極5,5
を基板長手方向に沿って平行に延在敷設してある。これ
ら信号電極４と共通電極５が交差対向する領域が、微小
シャッタMSとなる。これら微小シャッタMSは、第３図に
示す様に、基板長手方向に沿って並び、液晶シャッタ部
LSを構成する。
以上の様に構成した液晶シャッタパネルPLに対し、中
継制御回路基板６をTAB方式のフィルムコネクタ７を介
して接続してある。本例では、第３図に示す様に、中継
制御回路基板６を液晶シャッタパネルPLの両側に配置
し、これら中継制御回路基板6,6と液晶シャッタパネルP
Lを多数のTABフィルムコネクタ７により接続してある。
中継制御回路基板６は、図外から入力される印字情報信
号を中継制御し、TABフィルムコネクタ７に搭載してあ
る液晶シャッタ駆動用のLSIチップ８へ出力する。LSIチ
ップ８は、中継制御回路基板６側から入力されたシリア
ルデータをパラレルの駆動波形に変換して液晶シャッタ
パネルPL側へ出力する。
継制御回路基板６をTAB方式のフィルムコネクタ７を介
して接続してある。本例では、第３図に示す様に、中継
制御回路基板６を液晶シャッタパネルPLの両側に配置
し、これら中継制御回路基板6,6と液晶シャッタパネルP
Lを多数のTABフィルムコネクタ７により接続してある。
中継制御回路基板６は、図外から入力される印字情報信
号を中継制御し、TABフィルムコネクタ７に搭載してあ
る液晶シャッタ駆動用のLSIチップ８へ出力する。LSIチ
ップ８は、中継制御回路基板６側から入力されたシリア
ルデータをパラレルの駆動波形に変換して液晶シャッタ
パネルPL側へ出力する。
第４図はTABフィルムを示す平面図で、このTABフィル
ムから上述のフィルムコネクタ７を切り出す。ポリイミ
ド等の可撓性樹脂フィルムから成るベースフィルム7aの
両側部に沿って搬送用のパーフォレーション孔7bを穿設
し、それらの内側には、細長長方形のリード孔7c,7dを
夫々穿設してある。そして、ベースフィルム7aの幅中央
には、略正方形をなす駆動用LSIチップ８の搭載孔7eを
穿設してある。そして、この搭載孔7eから両側部のリー
ド孔7c,7dに向けて電気配線パターンCpを敷設形成して
ある。電気配線パターンCpでは、各配線の内側端部を搭
載孔7eに延出させ、インナリード部ILを形成してある。
インナリード部ILには、第２図に示す様に、８−２半田
層S1をメッキしてある。このインナリード部ILを、LSI
チップ８の入力端子部に半田バンプ９を介して半田接続
してある。
ムから上述のフィルムコネクタ７を切り出す。ポリイミ
ド等の可撓性樹脂フィルムから成るベースフィルム7aの
両側部に沿って搬送用のパーフォレーション孔7bを穿設
し、それらの内側には、細長長方形のリード孔7c,7dを
夫々穿設してある。そして、ベースフィルム7aの幅中央
には、略正方形をなす駆動用LSIチップ８の搭載孔7eを
穿設してある。そして、この搭載孔7eから両側部のリー
ド孔7c,7dに向けて電気配線パターンCpを敷設形成して
ある。電気配線パターンCpでは、各配線の内側端部を搭
載孔7eに延出させ、インナリード部ILを形成してある。
インナリード部ILには、第２図に示す様に、８−２半田
層S1をメッキしてある。このインナリード部ILを、LSI
チップ８の入力端子部に半田バンプ９を介して半田接続
してある。
一方、第４図で、電気配線パターンCpの外側端部を各
リード孔7c,7dを跨いで延在させ、アウタリード部OLを
夫々形成してある。このアウタリード部OLの内の液晶シ
ャッタパネルPLに接続するアウタリード部OL1、即ち、
出力側のリード孔7cを跨ぐアウタリード部OL1には、第
２図に示す様に、２層の半田層S1,S2を重ねてメッキし
てある。この場合、下層（図中上側）の半田層S1には８
−２半田を用い、上層の半田層S2には６−４半田（Sn:P
b＝6:4）を用いてある。
リード孔7c,7dを跨いで延在させ、アウタリード部OLを
夫々形成してある。このアウタリード部OLの内の液晶シ
ャッタパネルPLに接続するアウタリード部OL1、即ち、
出力側のリード孔7cを跨ぐアウタリード部OL1には、第
２図に示す様に、２層の半田層S1,S2を重ねてメッキし
てある。この場合、下層（図中上側）の半田層S1には８
−２半田を用い、上層の半田層S2には６−４半田（Sn:P
b＝6:4）を用いてある。
第１図で、他方のリード孔7dを跨ぐ入力側アウタリー
ド部OL2には、インナリード部ILと同様に８−２半田層
（不図示）のみをメッキしてある。又、LSIチップ８の
上面（ボンディング面）全体には、樹脂モールドの封止
剤10を被着してある。
ド部OL2には、インナリード部ILと同様に８−２半田層
（不図示）のみをメッキしてある。又、LSIチップ８の
上面（ボンディング面）全体には、樹脂モールドの封止
剤10を被着してある。
ここで、上述の様に構成したTAB実装用フィルムコネ
クタ７の製造方法について、第４図に基づき説明する。
クタ７の製造方法について、第４図に基づき説明する。
先ず、ベースフィルム7aにパーフォレーション孔7b、
出力側と入力側の各リード孔7c,7d及びLSIチップの搭載
孔7eを夫々穿設する。次いで、ベースフィルム7a上に銅
箔を積層する。この後、エッチングにより配線パターン
Cpを形成する。配線パターンCpの形成を終えたら、イン
ナリード部ILと各アウタリード部OL1,OL2に８−２半田
をメッキする。次に、インナリード部ILと入力側アウタ
リード部OL2にメッキレジスト剤をコーティングする。
次いで、出力側アウタリード部OL1に６−４半田をメッ
キする。次に、コーティングしたメッキレジスト剤を剥
離除去する。この後、一点鎖線のＡ−Ａ′及びＢ−Ｂ′
に沿って切断すれば、TAB構造のフィルムコネクタ７が
得られる。
出力側と入力側の各リード孔7c,7d及びLSIチップの搭載
孔7eを夫々穿設する。次いで、ベースフィルム7a上に銅
箔を積層する。この後、エッチングにより配線パターン
Cpを形成する。配線パターンCpの形成を終えたら、イン
ナリード部ILと各アウタリード部OL1,OL2に８−２半田
をメッキする。次に、インナリード部ILと入力側アウタ
リード部OL2にメッキレジスト剤をコーティングする。
次いで、出力側アウタリード部OL1に６−４半田をメッ
キする。次に、コーティングしたメッキレジスト剤を剥
離除去する。この後、一点鎖線のＡ−Ａ′及びＢ−Ｂ′
に沿って切断すれば、TAB構造のフィルムコネクタ７が
得られる。
第２図で、上述のフィルムコネクタ７における２層メ
ッキした出力側アウタリード部OL1を、前述した液晶シ
ャッタパネルPLの信号電極４に半田接続してある。この
場合、第５図の状態図に示す様に、重ねメッキした６−
４半田層S2の融点は約183℃で、これは錫−鉛合金で最
も融点が低い共晶点に近く、８−２半田の融点である20
5℃より20℃程度低い。従って、半田接続工程では、出
力側アウタリード部OL1を183℃前後に加熱して信号電極
４に圧着するだけで、確実に半田接続することができ
る。その結果、信号電極４を被着したガラス基板1bに加
わる熱ストレスが加熱温度が低い分だけ緩和され、ガラ
ス基板1bの割れを確実に防止できる。又、６−４半田の
融点（183℃）まで迅速に昇温できるから、半田接続に
要する時間が短縮され、製造工数を低減できる。更に、
出力側アウタリード部OL1の厚さが、２層の半田層S1,S2
を重ねメッキすることにより厚くなる。その結果、半田
バンプ等を介在させなくても、出力側アウタリード部O
L1を信号電極４に確実に半田接続できる。
ッキした出力側アウタリード部OL1を、前述した液晶シ
ャッタパネルPLの信号電極４に半田接続してある。この
場合、第５図の状態図に示す様に、重ねメッキした６−
４半田層S2の融点は約183℃で、これは錫−鉛合金で最
も融点が低い共晶点に近く、８−２半田の融点である20
5℃より20℃程度低い。従って、半田接続工程では、出
力側アウタリード部OL1を183℃前後に加熱して信号電極
４に圧着するだけで、確実に半田接続することができ
る。その結果、信号電極４を被着したガラス基板1bに加
わる熱ストレスが加熱温度が低い分だけ緩和され、ガラ
ス基板1bの割れを確実に防止できる。又、６−４半田の
融点（183℃）まで迅速に昇温できるから、半田接続に
要する時間が短縮され、製造工数を低減できる。更に、
出力側アウタリード部OL1の厚さが、２層の半田層S1,S2
を重ねメッキすることにより厚くなる。その結果、半田
バンプ等を介在させなくても、出力側アウタリード部O
L1を信号電極４に確実に半田接続できる。
第１図で、他方のリード孔7dを跨ぐ入力側アウタリー
ド部OL2は、中継制御回路基板６の出力端子部へ半田接
続してある。この場合、８−２半田の融点である205℃
まで加熱するが、中継制御回路基板６には耐熱性に優れ
た樹脂基板を使用しているから割れる虞はなく、強固に
半田接続できる。
ド部OL2は、中継制御回路基板６の出力端子部へ半田接
続してある。この場合、８−２半田の融点である205℃
まで加熱するが、中継制御回路基板６には耐熱性に優れ
た樹脂基板を使用しているから割れる虞はなく、強固に
半田接続できる。
ところで、上記実施例において、アウタリード部OL1,
OL2とインナリード部ILの双方、即ち、リード部全体を
６−４半田のみでメッキする構成とすれば、製造工程が
簡略化されて、原価低減を促進することが可能となる。
然るに、この構成は、次に述べる様な不都合が生じる。
OL2とインナリード部ILの双方、即ち、リード部全体を
６−４半田のみでメッキする構成とすれば、製造工程が
簡略化されて、原価低減を促進することが可能となる。
然るに、この構成は、次に述べる様な不都合が生じる。
その一は、半田バンプ９が通常は８−２半田から成る
為、インナリード部ILと組成が異なることにより接続性
が悪化する。又、アウタリード部OL1,OL2を加熱圧着し
た際に、その余熱がインナリード部ILに伝わり、LSIチ
ップ８との半田接続（６−４半田による）を溶かしてし
まい、インナリード部ILの接続の信頼性が低下する等の
不都合も発生する。
為、インナリード部ILと組成が異なることにより接続性
が悪化する。又、アウタリード部OL1,OL2を加熱圧着し
た際に、その余熱がインナリード部ILに伝わり、LSIチ
ップ８との半田接続（６−４半田による）を溶かしてし
まい、インナリード部ILの接続の信頼性が低下する等の
不都合も発生する。
尚、本考案は、上記の特定の実施例等に限定されるべ
きものでなく、本考案の技術的範囲において種々の変形
が可能であることは勿論である。
きものでなく、本考案の技術的範囲において種々の変形
が可能であることは勿論である。
例えば、上記実施例においては入力側アウタリード部
OL2には、８−２半田のみをメッキしたが、これに限ら
ず、出力側アウタリード部OL1と同様に８−２半田と６
−４半田を重ねてメッキしてもよい。この場合、入力側
アウタリード部OL2を半田接続する際、８−２半田の融
点（205℃）まで加熱すれば、６−４半田だけでなく、
下層の８−２半田も溶融してより強固に半田接続するこ
とができる。
OL2には、８−２半田のみをメッキしたが、これに限ら
ず、出力側アウタリード部OL1と同様に８−２半田と６
−４半田を重ねてメッキしてもよい。この場合、入力側
アウタリード部OL2を半田接続する際、８−２半田の融
点（205℃）まで加熱すれば、６−４半田だけでなく、
下層の８−２半田も溶融してより強固に半田接続するこ
とができる。
又、双方のアウタリード部OLL1,OL2に６−４半田だけ
をメッキする構成としてもよい。この場合の製造工程で
は、配線回路をパターン形成した後、アウタリード部に
メッキレジスト剤をコーティングする。そして、インナ
リード部に８−２半田をメッキした後、アウタリード部
にコーティングしたメッキレジスト剤を剥離除去し、６
−４半田をメッキすればよい。
をメッキする構成としてもよい。この場合の製造工程で
は、配線回路をパターン形成した後、アウタリード部に
メッキレジスト剤をコーティングする。そして、インナ
リード部に８−２半田をメッキした後、アウタリード部
にコーティングしたメッキレジスト剤を剥離除去し、６
−４半田をメッキすればよい。
更に、アウタリード部にメッキする半田は６−４半田
に限らず、融点がインナリード部にメッキした半田より
低く、且つ接続対象の電気回路基板の材質に最適な半田
を選択すればよい。
に限らず、融点がインナリード部にメッキした半田より
低く、且つ接続対象の電気回路基板の材質に最適な半田
を選択すればよい。
又更に、本考案のフィルムコネクタは、液晶シャッタ
パネルの共通電極と外部制御回路基板との接続や、液晶
シャッタ装置以外の種々の機器の電気接続に広く適用可
能である。
パネルの共通電極と外部制御回路基板との接続や、液晶
シャッタ装置以外の種々の機器の電気接続に広く適用可
能である。
以上、詳細に説明した様に、本考案によれば、TAB構
造のフィルムコネクタのアウタリード部にインナリード
部にメッキした半田より融点の低い半田をメッキするこ
とにより、アウタリード部の半田接続における加熱温度
をインナリード部より低く設定することができる。これ
により、接続対象の電気回路基板の材質に適する様に加
熱温度を設定し、種々の電気回路基板を割れ等の熱スト
レスによる弊害を回避して確実に半田接続することが可
能となる。従って、本考案を液晶シャッタ装置の実装に
適用すれば、ガラス基板上に形成した駆動電極とアウタ
リード部を半田接続する際にガラス基板に加わる熱スト
レスを緩和し、ガラス基板の割れを確実に防止すること
ができる。又、アウタリード部の半田接続において、融
点が低い分だけ昇温に要する時間が短くて済み、且つ、
基板の割れを回避する為に徐々に昇温する必要もないの
で、この半田接続作業に要する時間が短くて済む。その
結果、製造工数が短縮され、電気的接続の信頼性に優れ
たTAB実装による電気機器をを安価に提供することが可
能となる。
造のフィルムコネクタのアウタリード部にインナリード
部にメッキした半田より融点の低い半田をメッキするこ
とにより、アウタリード部の半田接続における加熱温度
をインナリード部より低く設定することができる。これ
により、接続対象の電気回路基板の材質に適する様に加
熱温度を設定し、種々の電気回路基板を割れ等の熱スト
レスによる弊害を回避して確実に半田接続することが可
能となる。従って、本考案を液晶シャッタ装置の実装に
適用すれば、ガラス基板上に形成した駆動電極とアウタ
リード部を半田接続する際にガラス基板に加わる熱スト
レスを緩和し、ガラス基板の割れを確実に防止すること
ができる。又、アウタリード部の半田接続において、融
点が低い分だけ昇温に要する時間が短くて済み、且つ、
基板の割れを回避する為に徐々に昇温する必要もないの
で、この半田接続作業に要する時間が短くて済む。その
結果、製造工数が短縮され、電気的接続の信頼性に優れ
たTAB実装による電気機器をを安価に提供することが可
能となる。
第１図は本考案の一実施例としての液晶シャッタ装置の
TAB実装構造を示す模式的断面図、第２図は第１図のＱ
部詳細模式的断面図、第３図は上記液晶シャッタ装置の
TAB実装状態を示す斜視図、第４図は上記TAB実装に使用
するTABフィルムを示す平面図、第５図は錫−鉛合金の
状態図、第６図は液晶シャッタ装置に適用した従来のTA
B実装構造を示す模式的断面図である。 1a,1b,66……透明ガラス基板 ２……封止部材 ３……液晶剤 4,65……信号電極 ５……共通電極 ６……中継制御回路基板 ７……フィルムコネクタ 7a,61……ベースフィルム 8,63……LSIチップ 9,64……半田バンプ 10……封止剤 IL……インナリード部 OL1……（出力側）アウタリード部 OL2……（入力側）アウタリード部 LS……液晶シャッタ部 MS……微小シャッタ PL……液晶シャッタパネル S,S1,S2……半田層
TAB実装構造を示す模式的断面図、第２図は第１図のＱ
部詳細模式的断面図、第３図は上記液晶シャッタ装置の
TAB実装状態を示す斜視図、第４図は上記TAB実装に使用
するTABフィルムを示す平面図、第５図は錫−鉛合金の
状態図、第６図は液晶シャッタ装置に適用した従来のTA
B実装構造を示す模式的断面図である。 1a,1b,66……透明ガラス基板 ２……封止部材 ３……液晶剤 4,65……信号電極 ５……共通電極 ６……中継制御回路基板 ７……フィルムコネクタ 7a,61……ベースフィルム 8,63……LSIチップ 9,64……半田バンプ 10……封止剤 IL……インナリード部 OL1……（出力側）アウタリード部 OL2……（入力側）アウタリード部 LS……液晶シャッタ部 MS……微小シャッタ PL……液晶シャッタパネル S,S1,S2……半田層
Claims (1)
- 【請求項１】絶縁フィルム上に配線回路をパターン形成
し、前記配線回路の両端に夫々半田メッキ処理を施して
インナリード部とアウタリード部を形成し、電子部品を
前記インナリード部に半田接続して成るフィルムコネク
タにおいて、少なくとも一部の前記アウタリード部に前
記インナリード部にメッキした半田より溶融温度の低い
半田をメッキ処理したことを特徴とする電子部品付きフ
ィルムコネクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990032517U JPH087636Y2 (ja) | 1990-03-28 | 1990-03-28 | 電子部品付きフィルムコネクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990032517U JPH087636Y2 (ja) | 1990-03-28 | 1990-03-28 | 電子部品付きフィルムコネクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03124642U JPH03124642U (ja) | 1991-12-17 |
| JPH087636Y2 true JPH087636Y2 (ja) | 1996-03-04 |
Family
ID=31535526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990032517U Expired - Fee Related JPH087636Y2 (ja) | 1990-03-28 | 1990-03-28 | 電子部品付きフィルムコネクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087636Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3384528B2 (ja) * | 1996-02-05 | 2003-03-10 | 矢崎総業株式会社 | フラットケーブルとジョイント端子との接合体 |
| JP4643423B2 (ja) * | 2005-12-01 | 2011-03-02 | 富士通コンポーネント株式会社 | ケーブルコネクタ型トランシーバモジュール |
-
1990
- 1990-03-28 JP JP1990032517U patent/JPH087636Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03124642U (ja) | 1991-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5016986A (en) | Display device having an improvement in insulating between conductors connected to electronic components | |
| JP3579903B2 (ja) | 半導体素子の実装構造及び半導体装置の実装構造並びに液晶表示装置 | |
| JPH04212495A (ja) | 基板の回路実装方法及びその方法に使用する回路基板 | |
| JP2606110B2 (ja) | 多層基板およびその製造方法 | |
| JPS63160352A (ja) | 半導体装置の実装方法 | |
| JPH087636Y2 (ja) | 電子部品付きフィルムコネクタ | |
| KR20010033602A (ko) | 반도체 장치와 그 제조 방법 및 반도체 장치의 설치 구조및 설치 방법 | |
| JPH0357617B2 (ja) | ||
| JPH06314866A (ja) | フレキシブル基板およびその接続方法 | |
| JPH0127424B2 (ja) | ||
| JP3601455B2 (ja) | 液晶表示装置 | |
| JP2623860B2 (ja) | キャリアフィルムの接合方法 | |
| JPH05129515A (ja) | 半導体装置 | |
| JP4973513B2 (ja) | 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置 | |
| JP2617203B2 (ja) | Ｉｃチップリードの接合方法 | |
| JP2000077812A (ja) | 基板の接続方法 | |
| JPH08181449A (ja) | 電子回路基板の接続電極とその製造方法 | |
| JP2816281B2 (ja) | 液晶表示装置 | |
| JPH10139559A (ja) | ガラスセラミック基板及びその製造方法 | |
| JPH095769A (ja) | 電子素子の配線接続構造 | |
| TW202415186A (zh) | 電路板組件的製造方法及電路板組件、顯示組件 | |
| JP2526982B2 (ja) | Ｉｃチップリ―ドの接合方法 | |
| JPH07231009A (ja) | 電子部品の接続構造および接続方法と液晶表示モジュール | |
| JP4461961B2 (ja) | 表示モジュール | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |