JP6446951B2 - 素子の実装方法及び発光装置の製造方法 - Google Patents

素子の実装方法及び発光装置の製造方法 Download PDF

Info

Publication number
JP6446951B2
JP6446951B2 JP2014196128A JP2014196128A JP6446951B2 JP 6446951 B2 JP6446951 B2 JP 6446951B2 JP 2014196128 A JP2014196128 A JP 2014196128A JP 2014196128 A JP2014196128 A JP 2014196128A JP 6446951 B2 JP6446951 B2 JP 6446951B2
Authority
JP
Japan
Prior art keywords
light
light emitting
substrate
recess
collective substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014196128A
Other languages
English (en)
Other versions
JP2016066765A (ja
Inventor
永子 湊
永子 湊
篤 武市
篤 武市
敏昭 森脇
敏昭 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2014196128A priority Critical patent/JP6446951B2/ja
Publication of JP2016066765A publication Critical patent/JP2016066765A/ja
Application granted granted Critical
Publication of JP6446951B2 publication Critical patent/JP6446951B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Description

本発明の実施形態は、素子の実装方法及び発光装置の製造方法に関する。
近年、車両用ヘッドライト、各種照明等に利用される光源として、発光ダイオードなどの発光素子を備えた発光装置が利用されている。このような発光装置では、製造効率の観点から、その製造工程において、樹脂等の粘着剤層に複数の発光素子を配列し、これら発光素子を、配線パターンを備えた集合基板上に転写によって一括搭載し、発光素子の配線パターンへの電気的な接続及び各種部材等の各発光素子への配置を行っている（例えば、特許文献１及び２）。
特開２００４−２７３５９６号公報 特開２００４−２８１６３０号公報
しかしながら、発光装置の製造過程において、素子の固定及び接続等のために、粘着剤層等が熱サイクルに晒されると、粘着剤層は伸縮し、基板上へ素子を精度よく固定及び接続することが困難となる。
そこで、本願発明の実施形態は、発光素子を備える発光装置を、高精度に、簡便、容易かつ確実に製造することができる素子の実装方法及び発光装置の製造方法を提供することを目的とする。
実施形態に係る素子の実装方法は、
複数の第１凹部を備える基体を準備する工程と、
該第１凹部に、一対の電極を備える素子をそれぞれ仮固定する工程と、
実装面に一対の配線を複数備える集合基板を準備する工程と、
前記電極に前記配線を当接させ、加熱によって前記集合基板に複数の前記素子を一括固定する工程と、
前記素子から前記基体を除去する工程と、を含むことを特徴とする。
また、実施形態に係る発光装置の製造方法は、
発光素子を素子として用いて、上述した素子の実装方法を行った後、
前記発光素子ごと又は複数の発光素子群ごとに集合基板を分割する工程を含むことを特徴とする。
実施形態によれば、複数の発光素子を備える発光装置を、高精度に、簡便、容易かつ確実に製造することができる素子の実装方法及び発光装置の製造方法を提供することができる。
実施形態に係る素子の実装方法で使用される基体を示す平面図である。 図１ＡのＡ−Ａ’線断面図である。 実施形態に係る素子の実装方法を示す図１ＡのＢ−Ｂ’線断面工程図である。 実施形態に係る素子の実装方法を示す図１ＡのＢ−Ｂ’線断面工程図である。 実施形態に係る素子の実装方法を示す図１ＡのＢ−Ｂ’線断面工程図である。 実施形態に係る素子の実装方法を示す図１ＡのＢ−Ｂ’線断面工程図である。 実施形態に係る素子の実装方法を示す図１ＡのＢ−Ｂ’線断面工程図である。 実施形態に係る素子の実装方法を示す図１ＡのＢ−Ｂ’線断面工程図である。 実施形態に係る素子の実装方法を示す図１ＡのＢ−Ｂ’線断面工程図である。 発光装置の製造方法の一実施形態を示す製造工程図である。 発光装置の製造方法の一実施形態を示す製造工程図である。 発光装置の製造方法の一実施形態を示す製造工程図である。 発光装置一実施形態を示す概略断面図である。 発光装置の製造方法の別の実施形態を示す製造工程図である。 発光装置の製造方法の別の実施形態を示す製造工程図である。 発光装置の製造方法の別の実施形態を示す製造工程図である。 発光装置別の実施形態を示す概略断面図である。
実施形態及び実施例では、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。以下の説明において、同一の名称、符号については同一又は同質の部材を示しており、詳細説明を適宜省略する。一実施形態及び一実施例において説明された内容は、他の実施形態等に利用可能である。
以下に示す実施形態では、複数の凹部を備えた基体を準備し、凹部に素子を仮固定する。そして、集合基板を準備し、基体に仮固定した複数の素子を集合基板へ実装する。なお、各工程の順番や選択する方法、用いる材料等は適宜変更することができる。
〔素子の実装方法〕
（基体を準備する工程）
基体は、素子を実装用の基板に搭載するために、予め素子を所定の位置に保持するために利用される。
基体は、剛性を有するものであることが好ましく、熱によって伸縮しにくい材料で形成されたものが好ましい。これにより、素子を精度よく集合基板の適所に実装することができる。例えば、線膨張係数が５０×１０−６／℃以下の無機材料が挙げられ、３０×１０−６／℃以下、２５×１０−６／℃以下が好ましく、２０×１０−６／℃以下がより好ましい。準備する集合基板の線膨張係数に近い材料であることがさらに好ましい。基体は、有機材料を含まないものが好ましい。具体的には、金属、セラミックス、ガラス等が挙げられる。金属としては、銅、アルミニウム、亜鉛、スズ、金、銀、タングステン、鉄、ニッケル、プラチナ等の金属又は鉄−ニッケル合金、燐青銅、ステンレス等の合金等が挙げられる。セラミックスとしてはアルミナ、窒化アルミニウム、ムライトなどが挙げられる。劣化しにくく、熱膨張が小さい、ＳＵＳ３０４（ステンレス鋼）が特に好ましい。
基体は、表面に複数の第１凹部を備える。第１凹部は、素子を収容するために利用される。第１凹部の形状、径及び深さは特に限定されるものではなく、実装しようとする素子の種類によって適宜設定することができる。第１凹部は、必ずしも素子と一致する形状でなくてもよいが、平面視で、収納する素子よりも大きい略相似の形状であることが好ましい。例えば、第１凹部の平面視形状は、例えば円形又は楕円形、四角形等の多角形及びこれらに近似する形状等とすることができる。第１凹部の径は、平面視で、仮固定される発光素子よりも１０分の数ｍｍ〜数ｍｍ大きいことが好ましい。例えば、径は、数百μｍ〜数十ｍｍ程度とすることができる。また、凹部の径は、平面視で、仮固定される素子の対角線よりも小さいことが好ましい。これにより、素子が凹部内で回転しにくく、集合基板への実装精度をより高めることができる。なお、径とは、平面視における凹部の開口幅を意味する。
第１凹部の深さは、素子の厚み方向の全部又は一部を収容できればよく、数十μｍ〜数ｍｍ程度、数百μｍ程度が挙げられる。第１凹部の深さは、素子の厚みと、素子を第１凹部に仮固定する仮止め材の厚みとを合計した厚み程度である場合、集合基板に設けられる接合部材と安定的に接合させることができる。
基体の表面には、形状、径及び深さが同じ第１凹部の他に、第１凹部とは異なる種類の第２凹部を備えていてもよい。第２凹部は、例えば、第１凹部と異なる形状、配列パターン、径及び／又は深さを有する。以下、第１凹部と第２凹部とを合わせて、「凹部」ということがある。
複数の第１凹部及び／又は第２凹部の位置は、素子を実装する集合基板の設計（集合基板において素子を実装したい部分）によって適宜設定することができ、ランダムに配置されていてもよいし、規則的に配列されていてもよい。第１凹部が規則的に配列されている場合、第２凹部も規則的に配列されていることが好ましい。
集合基板と対面する凹部以外の基体の表面が平坦であることが、素子を集合基板へ安定的に実装しやすいため好ましい。特に、仮固定の際に素子の厚み方向の全部が凹部に収納される場合、つまり、集合基板の表面と基体の凹部以外の表面とが接する可能性がある場合、基体の凹部以外の表面が平坦であることが好ましい。基体の厚みは、適度な強度を確保し得るものであればよい。第１凹部及び／又は第２凹部は、例えば、ＳＵＳ３０４の基体であれば、略平板状のＳＵＳ３０４に対してレーザ加工等で設けることができる。第１凹部及び／又は第２凹部は、基体のプレス加工、折り曲げ加工等により形成することができる。
（素子を仮固定する工程）
基体の第１凹部に素子を仮固定する。基体が第２凹部を備える場合には、第２凹部にも素子を仮固定することができる。素子を収納する第１凹部及び／又は第２凹部は、集合基板の設計によって適宜選択することができ、素子を収納しない凹部があってもよい。
仮固定には、仮止め材を利用してもよい。つまり、第１凹部及び／又は第２凹部内に仮止め材を配置し、その上に素子を収容することで仮固定してもよい。仮止め材を利用することにより、第１凹部及び／又は第２凹部の形状及び径を、収納する素子と一致させる必要がないため、好ましい。また、素子の出し入れも容易である。
第１凹部及び／又は第２凹部の径が素子と略一致する場合は、仮止め材を使用せずに、第１凹部及び／又は第２凹部の側面によって素子を嵌め込むことで、仮固定することが可能である。この場合、素子が凹部に嵌め込まれる強度は、素子が集合基板に固定される強度よりも小さい必要がある。一方、仮止め材を使用して素子を凹部に仮固定することにより、素子破損の恐れがない。
基体の凹部の底面に孔を設け、孔からエア等で素子を吸引することにより、素子を凹部に仮固定してもよい。これにより、素子を破損させることなく、仮止め材を使用せずに、素子を基体に仮固定することができる。
仮固定の強度は、特に限定されるものではなく、低挟持又は弱挟持、低粘着又は微粘着であることが好ましい。通常、素子を仮固定した基体は、素子の電極が後述する集合基板の配線と当接するように反転させられる。よって、素子の自重によって基体から脱落しない程度の仮固定の強度を有することが好ましい。粘着強度は、素子の重さを保持することができることが好ましい。具体的には、素子を１８０°反転（基体の凹部の開口面が、集合基板の実装面側に、すなわち重力方向に配置されるように基体を回転）させた場合に、数秒〜数十秒間以上保持することができる程度の強度で仮固定できるものが好ましい。別の観点から、後述する素子と集合基板との固定強度よりも弱い強度で仮固定することが好ましい。このような強度で仮固定されることにより、素子を集合基板に実装した後、基体を除去するのみで、容易に素子が基体から剥がれ、全ての素子の集合基板への確実な一括固定が可能となる。後述するように、素子と基体とが仮止め材で仮固定される場合であって、仮止め材の強度を低下させる処理が可能な場合、つまり、加熱処理等で揮発するような仮止め材を用いる場合などは、素子と集合基板とが固定される固定強度と同程度又はそれよりも強い強度で仮固定してもよい。
仮止め材は、素子を基体に固定し得るものであれば、特に限定されるものではなく、公知の材料（例えば、種々の溶剤及び樹脂等の有機物質等）を利用することができる。特に、３００℃程度以下で揮発又は昇華する物質が好ましく、２５０℃程度以下で揮発又は昇華する物質がより好ましい。ここでの揮発又は昇華は、数秒、数分〜十数分間程度の加熱によって完全に消失させことを意味するが、５分間又は１分間程度の加熱で加熱残分が１０重量％以下、５重量％以下、１重量％以下となるものが好ましい。このような仮止め材を利用することにより、その後の工程における加熱によって仮止め材を完全に消失させることができ、仮止め材の洗浄除去工程を不要とし、素子等の仮止め材による汚染を回避し、工程の簡略化を図ることができる。
具体的には、アセトン、メチルエチルケトン、メチルイソブチルケトン（沸点：１５０℃以下）、ホロン（沸点：１９８℃）、シクロヘキサノン（沸点：１５５℃）、メチルシクロヘキサノン（沸点：１７０℃）等のケトン系溶剤、テトラヒドロフラン、ジオキサン、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル）、酢酸エチル、メチルプロピルジグリコール、ヘキシルカルビトール、ブチルプロピレンジグルコール、ベンジルアルコール、ブチルカルビトール、シクロヘキサン、メチルシクロヘキサン、シクロヘキサノン（沸点：１５０℃以下）、メチルフェニルエーテル（沸点：１５３℃）、エチルフェニルエーテル（１７２℃）、メトキシトルエン（沸点：１７２℃）、ベンジルエチルエーテル（沸点：１８９℃）、ジエチレングリコールジメチルエーテル（沸点：１６０℃）、ジエチレングリコールジエチルエーテル（沸点：１８８℃）、ジエチレングリコールモノメチルエーテル（沸点：１９４℃）、ジエチレングリコールモノブチルエーテル（沸点：２３１℃）、ジエチレングリコールモノブチルエーテルアセテート（沸点：２４７℃）、エチレングリコールモノブチルエーテル（沸点：１７１℃）、エチレングリコールモノイソアミルエーテル（沸点：１８１℃）、ブチルカルビトール（沸点：２３１℃）等のエーテル系溶剤等が挙げられる。
メタノール、エタノール、イソプロピルアルコール、ｎ−ブチルアルコール（沸点：１５０℃以下）、１−ヘキサノール（沸点：１５７℃）、１−ヘプタノール（沸点：１７６℃）、２−ヘプタノール（沸点：１６０℃）、３−ヘプタノール（沸点：１５６℃）、１−オクタノール（沸点：１９５℃）、２−オクタノール（沸点：１７９℃）、２−エチル−１−ヘキサノール（沸点：１８４℃）、シクロヘキサノール（沸点：１６１℃）、１−メチルシクロヘキサノール（沸点：１５５℃）、２−メチルシクロヘキサノール（沸点：１６５℃）、３−メチルシクロヘキサノール（沸点：１７３℃）、４−メチルシクロヘキサノール（沸点：１７４℃）、フルフリルアルコール（沸点：１７０℃）、ベンジルアルコール（（沸点：２０５℃）、１,２−オクタンジオール（沸点：１３１℃）、１,８−オクタンジオール（沸点：１７２℃）、２−エチル−１，３−ヘキサンジオール（沸点：２４３℃）、エチレングリコール（沸点：１９８℃）、プロピレングリコール（沸点：１８７℃）、１，２−ブチレングリコール（沸点：１９１℃）、ヘキシレングリコール（沸点：１９７℃）、３−メチル−３−メトキシブタノール（沸点：１７４℃）、ブチルプロピレンジグルコール（沸点：２３１℃）等のアルコール系溶剤等が挙げられる。
ベンゼン、トルエン、キシレン（沸点：１５０℃以下）等の芳香族系有機溶剤、３−メトキシ−３−メチル−１−ブチルアセテート（沸点：１８８℃）、エチレングリコールモノアセテート（沸点：１８２℃）、ジエチレングリコールモノブチルエーテルアセテート（沸点：２４７℃）等のアセテート系溶剤、プロピレンカーボネート（沸点：２４１℃）等の環状カーボネート系溶剤、γ−ブチロラクトン（沸点：２０４℃）等のラクトン系溶剤、Ｎ−メチル−２−ピロリドン（沸点：２０２℃）等のピロリドン系溶剤、α−ピネン（沸点：１５６℃）、β−ピネン（沸点：１６１℃）、リモネン（沸点：１７７℃）、ターピネオール（沸点：２１７℃）、ジヒドロターピネオール（沸点：２０７℃）、ジヒドロターピニルアセテート（沸点：２２０℃）等のテルペン系溶剤等が挙げられる。
ジメチルホルムアミド（沸点：１５３℃）、ジメチルスルホキシド（沸点：１８９℃）などが挙げられる。これらは単独で又は２種以上を組み合わせて用いることができる。これらは、適宜、有機バインダ、粘度調整剤等を添加して用いることができる。有機バインダ、粘度調整剤等は、公知のものを利用することができるが、沸点が３００℃以下又は２５０℃以下のものが好ましい。
このような仮止め材を用いる場合は、仮止めのための加熱処理等を行うことなく、そのままの状態で素子を載置させるだけで仮固定を容易に行うことができる。後述するように、基体を除去する、つまり、集合基板に固定された素子から基体を取り外す場合に、特別な工程（例えば、加熱及び洗浄等）を行うことなく、容易に取り外すことができる。
仮止め材は、ディスペンス、ピン転写、印刷等の公知の方法を利用して、第１凹部及び／又は第２凹部に配置することができる。
一対の電極を備える素子としては、特に限定されるものではないが、半導体素子が好ましい。例えば、発光ダイオード、レーザ等の発光素子、電源整流用ダイオード、ツェナーダイオード、可変容量ダイオード、ＰＩＮダイオード、ショットキーバリアダイオード、フォトダイオード、太陽電池、サージ保護用ダイオード、バリスタ等の２端子素子、トランジスタ、バイポーラトランジスタ、電界効果トランジスタ、フォトトランジスタ、ＣＣＤイメージセンサ、サイリスタ、光トリガサイリスタ等の３端子素子等が挙げられる。
これらの素子は、例えば、第１凹部において、同じ種類の素子を収容し、第２凹部において、第１凹部に収容する素子とは異なる素子を収容することが好ましい。例えば、第１凹部と第２凹部で異なる発光色の発光素子を収納することができる。また、第１凹部に発光素子を収納し、第２凹部に保護素子等の異なる種類の素子を収納することができる。
素子は、素子の電極が第１凹部及び／又は第２凹部の開口面側に配置されるように、基体に仮固定されることが好ましい。つまり、素子は基板の配線に対してフリップチップ実装されることが好ましい。また、素子の電極が第１凹部及び／又は第２凹部の底面側に配置されるように仮固定してもよい。つまり、素子の電極形成側と反対側の面を集合基板の配線と接合させるフェイスアップ実装してもよい。その場合、素子が基板に固定された後、ワイヤ等で素子の電極と基板の配線とを電気的に接続させる。
（集合基板を準備する工程）
集合基板は、素子が実装される基板である。集合基板は、素子を実装する面に、少なくとも一対の配線を複数備える。ここでの一対の配線は、上述した素子の一対の電極に対応するものであり、複数の素子の数に相当する数を有することが好ましい。
このような集合基体は、当該分野で公知であり、発光素子等の上述した素子が実装されるために使用される基板を用いることができる。
集合基板は、配線と、ガラスエポキシ、樹脂、セラミックス（ＨＴＣＣ、ＬＴＣＣ）などの絶縁性材料又は絶縁性材料及び金属部材の複合材料等である基材によって構成される。基材としては、耐熱性及び耐候性の高いセラミックスを利用したものが好ましい。セラミックス材料としては、アルミナ、窒化アルミニウム、ムライトなどが挙げられ、これらは、熱により伸縮しにくく素子の一括実装が容易である。これらのセラミックス材料に、例えば、ＢＴレジン、ガラスエポキシ、エポキシ系樹脂等の絶縁性材料を組み合わせてもよい。
集合基板自体の大きさ、形状等は、特に限定されず、当該分野で利用されるもののいずれをも適用することができる。
集合基板の実装面に配置される配線は、銅、アルミニウム、金、銀、タングステン、鉄、ニッケル等の金属又は鉄−ニッケル合金、燐青銅等の合金等によって設けられているものが挙げられる。配線の表面にはメッキ等で被膜が施されていてもよい。配線は、集合基板の表面又は内部に設けることができる。
集合基板の実装面において、素子が実装される領域は、その他の領域に比べて突出していることが好ましい。例えば、素子が配線上に実装される場合は、配置が基材よりも突出していることが好ましい。これにより、素子と集合基板との接続をより安定的に行うことができる。集合基板の実装面の配線は、集合基板に素子を一括実装する工程において、基体の表面と接触しないように設けられることが好ましい。あるいは、基体と配線とが接触する場合は、接触する配線の表面に保護膜等が設けられていることが好ましい。配線と基体とが接触しないように、基体に切欠き等が設けられていてもよい。これにより、配線の損傷を防ぐことができる。
集合基板の配線の表面には、素子を固定するための接合部材が配置されることが好ましい。接合部材は、集合基板上に設けられ、集合基板と素子とを固定するためのものである。通常、後述する工程において、加熱して溶融させることにより、配線及び電極に広範囲で濡れ広がり、その状態で硬化させることにより、配線と素子の電極とを電気的に接続させるために利用することができる。
接合部材は、例えば、錫-ビスマス系、錫-銅系、錫-銀系、金-錫系などの半田（具体的には、ＡｇとＣｕとＳｎとを主成分とする合金、ＣｕとＳｎとを主成分とする合金、ＢｉとＳｎとを主成分とする合金等）、共晶合金（ＡｕとＳｎとを主成分とする合金、ＡｕとＳｉとを主成分とする合金、ＡｕとＧｅとを主成分とする合金等）銀、金、パラジウムなどの導電性ペースト、バンプ、異方性導電材、低融点金属などのろう材等が挙げられる。
接合部材に代えて、素子に設けられる電極表面及び／又は集合基板の配線表面に、接合部材として機能し得る材料を電極の一部又は配線の一部として配置していてもよい。
素子が集合基板にフェイスアップ実装される場合は、接合部材は導電性を有さなくてもよい。例えば、上述した樹脂等を用いることができる。樹脂は、ペースト状、シート状等、適宜所望の形態で用いることができる。接合部材がシート状の樹脂であると、基体に仮固定された素子を集合基板に当接させた際に、素子の位置ズレが発生しにくいため好ましい。樹脂等の導電性を有さない接合部材を用いる場合、接合部材は基材上に配置してもよい。
（素子を一括固定する工程）
複数の素子を集合基板に一括固定するために、各素子を第１凹部及び／又は第２凹部に仮固定した基体の、各素子の電極を、それらに対応する集合基板の実装面に設けられた配線に当接させる。基体は、アライナーによって反転させることができる。素子の電極と集合基板の配線とは、上述した接合部材等を介して、間接的に当接させることが好ましい。
素子の電極に配線を当接させた後、加熱を行う。素子が仮固定された基体及び／又は集合基板を直接加熱してもよいし、これら周辺の雰囲気を加熱してもよい。加熱は、赤外線方式、熱風方式、ベーパーフェーズソルダリング方式のいずれでもよい。加熱温度は、上述した接合部材が溶融する温度であることが好ましく、２５０℃程度以下とすることがより好ましい。加熱の際、加圧することによって、より強固に固定することができる。圧力は特に限定されないが、例えば、１素子あたり、１００分の数Ｎ〜数十Ｎ程度が挙げられ、１０分の数Ｎ〜十Ｎ程度が好ましい。加熱時間は、１〜１０分間程度が挙げられ、数分間程度が好ましい。このような加熱、任意の加圧によって、上述した接合部材あるいは素子の電極又は集合基板の配線の一部が溶融し、複数の素子の電極のそれぞれと、集合基板の配線とが一括に接続される。その後、冷却する又は加熱を中止することにより、接合部材あるいは電極又は集合基板の配線の一部が硬化し、素子と集合基板が一括固定される。
加熱は、段階的に行ってもよい。例えば、基体、集合基板、素子等への熱による応力を緩和したり、接合部材の馴染みをよくするために、徐々に昇温（プレヒート）し、最終的に接合部材の融点又はそれ以上の温度とする（リフロー）ことが好ましい。リフローは、還元ガス雰囲気下で行うことが好ましい。ここでの還元ガスは、水素ガスを用いることができるが、蟻酸を用いることが好ましい。蟻酸を用いることにより、通常必要となる集合基板等の洗浄工程を削除することができ、製造コストを低減することができる。
このように徐々に昇温してリフローする場合、後述する基体の除去は、これらの後に行ってもよいし、これらの間に、例えば、プレヒートにより、接合部材を軟化させて素子を仮止めした後、リフローにより素子を完全に固定する前に行ってもよい。これにより、接合部材による素子のセルフアライメント作用を効果的に発揮させることができる。以下、素子を集合基板に仮止め又は完全に固定したもの双方を含めて「固定」ということがある。
（基体を除去する工程）
素子を集合基板に一括して固定した後、基体を集光基板上の素子から除去する。仮止め材の強度を低下させる処理が可能な場合は、処理を実施する。例えば、加熱処理等で揮発する仮止め材を用いる場合は、前記の加熱処理によって仮止め材の一部又は全部が揮発するため、特別な処理を行わなくても、基体と素子とは非常に弱い粘着強度で仮固定された状態となる。一方、先のプレヒートを含む加熱、任意の冷却により、接合部材あるいは電極又は集合基板の配線の一部が固定され、素子と集合基板とは強固に固定される。従って、この状態で基体を除去することにより、素子と基体とが剥離して、素子が集合基板側に留まり、基体のみを除去することができる。その結果、集合基板に全ての素子を確実に実装することができる。
このように、上述した工程を経ることにより、予め基体に設けられた凹部によって、複数の素子の位置ズレを防止し、所定の位置に確実に仮固定することができる。基体の凹部を利用して素子を配列させることにより、従来のような粘着シート上への素子の配列と異なり、位置あわせ精度を格段に向上させることができる。
従来の粘着シートのような材料とは異なり、基体として、熱によって伸縮しにくい材料を用いることにより、一括固定などの実装過程における熱による位置ズレを回避し、精度のばらつきなく素子を集合基板に実装することが可能となる。つまり、基体の凹部の幅内でしか素子の位置ズレが発生しないので、素子を高精度に集合基板へ実装することができる。
従来の粘着シート等を用いる場合のように、熱圧着等で１素子ごとに集合基板との固定を行うことなく配置することができるため、素子の集合基板への一括固定に要する時間を短縮することができる。その結果、製造コストを低減することができる。
集合基板の配線の表面に接合部材を配置する場合、幅狭及び横長等、素子の形状によっては、個々の素子を接合部材上に配置する場合に素子が接合部材上から脱落する、という問題があった。一方、熱等で変形しにくい基体の凹部に素子を仮固定する場合には、基体によって全ての素子が支持され、確実に接合部材上に配置することができるため、上述した脱落を阻止して、効率的に素子を集合基板上に実装することができる。
集合基板に実装される素子の密度が高いほど、素子を集合基板へ精度よく実装する必要があるため、上述した工程により実装されることが好ましい。
〔発光装置の製造方法〕
上述した素子の実装方法において、素子として発光素子を用い、集合基板へ複数の発光素子を実装した後、適宜、発光装置ごとに集合基板を分割し、発光装置を製造することができる。
上述した素子の実装方法は、発光素子に特に好適に適用される。つまり、発光素子の集合基板への実装時の位置ずれは、発光装置の特性に影響しやすいため、発光素子を高精度かつ確実に集合基板へ固定する必要がある。
基板上に複数の発光素子が比較的短い間隔で実装されるＣＯＢ（Chip on Board）構造の発光装置において、上述した素子の実装方法を用いると、複数の発光素子を精度よく容易に実装することができる。また、後述のように、集合基板を分割する工程を含む場合、上述した素子の実装方法を用い、複数の発光素子を集合基板上に比較的短い間隔で精度よく実装することで、発光装置の取り数を多くすることができる。
発光素子は、発光ダイオード、レーザのいずれでもよいが、発光ダイオードが好ましい。なかでも、ＩｎＮ、ＡｌＮ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＡｌＮ等の窒化物半導体、ＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導体等、種々の半導体による発光層を含む積層構造が設けられたものが挙げられる。
発光素子は、対向する面に正及び負の電極がそれぞれ設けられたものであってもよいが、同一面側に正及び負の電極が設けられているものが好ましい。
電極は、その材料、膜厚、構造において、特に限定されず、金、銅、鉛、アルミニウム又はこれらの合金を含む単層構造又は積層構造のいずれでもよい。また、各電極の表面には、パッド電極として、Ｎｉ、Ｔｉ、Ａｕ、Ｐｔ、Ｐｄ、Ｗ等の金属又は合金の単層膜又は積層膜を設けてもよい。パッド電極の膜厚は特に限定されないが、なかでも、最終層（最も表面側）にＡｕを配置され、その膜厚が１００ｎｍ程度以上であることが好ましい。
このような発光素子を用いて、上述した実装を行うことにより、集合基板に複数の発光素子を一括固定することができる。
（集合基板を分割する工程）
発光素子ごと又は複数の発光素子群ごとに集合基板を分割することができる。ここでの分割は、当該分野で公知の方法を利用して行うことができる。例えば、ブレードダイシング、レーザダイシング等が挙げられる。分割によって、１つ又は複数の発光素子を備える発光装置を得ることができる。
集合基板を分割する工程の前後に、光反射部材及び／又は透光部材を形成してもよい。
（光反射部材の形成）
発光素子の側面を光反射部材で被覆することにより、所望の配光を有する発光装置を形成することができる。
光反射部材は、発光素子からの光に対する反射率が６０％以上である材料、より好ましくは７０％、８０％又は９０％以上の材料によって形成されているものが好ましい。
光反射部材の母材は特に限定されるものではなく、セラミック、樹脂、誘電体、パルプ、ガラス又はこれらの複合材料等が挙げられる。特に、任意の形状に容易に成形することができる樹脂が好ましい。
樹脂としては、熱硬化性樹脂、熱可塑性樹脂などが挙げられる。具体的には、エポキシ樹脂組成物、シリコーン樹脂組成物、シリコーン変性エポキシ樹脂などの変性エポキシ樹脂組成物；エポキシ変性シリコーン樹脂などの変性シリコーン樹脂組成物；ポリイミド樹脂組成物、変性ポリイミド樹脂組成物；ポリフタルアミド（ＰＰＡ）；ポリカーボネート樹脂；ポリフェニレンサルファイド（ＰＰＳ）；液晶ポリマー（ＬＣＰ）；ＡＢＳ樹脂；フェノール樹脂；アクリル樹脂；ＰＢＴｊ樹脂が挙げられる。
上述した母材、例えば樹脂には、二酸化チタン、二酸化ケイ素、二酸化ジルコニウム、チタン酸カリウム、アルミナ、窒化アルミニウム、窒化ホウ素、ムライト、酸化ニオブ、硫酸バリウム、各種希土類酸化物（例えば、酸化イットリウム、酸化ガドリニウム）などの光反射材料を含有させる。その他、光散乱材又はカーボンブラックなどの着色剤等を含有させることができる。また、ガラスファイバー、ワラストナイトなどの繊維状フィラー、カーボン等の無機フィラーを含有させてもよい。これらは、例えば、光反射部材の全重量に対して、１０〜４０重量％程度含有させることが好ましい。
光反射部材は、少なくとも発光素子の側面を被覆することが好ましく、全ての側面を完全に被覆することが好ましい。これにより、発光素子からの光を効率よく、光取り出し面側へ反射させることができる。光反射部材は、集合基板と発光素子との間にも形成することが好ましい。これにより、発光装置の光の取り出しを向上させることができる。
光反射部材は、スクリーン印刷、ポッティング、トランスファーモールド、コンプレッションモールド等により形成することができる。光反射部材は、発光素子の側面のみならず、発光素子と集合基板との間にも配置されることが好ましい。これによって、発光素子からの光を、より一層効率よく、光取り出し面に反射させることができる。
光反射部材が集合基板の分割の前に形成される場合には、集合基板の分割と同時に、光反射部材を分割することが好ましい。光反射部材の分割の後においても、光反射部材が、発光素子の全側面を被覆するように配置していることが好ましい。
以上のように、複数の素子が精度よく実装された集合基板に対して光反射部材を形成し、集合基板を分割して発光装置を作製すると、信頼性の高い発光装置を得ることができる。
（透光部材の形成）
発光素子の光取り出し面を透光部材で被覆することにより、所望の配光を有する発光装置を形成することができる。透光部材は、発光素子の上面（集合基板と接合する一対の電極が配置された面とは反対側の面）及び／又は側面を被覆することができる。
透光部材は、発光層から出射される光の６０％以上を透過するもの、さらに、７０％、８０％又は９０％以上を透過するものが好ましい。
このような部材は、上述した透光性を有する樹脂を利用して形成することができる。特に、耐光性、耐熱性に優れるシリコーン樹脂がより好ましい。
透光部材には、蛍光体等の波長変換部材が含まれていることが好ましい。これにより、所望の色調の光を発光する発光装置を形成することができる。
蛍光体は、当該分野で公知のものを使用することができる。例えば、セリウムで賦活されたイットリウム・アルミニウム・ガーネット（ＹＡＧ）系蛍光体、セリウムで賦活されたルテチウム・アルミニウム・ガーネット（ＬＡＧ）系蛍光体、ユウロピウム及び／又はクロムで賦活された窒素含有アルミノ珪酸カルシウム（ＣａＯ−Ａｌ２Ｏ３−ＳｉＯ２）系蛍光体、ユウロピウムで賦活されたシリケート（（Ｓｒ，Ｂａ）２ＳｉＯ４）系蛍光体、βサイアロン蛍光体、ＫＳＦ系蛍光体（Ｋ２ＳｉＦ６：Ｍｎ）、量子ドット蛍光体等と呼ばれる半導体の微粒子などが挙げられる。これにより、可視波長の一次光及び二次光の混色光（例えば白色系）を出射する発光装置、紫外光の一次光に励起されて可視波長の二次光を出射する発光装置とすることができる。
蛍光体は、透光部材中に含有されることに限られず、透光部材の上面又は下面に配置させてもよい。
透光部材は、さらに、充填材（例えば、拡散剤、着色剤等）を含んでいてもよい。例えば、シリカ、酸化チタン、酸化ジルコニウム、酸化マグネシウム、炭酸マグネシウム、水酸化マグネシウム、炭酸カルシウム、水酸化カルシウム、珪酸カルシウム、酸化亜鉛、チタン酸バリウム、酸化アルミニウム、酸化鉄、酸化クロム、酸化マンガン、ガラス、カーボンブラック、蛍光体の結晶又は焼結体、蛍光体と無機物の結合材との焼結体等が挙げられる。充填材は、例えば、透光部材の重量に対して１０〜６０重量％程度が好ましい。
透光部材を形成する方法は、透光部材をシート状に成形して、ホットメルト方式又は接着剤により接着する方法、電気泳動堆積法、ポッティング、圧縮成形、スプレー、静電塗布法、印刷法等が挙げられる。この際、粘度又は流動性を調整するために、シリカ（アエロジル）などを添加してもよい。
透光部材の厚みは特に限定されるものではなく、例えば、１０〜３００μｍ程度が挙げられる。このような厚みに設定することにより、透光部材の端面が光反射部材の端面と一致していても、また光反射部材で被覆されていても、発光素子から取り出される光を効率的に発光面に導くことができる。
透光部材は、配光を制御するために、その表面を凸面、凹面、凹凸面にしてもよい。
透光部材は、発光素子が集合基板に実装される前に発光素子の上面に接着されて、発光装置に設けられてもよい。また、光反射部材を発光素子の側面に形成した後に、光反射部材の上面に及んで配置されていてもよい。この場合、集合基板の分割とともに、光反射部材及び透光部材をともに分割することが好ましい。さらに、集合基板を分割した後であって、光反射部材を形成した前後に、透光部材を発光素子の上面に配置してもよい。光反射部材の形成前に透光部材を形成する場合には、透光部材の側面も、光反射部材で被覆することが好ましい。これによって、透光部材の上面のみから、光を効率的に取り出すことができ、見切り性の良い発光が可能な発光装置を形成することができる。見切り性が良いとは、所望の発光方向への指向性が高いことを指す。
透光部材は、１つの発光装置に１つのみ配置されていればよい。この場合、１つの発光素子が搭載された１つの発光装置に対して、１つの透光部材が配置されていてもよいし、複数の発光素子が搭載された１つの発光装置に対して、１つの板状透光部材が配置されていてもよい。また、複数の発光素子が搭載された１つの発光装置に対して、２以上の透光部材が配置されていてもよい。この場合、個々の発光素子にそれぞれ透光部材が配置されていてもよいし、２以上の発光素子群に１つの透光部材が配置されていてもよい。
以上のように、複数の発光素子が精度よく実装された集合基板に対して透光部材を形成する場合、透光部材の形成が容易であり、信頼性の高い発光装置を作製することができる。
〔実施例１：素子の実装方法〕
図２Ａに示すように、基体１０を準備する。基体１０は、図１Ａ及び図１Ｂに示すように、ＳＵＳ３０４（ステンレス鋼）によって形成された剛性を有する板状体である。基体１０の表面には、平面視１．０×１．０ｍｍで深さ０．１５ｍｍの複数の第１凹部１１が列方向に規則的に配列される。また、第１凹部１１よりも小さい、平面視０．４４ｍｍ×０．４４ｍｍで深さ０．１４ｍｍの第２凹部１２が第１凹部１１の列と交互に、列方向に規則的に配列されている。
図２Ｂに示すように、基体１０の第１凹部１１及び第２凹部１２に、それぞれ、発光素子１３及び保護素子１４を仮固定する。発光素子１３は、例えば平面視０．８ｍｍ×０．８ｍｍで高さ０．１４ｍｍであり、保護素子１４は平面視０．２４ｍｍ×０．２４ｍｍで高さ０．１４ｍｍのものを用いることができる。予め、仮固定のために、第１凹部１１及び第２凹部１２内に、仮止め材をピン転写により配置し、その上に発光素子１３及び保護素子１４を載置する。本実施例では、素子の電極が凹部の開口面側に位置するように、素子を凹部内に載置する。仮止め材としては、例えば、２−エチル−１，３−ヘキサンジオールとシクロヘキサノールとの混合溶剤を用いることができ、各凹部内に厚み数十μｍ程度となるように配置することができる。
図２Ｃに示すように、集合基板２０を準備する。集合基板２０は、例えば、ガラスエポキシの基材と、発光素子の実装面となる表面に、銅からなる一対の配線２１とを複数備えている。
各配線２１の上面には、接合部材２２として、Ａｕ−Ｓｎからなる共晶合金を配置することができる。
図２Ｄに示すように、発光素子１３及び保護素子１４を第１凹部１１及び／又は第２凹部１２に仮固定した基体１０を反転させて、各発光素子１３素子の電極を、それらに対応する集合基板２０の実装面に設けられた配線２１に、接合部材２２を介して当接させる。
その後、図２Ｅに示すように、発光素子１３及び保護素子１４の電極に接合部材２２を介して配線２１を当接させた状態で加熱する。この際、１素子あたり１０分の数Ｎ〜数Ｎで加圧する。加熱は、例えば、徐々に行い、約１５０〜２５０℃程度で数分間維持する。これにより、発光素子１３及び保護素子１４が配線２１に仮止めされる。
続いて、図２Ｆに示すように、基体１０を除去する。この際、発光素子１３及び保護素子１４は、接合部材２２により集合基板２０に仮止されており、その固定強度は、発光素子１３及び保護素子１４と第１凹部１１及び第２凹部１２との仮固定よりも大きな強度で固定されている。よって、基体１０を発光素子１３及び保護素子１４から容易に剥がすことができ、発光素子１３及び保護素子１４を集合基板２０上に維持したまま、基体１０のみが除去される。これにより、全ての発光素子１３及び保護素子１４を、集合基板２０へ確実に一括固定することができる。
図２Ｇに示すように、加熱温度を３５０℃程度に到達させ、蟻酸雰囲気下で数分間維持することにより、接合部材２２が溶融し、素子のセルフアライメント作用を発揮させることができる。その後、加熱を中止することにより、接合部材２２が硬化し、発光素子１３及び保護素子１４を、集合基板２０に強固に固定することができる。なお、加熱温度を３５０℃程度に到達させることで、素子に付着していた仮止め材は完全に揮発する。
このように、上述した工程を経ることにより、基体によって全ての素子が支持され、確実に接合部材上の適所に配置することができ、効率的に素子を集合基板上に実装することができる。また、変形しにくい基体の第１凹部１１及び第２凹部１２によって、熱サイクルの負荷による伸縮に起因する複数の素子の位置ズレを確実に防止することができる。その結果、精度のばらつきがなく、位置あわせ精度を格段に向上させることができ、素子を集合基板の所定の位置に確実に固定することができる。
〔実施例２：発光装置の製造方法〕
実施例１で得られた集合基板２０に実装された複数の発光素子１３に対して、図３Ａに示すように、例えばトランスファーモールドにより、光反射部材２３を被覆する。実施例２では、光反射部材２３として、酸化チタンを２０重量％含有するシリコーン樹脂を用いることができる。光反射部材２３は、発光素子１３の全側面を被覆し、発光素子１３の上面は被覆せず、発光素子１３と集合基板２０の配線２１との間にも充填されている。
図３Ｂに示すように、発光素子１３の上面及び光反射部材２３の上面に、透光部材２４を配置する。この場合、例えば透光性を有するシリコーン樹脂等の接着剤によって透光部材２４を発光素子１３の上面に固定することができる。透光部材２４は、例えば、１０重量％のＹＡＧ蛍光体を含有するシリコーン樹脂を用いることができる。
図３Ｃに示すように、線Ｂで示される位置で、発光素子１３ごとに集合基板２０、光反射部材２３及び透光部材２４を分割する。分割は、例えば、ブレードダイシングによって行うことができる。これにより、図４に示すように、１つの発光素子１３を備える発光装置２５を得ることができる。
この発光装置２５では、光反射部材２３が発光素子１３の全側面を被覆している。発光素子１３の上面と光反射部材２３の上面が面一となっており、これらの上面を被覆するように、透光部材２４が配置されている。
〔実施例３：発光装置の製造方法〕
実施例３では、図５Ａ〜図５Ｃ実施例２とは異なる順序で光反射部材２３と透光部材３４を形成する。集合基板と発光素子との一括固定は、実施例２と同様の方法で行うことができる。実施例１で得られた集合基板２０に実装された複数の発光素子１３に対して、図５Ａ及び図５Ｂに示すように、発光素子１３の上面に、ほぼ発光素子１３と同じ平面形状の透光部材３４を、それぞれ配置する。
図５Ｂに示すように、トランスファーモールドにより、光反射部材２３を被覆する。光反射部材２３は、発光素子１３の全側面と、透光部材３４の全側面を被覆し、透光部材３４の上面と、光反射部材２３の上面は面一とする。
図５Ｃに示すように、線Ｂで示される位置で、発光素子１３ごとに集合基板２０、光反射部材２３を分割する。これにより、図６に示すように、１つの発光素子１３を備える発光装置３５を得ることができる。
この発光装置３５では、光反射部材２３が発光素子１３の全側面及び透光部材３４の全側面を被覆しており、透光部材３４の上面と光反射部材２３の上面が面一となっている。
これ以外は、実質的に実施例２の発光装置の製造方法と同様の方法である。
素子と基体とは、例えば、平面視で長方形の素子と、凹部の開口面が長方形の基体とを用いてもよい。また、例えば、第１凹部が数列数行配置され、その側方に第２凹部が例えば１つ配置されるパターンが、規則的に配列する基体を用いてもよい。
実施形態の素子の実装方法及び発光装置の製造方法は、各種表示装置の光源、照明用光源、各種インジケーター用光源、車載用光源、ディスプレイ用光源、液晶のバックライト用光源、信号機、車載部品、看板用チャンネルレターなど、種々の光源の製造のみならず、全ての半導体装置の製造において利用することができる。
１０ 基体
１１ 第１凹部
１２ 第２凹部
１３ 発光素子
１４ 保護素子
２０ 集合基板
２１ 配線
２２ 接合部材
２３ 光反射部材
２４、３４ 透光部材
２５、３５ 発光装置

Claims (8)

  1. 複数の第１凹部を備える基体を準備する工程と、
    前記第１凹部内に、仮止め材を配置し、
    該第１凹部に、一対の電極を備える素子をそれぞれ、前記仮止め材によって仮固定する工程と、
    実装面に一対の配線を複数備える集合基板を準備する工程と、
    前記電極に前記配線を当接させ、加熱によって前記集合基板に複数の前記素子を一括固定する工程と、
    前記素子から前記基体を除去する工程と、を含み、
    前記第１凹部は、前記素子の厚み及び前記仮止め材の厚みとの合計厚みである素子の実装方法。
  2. 線膨張係数が５０×１０-6／℃以下の無機材料からなる前記基体を用いる請求項１に記載の素子の実装方法。
  3. 前記集合基板を準備する工程において、前記配線の表面に接合部材を配置し、
    前記集合基板と複数の前記素子を一括固定する工程において、前記接合部材によって、前記集合基板と複数の前記素子とを一括固定する請求項１又は２に記載の素子の実装方法。
  4. 前記第１凹部を同じ径及び深さとする請求項１〜３のいずれか１つに記載の素子の実装方法。
  5. 同じ径及び深さの前記第１凹部と、該第１凹部とは異なる径又は深さの第２凹部とを備える前記基体を用いる請求項１〜４のいずれか１つに記載の素子の実装方法。
  6. 発光素子を素子として用いて、請求項１〜５のいずれか１つに記載の素子の実装方法を行った後、
    前記発光素子ごと又は複数の発光素子群ごとに集合基板を分割する工程を含む発光装置の製造方法。
  7. 前記集合基板を分割する工程の前後に、前記発光素子の側面を光反射部材で被覆する請求項６に記載の発光装置の製造方法。
  8. 前記集合基板を分割する工程の前後に、前記発光素子の光取り出し面を透光部材で被覆する請求項６又は７に記載の発光装置の製造方法。
JP2014196128A 2014-09-26 2014-09-26 素子の実装方法及び発光装置の製造方法 Active JP6446951B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014196128A JP6446951B2 (ja) 2014-09-26 2014-09-26 素子の実装方法及び発光装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014196128A JP6446951B2 (ja) 2014-09-26 2014-09-26 素子の実装方法及び発光装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018228051A Division JP6721029B2 (ja) 2018-12-05 2018-12-05 素子の実装方法及び発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016066765A JP2016066765A (ja) 2016-04-28
JP6446951B2 true JP6446951B2 (ja) 2019-01-09

Family

ID=55805793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014196128A Active JP6446951B2 (ja) 2014-09-26 2014-09-26 素子の実装方法及び発光装置の製造方法

Country Status (1)

Country Link
JP (1) JP6446951B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7011143B2 (ja) 2016-11-30 2022-01-26 日亜化学工業株式会社 発光装置の製造方法
US10186549B1 (en) * 2017-09-20 2019-01-22 Asm Technology Singapore Pte Ltd Gang bonding process for assembling a matrix of light-emitting elements
US11961875B2 (en) 2017-12-20 2024-04-16 Lumileds Llc Monolithic segmented LED array architecture with islanded epitaxial growth
US10879431B2 (en) 2017-12-22 2020-12-29 Lumileds Llc Wavelength converting layer patterning for LED arrays
JP6545889B1 (ja) * 2018-02-14 2019-07-17 ルーメンス カンパニー リミテッド Ｌｅｄディスプレイパネル製造のためのマイクロｌｅｄチップアレイ方法及びこれに用いられるマルチチップキャリア
KR102646798B1 (ko) * 2018-10-16 2024-03-13 주식회사 루멘스 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어
JP6926018B2 (ja) * 2018-03-28 2021-08-25 東レエンジニアリング株式会社 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
JP7223310B2 (ja) * 2018-07-23 2023-02-16 大日本印刷株式会社 保持部材、転写部材、転写部材の製造方法及び発光基板の製造方法
US10923628B2 (en) 2018-09-27 2021-02-16 Lumileds Llc Micrometer scale light emitting diode displays on patterned templates and substrates
US10964845B2 (en) 2018-09-27 2021-03-30 Lumileds Llc Micro light emitting devices
US11271033B2 (en) 2018-09-27 2022-03-08 Lumileds Llc Micro light emitting devices
US10811460B2 (en) 2018-09-27 2020-10-20 Lumileds Holding B.V. Micrometer scale light emitting diode displays on patterned templates and substrates
JP7228130B2 (ja) * 2019-04-10 2023-02-24 大日本印刷株式会社 保持部材、転写部材、転写部材の製造方法及び発光基板の製造方法
US11923398B2 (en) 2019-12-23 2024-03-05 Lumileds Llc III-nitride multi-wavelength LED arrays
US11404473B2 (en) 2019-12-23 2022-08-02 Lumileds Llc III-nitride multi-wavelength LED arrays
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
CN114730715B (zh) * 2020-03-27 2023-04-25 三井金属矿业株式会社 临时固定用组合物及接合结构体的制造方法
TWI740438B (zh) * 2020-03-31 2021-09-21 聚積科技股份有限公司 微型發光二極體的轉移方法
TWI723899B (zh) * 2020-06-15 2021-04-01 賢昇科技股份有限公司 微晶片轉移方法及電子模組
US11626538B2 (en) 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US11901491B2 (en) 2020-10-29 2024-02-13 Lumileds Llc Light emitting diode devices
US11631786B2 (en) 2020-11-12 2023-04-18 Lumileds Llc III-nitride multi-wavelength LED arrays with etch stop layer
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
US11935987B2 (en) 2021-11-03 2024-03-19 Lumileds Llc Light emitting diode arrays with a light-emitting pixel area

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11338385A (ja) * 1998-05-22 1999-12-10 Stanley Electric Co Ltd Ｌｅｄ表示装置の製造方法およびその製造装置
JP2003031847A (ja) * 2001-07-11 2003-01-31 Sony Corp 素子の取り出し方法、及びこれを用いた素子の転写方法、素子の配列方法、画像表示装置の製造方法
US7972031B2 (en) * 2007-05-31 2011-07-05 Nthdegree Technologies Worldwide Inc Addressable or static light emitting or electronic apparatus
JP2012015438A (ja) * 2010-07-05 2012-01-19 Citizen Holdings Co Ltd 半導体発光装置
JP6079209B2 (ja) * 2012-12-19 2017-02-15 日亜化学工業株式会社 発光装置およびその製造方法

Also Published As

Publication number Publication date
JP2016066765A (ja) 2016-04-28

Similar Documents

Publication Publication Date Title
JP6446951B2 (ja) 素子の実装方法及び発光装置の製造方法
JP6008940B2 (ja) 半導体発光装置及びその製造方法
EP2197051B1 (en) Light emitting device and method for manufacturing same
TWI517455B (zh) 發光裝置
JP2013510422A (ja) フリップチップｌｅｄのためのシリコーンベースの反射性アンダーフィル及び熱カプラ
JP5082710B2 (ja) 発光装置
US9515237B2 (en) Method for producing a light emitting device
JP6131555B2 (ja) 発光装置の封止部材の取り外し方法および封止部材を取り外すことが可能な発光装置
JP6447018B2 (ja) 発光装置及び発光装置の製造方法
US20160064630A1 (en) Flip chip led package
US20210265299A1 (en) Nanoparticle backside die adhesion layer
JP6582827B2 (ja) 基板及び発光装置、並びに発光装置の製造方法
JP2000216439A (ja) チップ型発光素子およびその製造方法
JP2005123657A (ja) チップ型発光素子およびその製造方法
JP5702481B2 (ja) 発光装置およびその製造方法
US9917234B2 (en) Method of manufacturing light emitting device
JP6349953B2 (ja) 発光装置の製造方法
JP6721029B2 (ja) 素子の実装方法及び発光装置の製造方法
JP2016127154A (ja) 発光装置
JP6760356B2 (ja) 発光装置及び発光装置の製造方法
JP5509623B2 (ja) 発光装置
JP4367299B2 (ja) 発光素子デバイス及び発光素子デバイスの製造方法
JP7014955B2 (ja) 半導体装置の製造方法
JP2024050128A (ja) 発光装置の製造方法及び発光装置
JP2009135539A (ja) 固体素子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181119

R150 Certificate of patent or registration of utility model

Ref document number: 6446951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250