CN114300369A - 半导体封装结构的制作方法 - Google Patents
半导体封装结构的制作方法 Download PDFInfo
- Publication number
- CN114300369A CN114300369A CN202210229939.XA CN202210229939A CN114300369A CN 114300369 A CN114300369 A CN 114300369A CN 202210229939 A CN202210229939 A CN 202210229939A CN 114300369 A CN114300369 A CN 114300369A
- Authority
- CN
- China
- Prior art keywords
- solder
- lead frame
- manufacturing
- board
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000003466 welding Methods 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 11
- 229910000679 solder Inorganic materials 0.000 claims description 88
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 41
- 229910052718 tin Inorganic materials 0.000 claims description 29
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 28
- 238000005476 soldering Methods 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- SWPMTVXRLXPNDP-UHFFFAOYSA-N 4-hydroxy-2,6,6-trimethylcyclohexene-1-carbaldehyde Chemical compound CC1=C(C=O)C(C)(C)CC(O)C1 SWPMTVXRLXPNDP-UHFFFAOYSA-N 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 239000011701 zinc Substances 0.000 claims description 3
- 238000007639 printing Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 239000000919 ceramic Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 230000001680 brushing effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- LVDRREOUMKACNJ-BKMJKUGQSA-N N-[(2R,3S)-2-(4-chlorophenyl)-1-(1,4-dimethyl-2-oxoquinolin-7-yl)-6-oxopiperidin-3-yl]-2-methylpropane-1-sulfonamide Chemical compound CC(C)CS(=O)(=O)N[C@H]1CCC(=O)N([C@@H]1c1ccc(Cl)cc1)c1ccc2c(C)cc(=O)n(C)c2c1 LVDRREOUMKACNJ-BKMJKUGQSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
本发明涉及一种半导体封装结构的制作方法。所述制作方法中，在对芯片贴装模块和引线框架进行焊接时，在所述引线框架表面的焊接区设置焊料，再将所述焊接区对准并贴合到封装基板上的相应位置，使所述引线框架上的焊料回流，实现所述引线框架和所述芯片贴装模块的焊接，由于引线框架表面较为平坦，便于定位焊料涂敷位置，有助于精确地控制焊料位置和焊料量，降低工艺难度，避免现有技术在封装基板上设置焊锡时存在的控制难度高、工艺风险大的问题。
Description
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种半导体封装结构的制作方法。
背景技术
DCB（Direct Copper Bonding，直接覆铜法）板亦称为陶瓷基覆铜板，因具有高强度、高导热率、可图形化、使用温度宽、热膨胀系数较低及高可靠性等优点，作为芯片的封装基板在大功率电力半导体模块中广泛使用。近年来，在DCB技术的基础上发展出了AMB（Active Metal Bonding，指活性金属钎焊载板），AMB板较DCB板具有更高的热导率及更好的铜层结合力，而且热阻更小，可靠性更高，因而备受业界关注。
在采用DCB板或AMB板等封装基板进行的封装工艺中，芯片先被贴装到封装基板上，然后在模块边缘的端子上涂锡膏或贴焊片，将引线框架（lead frame）与封装基板组装后，经回流焊接在一起。但是，由于贴装芯片后的封装基板表面不平，且端子面积设置得很小（如信号端子设计通常仅约1*1mm2），现有技术在涂锡膏时，锡膏的位置和点胶量很难精确控制，如果锡膏过量，回流后有锡膏溢出的风险，锡膏量少，容易出现空焊；在采用贴焊片的方法时，焊片难以固定位置，焊片漂移后容易导致空焊，因此，现有采用DCB板或AMB板等封装基板进行的封装工艺存在控制难度高和工艺风险大的问题。
发明内容
为了降低焊接封装基板和引线框架的控制难度，提高工艺可靠性，本发明提供一种半导体封装结构的制作方法。
本发明提供的半导体封装结构的制作方法包括如下步骤：
提供待焊接的芯片贴装模块和引线框架，所述芯片贴装模块包括贴装有芯片的封装基板，所述引线框架表面具有用于与所述封装基板焊接的焊接区；
在所述焊接区设置焊料；以及，
将所述引线框架的焊接区对准并贴合到所述封装基板上的相应位置，使所述引线框架上的焊料回流，实现所述引线框架和所述芯片贴装模块的焊接。
可选的，所述焊料为焊锡。
可选的，在所述焊接区设置焊料的方法包括：在所述焊接区形成预设厚度的锡膏；以及，在所述锡膏上粘贴锡片。
可选的，在所述焊接区设置焊料的方法包括：在所述焊接区制作金属支撑结构；以及，将锡片放在所述金属支撑结构上，加热并下压，使所述锡片和所述金属支撑结构粘连。
可选的，在所述焊接区设置焊料的方法包括：在所述焊接区制作金属支撑结构；在所述焊接区处形成预设厚度的锡膏；以及，在所述锡膏上粘贴锡片。
可选的，所述金属支撑结构的材料包括铜、金、银、镍、铝、锡、锌中的至少一种。
可选的，使所述引线框架上的焊料回流时，采用的加热温度为250℃ ~ 350℃。
可选的，所述封装基板为DCB板、AMB板、DPC板、HTCC板或LTCC板。
可选的，所述封装基板边缘具有功率端子和信号端子，所述引线框架具有分别用于与所述功率端子和所述信号端子焊接的多个所述焊接区。
可选的，所述信号端子与所述焊料的接触面小于2mm2。
本发明提供的半导体封装结构的制作方法中，在对芯片贴装模块和引线框架进行焊接时，在所述引线框架表面的焊接区设置焊料，再将所述焊接区对准并贴合到所述封装基板上的相应位置，使所述引线框架上的焊料回流，实现所述引线框架和所述芯片贴装模块的焊接，由于引线框架表面较为平坦，便于定位焊料涂敷位置，有助于精确地控制焊料位置和焊料量，降低工艺难度，避免现有技术在封装基板上设置焊锡时存在的控制难度高、工艺风险大的问题。
附图说明
图1是一种半导体封装结构的剖面结构示意图。
图2是本发明实施例的半导体封装结构的制作方法的流程示意图。
图3是本发明一实施例的半导体封装结构的制作方法在制作过程中的剖面结构示意图。
图4是本发明另一实施例的半导体封装结构的制作方法在制作过程中的剖面结构示意图。
图5是本发明又一实施例的半导体封装结构的制作方法在制作过程中的剖面结构示意图。
图6是本发明一实施例的半导体封装结构的制作方法将带有焊料的引线框架与封装基板进行回流焊接的剖面结构示意图。
附图标记说明：
10-封装基板；20-芯片；30-引线框架；12-焊料层；21-金属线；42a-开口；51-锡膏；52-锡片；53-金属支撑结构；60-塑封材料。
具体实施方式
以下结合附图和具体实施例对本发明的半导体封装结构的制作方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。应当理解，说明书的附图均采用了非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的结构被倒置或者以其它不同方式定位（如旋转），示例性术语“在……上”也可以包括“在……下”和其它方位关系。
图1是一种半导体封装结构的剖面结构示意图。参照图1，一种半导体封装结构包括封装基板10、贴装在所述封装基板10上的芯片20以及与所述封装基板10焊接在一起的引线框架30。芯片20的底部平面（例如是芯片背面）与封装基板10的上表面通过焊料层12接合，芯片20顶表面（例如是芯片正面）的电极端子通过金属线21与封装基板10表面的金属布线层连接，从而实现了芯片20电极端子与封装基板10上电路的电气连接。
图1所示的半导体封装结构例如为大功率芯片封装模块，其中贴装在封装基板10上的芯片20例如为具有较大耐压（如400V~1000V）的功率芯片，更进一步例如是绝缘栅双极型晶体管（IGBT）芯片或HVMOS芯片。根据具体需要，封装基板10可采用DCB板（陶瓷基覆铜板，亦称DBC板）、AMB板（活性金属钎焊载板）、DPC板（Direct Plate Copper，直接镀铜基板）、HTCC板（High-Temperature Co-fired Ceramic，高温共烧多层陶瓷基板）或LTCC板（Low-Temperature Co-fired Ceramic，低温共烧多层陶瓷基板），也可采用其它种类的封装基板。示例的，本发明实施例中，封装基板例如为DCB板或者AMB板。
如图1所示，本发明实施例要制作的半导体封装结构例如是双面散热（DoubleSide Cooled，DSC）封装模块，散热方向如图1中空心箭头所示。芯片20的顶表面和底表面分别连接到一个封装基板上，在这两个封装基板远离芯片20的一侧，还可设置有金属背板，以增强散热。根据模块设计，对于双面散热封装模块，引线框架30与其中一个封装基板10焊接即可。本发明不限于此，在一些实施例中，本发明实施例的半导体封装结构的制作方法也可用于单面散热（Single Side Cooled，SSC）封装模块的制作，单面散热封装模块仅包括贴装芯片的上述封装基板。
上述半导体封装结构在制作时，先将芯片20贴装到封装基板10上形成芯片贴装模块，芯片贴装模块中封装基板10的端部可设置有若干功率端子和若干信号端子，这些功率端子和信号端子的一端与封装基板10内的电路连接，另一端设计为与引线框架30焊接（如图1中虚线圈出位置所示）。由于贴装芯片20后得到的芯片贴装模块表面不平，且端子（尤其是信号端子）面积设置得很小，如果在芯片贴装模块上涂锡膏或贴焊片后再与引线框架30焊接，存在如背景技术所述的控制难度高和工艺风险较大的问题。
为此，本发明实施例中，采用了先在引线框架30上设置焊料然后利用这些焊料，使引线框架30与芯片贴装模块焊接在一起的制作方法，具体说明如下。
图2是本发明实施例的半导体封装结构的制作方法的流程示意图。参照图2，本发明实施例的半导体封装结构的制作方法包括如下步骤：
S1：提供待焊接的芯片贴装模块和引线框架，所述芯片贴装模块包括贴装有芯片的封装基板，所述引线框架表面具有用于与所述芯片贴装模块焊接的焊接区；
S2：在所述焊接区设置焊料；
S3：将所述焊接区对准并贴合到所述封装基板上的相应位置，使所述引线框架上的焊锡回流，实现所述引线框架和所述芯片贴装模块的焊接。
步骤S1中，芯片贴装模块和引线框架作为如图1所示的半导体封装结构的组成部分，可采用常规方法制作而成。如图1所示，所述芯片贴装模块包括贴装有芯片20的封装基板10，所述芯片20和封装基板10之间可通过焊料层12连接。所述封装基板10例如为DCB板或AMB板，也可以是其它适合的封装基板，另一实施例中，封装基板10为DPC板、HTCC板或LTCC板。
示例的，待焊接的芯片贴装模块包括功率端子和信号端子，引线框架30表面具有分别用于连接所述功率端子和所述信号端子的多个焊接区。所述芯片贴装模块上的信号端子较小，例如与引线框架30的焊接面小于2mm2，进一步的，例如约1mm2。引线框架30（leadframe）用于在模塑封装后使芯片贴装模块与外部电学连通，引线框架30上可设置有引脚，焊接区例如设置在引脚上。
本发明实施例通过步骤S2在引线框架30表面的焊接区设置焊料。所述焊料可采用各种适合的焊接材料，此处以焊锡为例进行说明。所述焊锡可采用锡膏和锡片中的至少一种。所述引线框架30上的焊接区的范围可根据引线框架30与封装基板10上的焊接位置具体设置。为了便于操作，提高控制精度，以下作为示例，介绍三种在引线框架30表面的焊接区设置焊锡的方法。
图3是本发明一实施例的半导体封装结构的制作方法在制作过程中的剖面结构示意图。参照图3，一些实施例中，步骤S2中，在引线框架30的焊接区形成预设厚度的焊料（此处例如为锡膏（solder paste）），为了形成预设厚度的焊料，可利用印刷夹具在引线框架30上刷涂锡膏，焊接区形成的锡膏上可再粘贴锡片；具体可包括如下过程：
首先，进行子步骤S2-11，将引线框架30与印刷夹具装配在一起，引线框架30不进行焊接的一面贴在印刷底板41上，印刷框架42设置在要焊接的一面，以形成印刷图形，印刷框架42形成的开口42a露出要刷涂焊料的上述焊接区，该开口42a的深度为锡膏的预设厚度，例如为1μm~1000μm，进一步的，约为100μm~300μm；
然后，进行子步骤S2-12，在印刷框架42上和开口42a处涂敷锡膏51；
接着，进行子步骤S2-13，利用印刷框架42的上表面，刮平锡膏51，剩余的锡膏51通过开口42a被涂敷在引线框架30的焊接区；
然后，进行子步骤S2-14，去除印刷夹具，锡膏51在引线框架30的焊接区成型；
接着，进行子步骤S2-15，在锡膏51上（即远离引线框架30的一侧表面）粘贴锡片52。锡片52一方面可以增加焊料的量，另一方面后续引线框架30与封装基板10接触并回流焊接时，锡片52有助于限定焊料的范围。一些实施例中，步骤S2也可以不进行子步骤S2-15，即仅刷涂形成预设厚度的锡膏，而不粘贴锡片。
图3所示的方法中，由于采用印刷夹具刷涂锡膏，操作方便，并且便于精确确定焊料的位置和焊料量，有助于降低焊接封装基板和引线框架的控制难度，提高工艺可靠性。
图4是本发明另一实施例的半导体封装结构的制作方法在制作过程中的剖面结构示意图。参照图4，一些实施例中，步骤S2采用的是先在引线框架30的焊接区键合金属支撑结构53，再将锡片放在金属支撑结构53上并加热下压使它们粘连的方法，具体可包括如下过程：
首先，进行子步骤S2-21，在引线框架30的焊接区固定设置金属支撑结构53，目的是便于控制焊料的涂敷范围、形状，以及便于确保焊料的厚度；
然后，进行子步骤S2-22，将锡片52放置到金属支撑结构53上；
接着，进行子步骤S2-23，使用工具（例如是吸附锡片52的加热吸嘴）对锡片52进行按压和加热，由于锡片较软，经过加热（例如约200℃~300℃）和压力的作用，能够固定锡片52，对锡片52进行按压和加热的同时，解热使得锡片52和金属支撑结构53形成粘连。子步骤S2-22和S2-23可以同时进行。
金属支撑结构53可设置为具有与要设置的焊料厚度相同或接近的横向尺寸（长度和/或宽度）及纵向尺寸（高度），金属支撑结构53的材质例如包括铜、金、银、镍、锡和锌中的至少一种。金属支撑结构53可包括与引线框架30固定连接的金属线，金属线的端部可通过封装打线（wire bonding）的方式固定在引线框架30上，其固定位置可由打线设备精确判断。金属支撑结构53中的金属线可以不止一条。从上方看，金属支撑结构53可具有由金属线搭接形成的交叉或非交叉的图案，如“一”、“二”或“三”字形，或者X形、十字形或米字形等。
图4所示的方法中，采用金属支撑结构53确定焊料的位置，不需要印刷夹具，并且焊片的形状较规整，焊片和金属支撑结构53形成的固定结构形状可控，在后续与封装基板焊接时，利用金属支撑结构53便于控制焊料的横向和纵向的边界，焊料区域精确可控，有助于降低焊接封装基板和引线框架的控制难度，提高工艺可靠性。
图5是本发明又一实施例的半导体封装结构的制作方法在制作过程中的剖面结构示意图。参照图5，一些实施例中，步骤S2采用的是先在引线框架30表面的焊接区键合金属支撑结构53，再利用印刷夹具在焊接区刷涂形成预设厚度的锡膏后再粘贴锡片的方法，其中，子步骤S2-31与图4中的S2-21采用相同的方法，在引线框架30的焊接区键合金属支撑结构53；子步骤S2-32至S2-35与图3中的S2-11至S2-14可采用相同的方法，在引线框架30的焊接区（即金属支撑结构53的区域）刷涂形成预设厚度的锡膏，不同的是，本实施例中，子步骤S2-35得到的锡膏裹着金属支撑结构53，金属支撑结构53有助于锡膏的定型；根据需要，可以通过子步骤S2-36在锡膏51的远离引线框架30的一侧表面粘贴锡片52，以增加焊料的量，一些实施例中，锡片52也可以不粘贴（即不执行子步骤S2-36）。
图5所示的方法中，利用金属支撑结构53有助于锡膏的定型，相对于图4所示的方法，不需要利用吸嘴加热焊片，在后续与封装基板焊接时，利用金属支撑结构53便于控制焊料的横向和纵向的边界，焊接区域可控，有助于降低焊接封装基板和引线框架的控制难度，提高工艺可靠性。
图6是本发明一实施例的半导体封装结构的制作方法将带有焊料的引线框架与封装基板进行回流焊接的剖面结构示意图。参照图6，以图5所示的过程得到的焊料区设置为例，步骤S3中，将引线框架30的焊接区对准并贴合到封装基板10上的相应位置（例如封装基板10贴合芯片20的一面朝上，翻转引线框架30，使引线框架30和封装基板10按照封装的位置组装在一起；或者，使引线框架30上的焊料朝上，翻转封装基板10，使引线框架30和封装基板10按照封装的位置组装在一起），并使引线框架30上的焊料回流，实现所述引线框架30和所述芯片贴装模块的焊接。使引线框架30上的焊料回流时，可将引线框架30（包括焊接区的焊料）以及芯片贴装模块进行加温，温度范围约250℃~350℃。
图6所示的剖面结构中，在引线框架30与封装基板10进行回流焊接时，所述芯片贴装模块中的芯片20与封装基板10之间未设置如图1所示的金属线21，本发明不限于此，在一些实施例中，芯片20上表面的电极端子可以在步骤S2之前采用封装打线的方法和封装基板10上的金属布线层通过金属线相连，从而在执行步骤S3时，芯片与封装基板10之间设置有金属线。所述金属线也可以在完成步骤S3后再形成。所述金属线可采用金、银、铝或铜等纯金属或者镀钯铜合金，或者其它适合材料。
在步骤S3之后，本发明实施例的半导体封装结构的制作方法还可包括在芯片20上方设置散热基板的步骤以及对已完成电气连接的芯片贴装模块和所连接的部分引线框架利用塑封材料（如图1中的塑封材料60）进行塑封的步骤，如图1所示。所形成的半导体封装结构中，将所述芯片贴装模块的封装基板10与引线框架30焊接，具有模块结构薄型化、部件轻量化、封装工艺和组装模具简易化的优点。
本发明实施例的半导体封装结构的制作方法中，在对芯片贴装模块和引线框架进行焊接时，在所述引线框架表面的焊接区设置焊料，再将所述焊接区对准并贴合到封装基板上的相应位置，使所述引线框架上的焊料回流，实现所述引线框架和所述芯片贴装模块的焊接，由于引线框架表面较为平坦，便于定位焊料涂敷位置，有助于精确地控制控制焊料位置和焊料量，降低工艺难度，避免现有技术在封装基板上设置焊锡时存在的控制难度高、工艺风险大的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种半导体封装结构的制作方法，其特征在于，包括：
提供待焊接的芯片贴装模块和引线框架，所述芯片贴装模块包括贴装有芯片的封装基板，所述引线框架表面具有用于与所述封装基板焊接的焊接区；
在所述焊接区设置焊料；以及，
将所述引线框架的焊接区对准并贴合到所述封装基板上的相应位置，使所述引线框架上的焊料回流，实现所述引线框架和所述芯片贴装模块的焊接。
2.如权利要求1所述的制作方法，其特征在于，所述焊料为焊锡。
3.如权利要求2所述的制作方法，其特征在于，在所述焊接区设置焊料的方法包括：
在所述焊接区形成预设厚度的锡膏；以及，
在所述锡膏上粘贴锡片。
4.如权利要求2所述的制作方法，其特征在于，在所述焊接区设置焊料的方法包括：
在所述焊接区制作金属支撑结构；以及，
将锡片放在所述金属支撑结构上，加热并下压，使所述锡片和所述金属支撑结构粘连。
5.如权利要求2所述的制作方法，其特征在于，在所述焊接区设置焊料的方法包括：
在所述焊接区制作金属支撑结构；
在所述焊接区处形成预设厚度的锡膏；以及，
在所述锡膏上粘贴锡片。
6.如权利要求4或5所述的制作方法，其特征在于，所述金属支撑结构的材料包括铜、金、银、镍、铝、锡和锌中的至少一种。
7.如权利要求2所述的制作方法，其特征在于，使所述引线框架上的焊料回流时，采用的加热温度为250℃ ~ 350℃。
8.如权利要求1所述的制作方法，其特征在于，所述封装基板为DCB板、AMB板、DPC板、HTCC板或LTCC板。
9.如权利要求1所述的制作方法，其特征在于，所述封装基板边缘具有功率端子和信号端子，所述引线框架具有分别用于与所述功率端子和所述信号端子焊接的多个所述焊接区。
10.如权利要求9所述的制作方法，其特征在于，所述信号端子与所述焊料的接触面小于2mm2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210229939.XA CN114300369A (zh) | 2022-03-10 | 2022-03-10 | 半导体封装结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210229939.XA CN114300369A (zh) | 2022-03-10 | 2022-03-10 | 半导体封装结构的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114300369A true CN114300369A (zh) | 2022-04-08 |
Family
ID=80978627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210229939.XA Pending CN114300369A (zh) | 2022-03-10 | 2022-03-10 | 半导体封装结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114300369A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199657A (ja) * | 1996-01-17 | 1997-07-31 | Oki Electric Ind Co Ltd | 面実装電子部品リード構造 |
| US5939779A (en) * | 1996-05-17 | 1999-08-17 | Lg Semicon Co., Ltd. | Bottom lead semiconductor chip stack package |
| TW466639B (en) * | 1998-09-17 | 2001-12-01 | Tamura Seisakusho Kk | Bump forming method, soldering pretreatment method, soldering method, bump forming device, soldering pretreatment device and soldering device |
| JP2002246526A (ja) * | 2001-02-21 | 2002-08-30 | Kyocera Corp | 半導体素子収納用パッケージ |
| KR20060021750A (ko) * | 2004-09-04 | 2006-03-08 | 삼성테크윈 주식회사 | 플립칩 반도체 패키지 및 그 제조방법 |
| JP2008042039A (ja) * | 2006-08-09 | 2008-02-21 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| US20140077375A1 (en) * | 2012-09-14 | 2014-03-20 | Omron Corporation | Substrate structure, method of mounting semiconductor chip, and solid state relay |
| CN108321134A (zh) * | 2018-04-09 | 2018-07-24 | 黄山宝霓二维新材科技有限公司 | 高功率密度塑封式ipm模块的封装结构及加工工艺 |
| CN111602233A (zh) * | 2018-02-26 | 2020-08-28 | 新电元工业株式会社 | 半导体装置的制造方法 |
| CN112235964A (zh) * | 2020-10-15 | 2021-01-15 | 江苏新安电器股份有限公司 | 一种btc元件的焊接方法 |
-
2022
- 2022-03-10 CN CN202210229939.XA patent/CN114300369A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199657A (ja) * | 1996-01-17 | 1997-07-31 | Oki Electric Ind Co Ltd | 面実装電子部品リード構造 |
| US5939779A (en) * | 1996-05-17 | 1999-08-17 | Lg Semicon Co., Ltd. | Bottom lead semiconductor chip stack package |
| TW466639B (en) * | 1998-09-17 | 2001-12-01 | Tamura Seisakusho Kk | Bump forming method, soldering pretreatment method, soldering method, bump forming device, soldering pretreatment device and soldering device |
| JP2002246526A (ja) * | 2001-02-21 | 2002-08-30 | Kyocera Corp | 半導体素子収納用パッケージ |
| KR20060021750A (ko) * | 2004-09-04 | 2006-03-08 | 삼성테크윈 주식회사 | 플립칩 반도체 패키지 및 그 제조방법 |
| JP2008042039A (ja) * | 2006-08-09 | 2008-02-21 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| US20140077375A1 (en) * | 2012-09-14 | 2014-03-20 | Omron Corporation | Substrate structure, method of mounting semiconductor chip, and solid state relay |
| CN111602233A (zh) * | 2018-02-26 | 2020-08-28 | 新电元工业株式会社 | 半导体装置的制造方法 |
| CN108321134A (zh) * | 2018-04-09 | 2018-07-24 | 黄山宝霓二维新材科技有限公司 | 高功率密度塑封式ipm模块的封装结构及加工工艺 |
| CN112235964A (zh) * | 2020-10-15 | 2021-01-15 | 江苏新安电器股份有限公司 | 一种btc元件的焊接方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101609826B (zh) | 功率半导体模块 | |
| US5813115A (en) | Method of mounting a semiconductor chip on a wiring substrate | |
| US5455390A (en) | Microelectronics unit mounting with multiple lead bonding | |
| JP5198265B2 (ja) | 薄型可撓性基板の平坦な表面を形成する装置及び方法 | |
| CN109256337B (zh) | 一种周长毫米级元件共晶焊接装置及焊接方法 | |
| JPH077038A (ja) | 電子パッケージ | |
| JP2915888B1 (ja) | 配線基板及びその製造方法 | |
| CN111668196A (zh) | 半导体封装件以及相关方法 | |
| CN112201632A (zh) | 一种半导体器件封装结构及半导体器件封装方法 | |
| JP3198331B2 (ja) | 金属端子片を有する回路基板の製造方法、この製造方法により得られる回路基板、およびこの回路基板に対する導体片の接続方法 | |
| CN114300369A (zh) | 半导体封装结构的制作方法 | |
| US20040262644A1 (en) | Hybrid integrated circuit device | |
| JP2583142B2 (ja) | 熱電モジュールの製造方法 | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| CN217883946U (zh) | 电路板以及电子装置 | |
| CN220604681U (zh) | 一种防飞焊的igbt模块电阻预焊接结构 | |
| US20220278085A1 (en) | Method for connecting an electrical device to a bottom unit by using a solderless joint | |
| JP2001210676A (ja) | 半導体装置およびその製造方法 | |
| US20220148944A1 (en) | Electronic device and method for manufacturing electronic device | |
| JP2005116625A (ja) | 電子回路基板、電子部品の実装方法、電子部品モジュール及び電子機器 | |
| EP2800130A1 (en) | Chip-to-substrate transient liquid phase bonding using a spacer | |
| CN117832103A (zh) | 一种信号处理SiP模块堆叠封装方法及封装结构 | |
| JPH0492460A (ja) | 半導体装置 | |
| JP2022152193A (ja) | 半導体装置の製造方法 | |
| CN117855109A (zh) | 一种封装制备系统和封装制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220408 |
|
| RJ01 | Rejection of invention patent application after publication |