JP2002246526A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2002246526A
JP2002246526A JP2001045061A JP2001045061A JP2002246526A JP 2002246526 A JP2002246526 A JP 2002246526A JP 2001045061 A JP2001045061 A JP 2001045061A JP 2001045061 A JP2001045061 A JP 2001045061A JP 2002246526 A JP2002246526 A JP 2002246526A
Authority
JP
Japan
Prior art keywords
external lead
lead terminal
connecting member
semiconductor element
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001045061A
Other languages
English (en)
Inventor
Hironori Tatewana
博記 立和名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001045061A priority Critical patent/JP2002246526A/ja
Publication of JP2002246526A publication Critical patent/JP2002246526A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 外部リード端子の露出表面をNiやAu等の
金属で完全に被覆することができず、外部リード端子に
変色や断線等の原因となる腐蝕が発生する。 【解決手段】 上面に半導体素子2を載置する載置部1
aを有する略四角形の絶縁基体1と、該絶縁基体1の上
面または下面の辺部に一端が前記絶縁基体1の外側に突
出するように接合された複数の外部リード端子5と、前
記各辺部の複数の外部リード端子5の外側端部がそれぞ
れろう付け固定される複数個の金属層6aを有する電気
絶縁性の連結部材6とを具備した半導体素子収納用パッ
ケージであって、前記外部リード端子5は前記連結部材
6の前記金属層6aと対向する面に断面が略半円形状も
しくは略三角形状の凸部5aが形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を収容
する為の半導体素子収納用パッケージに関し、特に複数
の外部リード端子が連結部材により連結された半導体素
子収納用パッケージに関するものである。
【0002】
【従来の技術】近時、LSI(大規模集積回路素子)等
の半導体素子を収容する半導体素子収納用パッケージに
おいては、半導体素子の高密度、高集積化が急激に進
み、電極数が大幅に増大してきており、これに伴って半
導体素子の各電極を外部電気回路に接続する外部リード
端子の線幅及び隣接する外部リード端子間の間隔が極め
て狭いものとなってきた。かかる高密度、高集積化が進
む半導体素子を収容するための半導体素子収納用パッケ
ージとしては、一般に、図5に断面図で、図6に平面図
で示すように、酸化アルミニウム(Al23)質焼結体
から成り、上面に半導体素子12を載置するための載置
部11aおよびこの載置部11aの周辺から外周縁にか
けて導出するタングステン(W)、モリブデン(M
o)、マンガン(Mn)等の高融点金属から成る複数個
のメタライズ配線層13を有する四角形状の絶縁基体1
1と、前記メタライズ配線層13に銀ろう等のろう材を
介して取着され、一端が絶縁基体11の各側辺より外側
に突出する鉄(Fe)ーニッケル(Ni)ーコバルト
(Co)合金又は鉄(Fe)ーニッケル(Ni)合金等
から成る複数個の外部リード端子15と、絶縁基体11
の各辺部の複数の隣接する外部リード端子15の外側端
部がそれぞれろう付け固定されている電気絶縁性の連結
部材16とから構成されているものが知られている。
【0003】上述の半導体素子収納用パッケージにおい
ては、絶縁基体11の載置部11aに半導体素子12を
ガラス、樹脂、ろう材等の接着材を介して接着固定する
とともに半導体素子12の各電極をメタライズ配線層1
3にボンディングワイヤ14を介して電気的に接続し、
しかる後、絶縁基体11の上面に半導体素子12および
ボンディングワイヤ14を封止するようにして図示しな
い樹脂製封止材を固着させることによって最終製品とし
ての半導体装置となり、外部リード端子15を外部電気
回路に接続することによって半導体素子12の各電極は
ボンディングワイヤ14、メタライズ配線層13および
外部リード端子15を介して外部電気回路に接続される
こととなる。
【0004】なお、上述の半導体素子収納用パッケージ
において、前記連結部材16は隣接する外部リード端子
15間の間隔を一定に維持するとともに外力印加による
外部リード端子15の大きな変形を有効に防止する作用
をなし、図7に図5の要部拡大断面図で示すように、連
結部材16に予め複数個の金属層16aを被着させてお
き、該各金属層16aに各外部リード端子15を銀ろう
等のろう材18を介しろう付けすることによって連結部材
16に外部リード端子15がろう付け固定されている。
【0005】このような前記連結部材16は例えば、酸
化アルミニウム(Al23)質焼結体で、金属層16a
はタングステン(W)、モリブデン(Mo)、マンガン
(Mn)等の高融点金属で形成されており、酸化アルミ
ニウム(Al23)、酸化珪素(SiO2)、酸化カル
シウム(CaO)、酸化マグネシウム(MgO)等のセ
ラミック原料粉末に有機溶剤、溶媒を添加混合して泥漿
状と成し、これを従来周知のドクターブレード法やカレ
ンダロール法によりシート状に成形してセラミックグリ
ーンシート(セラミック生シート)を得、次に前記セラ
ミックグリーンシートに、タングステン(W)等の金属
粉末に有機溶剤、溶媒を添加混合して得た金属ペースト
を従来周知のスクリーン印刷法等により所定パターンに
印刷塗布し、しかる後、前記金属ペーストが印刷塗布さ
れたセラミックグリーンシートを切断刃で所定形状に切
断加工するとともに高温(約1500℃)で焼成するこ
とによって製作されている。
【0006】また、前記連結部材16に被着されている
金属層16aはその厚みが10〜25μmで端部が連結
部材16の外辺よりも0.1〜0.25mm内側に位置
するように連結部材16の幅よりも短い長さとなってい
る。これは金属ペーストが印刷塗布されたセラミックグ
リーンシートを切断刃で所定形状に切断加工する際、切
断部に金属ペーストが塗布されていると金属ペーストが
切断刃に付着してグリーンシートの切断面が汚れてしま
い、隣接する金属層16a間に電気的短絡が発生するの
を防止するためである。
【0007】更に、前記メタライズ配線層13、金属層
16a及び外部リード端子15は、外部リード端子15
をメタライズ配線層13、金属層16aにろう付けした
後、その露出表面にニッケル(Ni)や金(Au)等の
耐蝕性に優れ、且つろう材と濡れ性の良い金属がめっき
法により被着されており、該ニッケル(Ni)や金(A
u)等のめっき金属によってメタライズ配線層13、金
属層16a及び外部リード端子15の酸化腐蝕が有効に
防止されるとともに、メタライズ配線層13へのボンデ
ィングワイヤ14の接合、金属層16aと外部リード端
子15との接合、外部リード端子15と外部電気回路と
の接続が確実、強固なものとなっている。
【0008】また更に、前記連結部材16はその端部が
隣接する連結部材16の端部に鉄―ニッケルーコバルト
合金(FeーNiーCo合金)又は鉄―ニッケル合金
(FeーNi合金)等から成る結合金具17を介し接合
されて枠状をなしており、これによって外力印加による
外部リード端子15の変形がより有効に防止されるよう
になっている。
【0009】
【発明が解決しようとする課題】しかしながら、従来の
半導体素子収納用パッケージは、連結部材16に被着さ
れている金属層16aの厚みが10〜25μmと薄いこ
と、金属層16aの端部が連結部材16の外辺よりも
0.1〜0.25mm内側に位置していること等から連
結部材16に被着されている金属層16aに外部リード
端子15をろう付けした場合、金属層16aの端部にお
いて連結部材16と外部リード端子15との間に間隔が
10〜25μmの極めて狭い間隙Aが形成されてしま
い、その結果、金属層16aに外部リード端子15をろ
う付けした後、外部リード端子15の露出表面にニッケ
ル(Ni)や金(Au)等の金属をめっき法により形成
する際、前記間隙Aの間隔が狭いことから間隙A内にめ
っき液を十分に入り込ませることができなくなってこの
間隙Aに対応する外部リード端子15の表面をニッケル
(Ni)や金(Au)等の金属で完全に被覆することが
できなかった。そのため、外部リード端子15の間隙A
に対応する表面に大気中に含まれる水分等が作用すると
そこを起点として外部リード端子15が腐蝕を受け、外
部リード端子15に変色や断線が発生したり、外部リー
ド端子15が金属層16aより外れ隣接する外部リード
端子15間に電気的短絡を招来したりする欠点を有して
いた。
【0010】本発明は上記事情に鑑みて案出されたもの
であり、その目的は、連結部材に被着させた金属層にろ
う付けされた外部リード端子の露出表面をニッケル(N
i)や金(Au)等の金属で完全に被覆し、外部リード
端子に変色等の原因となる腐蝕が発生するのを有効に防
止して内部に収容する半導体素子を所定の外部電気回路
に長期間にわたり安定、且つ確実に電気的接続すること
ができる半導体素子収納用パッケージを提供することに
ある。
【0011】
【課題を解決するための手段】本発明は、上面に半導体
素子を載置する載置部を有する略四角形の絶縁基体と、
該絶縁基体の上面または下面の辺部に一端が前記絶縁基
体の外側に突出するように接合された複数の外部リード
端子と、前記各辺部の複数の外部リード端子の外側端部
がそれぞれろう付け固定される複数個の金属層を有する
電気絶縁性の連結部材とを具備した半導体素子収納用パ
ッケージであって、前記外部リード端子は前記連結部材
の前記金属層と対向する面に断面が略半円形状もしくは
略三角形状の凸部が形成されていることを特徴とするも
のである。
【0012】本発明の半導体素子収納用パッケージによ
れば、外部リード端子のうち連結部材の金属層と対向す
る面に断面が略半円形状もしくは略三角形状の凸部を形
成したことから連結部材の金属層に外部リード端子をろ
う付けした際、連結部材と外部リード端子との間に形成
される間隙は広くなり、その結果、金属層に外部リード
端子をろう付けした後、外部リード端子の露出表面にニ
ッケル(Ni)や金(Au)等の金属をめっき法により
形成するとめっき液が連結部材と外部リード端子との間
に良好に入り込み、外部リード端子の露出表面全体をニ
ッケル(Ni)や金(Au)等の金属で完全に被覆する
ことができる。また同時に連結部材の金属層に外部リー
ド端子をろう付けした際、ろう材の一部が凸部周辺に溜
まって金属層と外部リード端子とのろう付け接合が強固
となり、その結果、各外部リード端子は連結部材により
隣接間隔が確実に一定に維持されるとともに外力印加に
よる変形が有効に防止できる。
【0013】
【発明の実施の形態】次に本発明を添付の図面を基に説
明する。図1は本発明の半導体素子収納用パッケージの
実施の形態の一例を示す断面図であり、図2は図1に示
す半導体素子収納用パッケージの平面図、そして図3は
図1の部分拡大断面図である。
【0014】これらの図において、1は絶縁基体、5は
外部リード端子、6は連結部材である。主として、これ
らで半導体素子2を収容するための半導体素子収納用パ
ッケージの本体が構成されている。
【0015】前記絶縁基体1は、例えば酸化アルミニウ
ム(Al23)質焼結体、窒化アルミニウム(AlN)
質焼結体、ムライト(3Al23・2SiO2)質焼結
体、窒化珪素(Si34)質焼結体、炭化珪素(Si
C)質焼結体、ガラスセラミックス等の電気絶縁材料か
ら成る略四角平板であり、その上面に半導体素子2を載
置する載置部1aを有し、この載置部1aには半導体素
子2がガラス、樹脂、ろう材等の接着材を介して接着固
定される。
【0016】前記絶縁基体1は、例えば酸化アルミニウ
ム(Al23)質焼結体から成る場合であれば、酸化ア
ルミニウム(Al23)、酸化珪素(SiO2)、酸化
カルシウム(CaO)、酸化マグネシウム(MgO)等
の原材料粉末に適当な有機溶媒、溶剤を添加混合して泥
漿状となすとともにこれを従来周知のドクターブレード
法を採用することによってセラミックグリーンシート
(セラミック生シート)を得、しかる後、これらのセラ
ミックグリーンシートに適当な打ち抜き加工を施すとと
もに複数枚積層し、高温で焼成することによって製作さ
れている。
【0017】また、前記絶縁基体1は半導体素子2を載
置する載置部1aから四辺の外周縁にかけて複数個のメ
タライズ配線層3が被着形成されており、これらメタラ
イズ配線層3の載置部1a周辺部位には半導体素子2の
各電極がボンディングワイヤ4を介して電気的に接続さ
れ、また、絶縁基体1の外周縁に導出された部位には外
部電気回路と接続される外部リード端子5がその一端を
絶縁基体1の側辺より外側に突出するようにして銀ろう
等のろう材8を介して取着されている。
【0018】前記メタライズ配線層3は、例えば、タン
グステン(W)、モリブデン(Mo)、マンガン(M
n)等の高融点金属から成り、これらタングステン
(W)等の金属粉末に適当な有機溶剤及び溶媒を添加混
合して得た金属ペーストを絶縁基体1となるセラミック
グリーンシートに予め従来周知のスクリーン印刷法等に
より所定パターンに印刷塗布しておくことによって絶縁
基体1の載置部1aの周辺から外周縁にかけて被着され
ている。
【0019】なお、前記メタライズ配線層3はその露出
表面にニッケル(Ni)等のろう材との濡れ性の良い金
属をめっき法により1〜5μmの厚みに被着させておく
と、メタライズ配線層3への外部リード端子5の取着を
強固となすことができる。従って、外部リード端子5と
の取着を強固とするには、メタライズ配線層3の露出表
面にニッケル(Ni)等を1〜5μmの厚みに被着して
いる。
【0020】また、前記メタライズ配線層3に銀ろう等
のろう材を介して取着された外部リード端子5は半導体
素子2の電極を外部電気回路に電気的に接続する作用を
成し、鉄―ニッケルーコバルト合金(FeーNiーCo
合金)又は鉄―ニッケル合金(FeーNi合金)等の金
属材料から成り、外部リード端子5を外部電気回路に接
続することによって、絶縁基体1に載置される半導体素
子2の各電極はメタライズ配線層3、ワイヤボンディン
グ4および外部リード端子5を介して外部電気回路に電
気的に接続されることになる。
【0021】前記外部リード端子5は、例えば鉄―ニッ
ケルーコバルト合金(FeーNiーCo合金)等のイン
ゴット(塊)を圧延加工法及び打ちぬき加工法等の従来
周知の金属加工法を採用することによって所定の形状に
形成されている。
【0022】更に、前記外部リード端子5はその外側端
部が絶縁基体1の各辺部毎にまとめて電気絶縁性の材料
からなる4つの連結部材6に所定の間隔をあけて共通に
ろう付け固定されており、これによって各外部リード端
子5は隣接する外部リード端子5同士の間隔が常に一定
に維持され、かつ外力印加による外部リード端子5の大
きな変形が有効に防止されて隣接する外部リード端子5
間の電気的短絡も有効に阻止することができる。また前
記各外部リード端子5は連結部材6に電気的に独立した
状態で支持されていることから各外部リード端子5に電
気的検査装置のプローブを接触させて載置部1aに載置
される半導体素子2の電気特性をチェックする際、その
特性チェックの作業性が良好なものとなる。
【0023】前記連結部材6は、電気絶縁性の材料、例
えば、酸化アルミニウム(Al23)質焼結体等から成
り、酸化アルミニウム(Al23)、酸化珪素(SiO
2)、酸化カルシウム(CaO)、酸化マグネシウム
(MgO)等のセラミック原料粉末に有機溶剤、溶媒を
添加混合して泥漿状と成し、次にこれを従来周知のドク
ターブレード法やカレンダロール法によりシート状に成
形してセラミックグリーンシート(セラミック生シート)
を得るとともに該セラミックグリーンシートを切断刃に
より所定形状に切断し、しかる後、高温(1500℃)
で焼成することによって製作されている。
【0024】また前記連結部材6はその表面に複数個の
金属層6aが被着形成されており、該金属層6aには外
部リード端子5の外側端部が銀ろう等のろう材8を介し
てろう付けされ、これによって複数の外部リード端子5
は連結部材6に所定の間隔をあけて共通に接合固定され
ている。
【0025】前記連結部材6に被着形成されている金属
層6aはタングステン(W)、モリブデン(Mo)、マ
ンガン(Mn)等の金属材料からなり、タングステン
(W)等の金属粉末に有機溶剤、溶媒を添加混合して得
た金属ペーストを前記連結部材6と成るセラミックグリ
ーンシートに予め従来周知のスクリーン印刷法等により
所定パターンに印刷しておくことによつて連結部材6の
所定位置に所定パターンに被着形成されている。
【0026】前記連結部材6に被着形成されている金属
層6aはまたその表面にニッケル(Ni)等のろう材と
の濡れ性の良い金属をめっき法により1〜5μmの厚み
に被着させておくと、金属層6aへの外部リード端子5
の取着を強固となすことができる。従って、前記金属層
6aはその露出表面にニッケル(Ni)等を1〜5μm
の厚みに被着させている。
【0027】更に前記連結部材6はその端部が隣接する
連結部材6の端部に結合金具7を介して接合されて枠状
となっており、これによって外力印加による外部リード
端子5の変形がより有効に防止されるようになってい
る。
【0028】前記結合金具7は鉄―ニッケルーコバルト
合金(FeーNiーCo合金)又は鉄―ニッケル合金
(FeーNi合金)等から成り、連結部材6の端部に予
め金属層を被着させておき、該金属層に結合金具7を銀
ろう等のろう材を介しろう付けすることによつて結合金
具7は各連結部材6を枠状に固定させている。
【0029】なお、前記結合金具7は、例えば、Feー
NiーCo合金等のインゴット(塊)に圧延加工法およ
び打ちぬき加工法等の従来周知の金属加工法を採用する
ことによって所定の形状に形成されている。
【0030】更に、前記外部リード端子5が銀ろう等の
ろう材を介してメタライズ配線層3や金属層6aにろう
付けされた後、メタライズ配線層3、外部リード端子5
の露出表面にニッケル(Ni)、金(Au)等の耐蝕性
に優れ、且つ、ろう材との濡れ性の良い金属をめっき法
により1〜20μmの厚みに被着されている。これによ
り、メタライズ配線層3とボンディングワイヤ4との接
続、およびメタライズ配線層3、金属層6aへの外部リ
ード端子5の取着を強固となすことができるとともに外
部リード端子5を外部電気回路へ確実に電気的接続する
ことができるようになっている。
【0031】本発明においては、図3に示すように、前
記外部リード端子5のうち連結部材6の金属層6aと対
向する面に断面が略半円形状の凸部5aを形成しておく
ことが重要である。
【0032】前記外部リード端子5は連結部材6の金属
層6aと対向する面に断面が略半円形状の凸部5aを有
していることから連結部材6の金属層6aに外部リード
端子5をろう付けした際、連結部材6と外部リード端子
5との間に形成される間隙は広くなり、その結果、金属
層6aに外部リード端子5をろう付けした後、外部リー
ド端子5の露出表面にニッケル(Ni)や金(Au)等
の金属をめっき法により形成するとめっき液が外部リー
ド端子5の露出表面に均等に接触し、外部リード端子5
の露出表面全体にニッケル(Ni)や金(Au)等の金
属を被着させて、外部リード端子5等に酸化腐蝕が発生
するのを有効に防止することができる。また同時に連結
部材6の金属層6aに外部リード端子5をろう付けした
際、ろう材8の一部が凸部5a周辺に溜まって金属層6
aと外部リード端子5とのろう付け接合が強固となり、
その結果、各外部リード端子5は連結部材6により隣接
間隔が確実に一定に維持されるとともに外力印加による
変形が有効に防止される。これによって半導体素子収納
用パッケージの信頼性を極めて高いものとなすとともに
内部に収容する半導体素子2を長期間にわたって所定の
外部電気回路に確実に電気的接続することが可能とな
る。
【0033】なお、前記外部リード端子5に形成する断
面が略半円形状をなす凸部5aは外部リード端子5を例
えば、プレス加工し、平坦な外部リード端子5の下面に
断面が略半円形状の突起部を設けることによって、或い
は外部リード端子5の一部を下方に円弧状に屈曲加工す
ることによって形成される。
【0034】また前記外部リード端子5に形成する凸部
5aは略半円形状のものの他に図4に示すごとく断面が
略三角形状のものであってもよい。この場合も連結部材
6の金属層6aに外部リード端子5をろう付けした際、
連結部材6と外部リード端子5との間に形成される間隙
が広くなり、金属層6aに外部リード端子5をろう付け
した後、外部リード端子5の露出表面にニッケル(N
i)や金(Au)等の金属をめっき法により形成した場
合、めっき液が外部リード端子5の露出表面に均等に接
触し、外部リード端子5の露出表面全体にニッケル(N
i)や金(Au)等の金属を被着させて、外部リード端
子5等に酸化腐蝕が発生するのを有効に防止することが
できる。また同時に連結部材6の金属層6aに外部リー
ド端子5をろう付けした際、ろう材8の一部が凸部5a
周辺に溜まって金属層6aと外部リード端子5とのろう
付け接合を強固とし、これによって各外部リード端子5
は連結部材6で隣接間隔が確実に一定に維持され、かつ
外力印加による変形が有効に防止される。
【0035】また前記外部リード端子5に形成する凸部
5aはその最大高さhを0.2mm以上としておくと連
結部材6の金属層6aに外部リード端子5をろう付けし
た際、連結部材6と外部リード端子5との間に形成され
る間隙の広さをめっき液の入り込みに十分な広さとして
外部リード端子5の露出表面全面にニッケル(Ni)や
金(Au)等の金属をめっき法により形成することがで
きる。従って、前記外部リード端子5に形成する凸部5
aはその最大高さhを0.2mm以上としておくことが
好ましい。
【0036】かくして、本発明の半導体パッケージによ
れば、絶縁基体1の載置部1aに半導体素子2をガラ
ス、樹脂、ろう材等の接着材を介して接着固定するとと
もに半導体素子2の各電極をメタライズ配線層3にボン
ディングワイヤ4を介して電気的に接合し、しかる後、
絶縁基体1の上面を図示しない樹脂製封止剤にて封止す
ることによって最終製品としての半導体装置となる。
【0037】なお、本発明は上述の実施の形態に限定さ
れるものではなく、本発明の要旨を逸脱しない範囲であ
れば種々の変更は可能であり、例えば、上述の実施の形
態では、複数の外部リード端子5の外側端部の下面を連
結部材6の金属層6aにろう付けしたが、外部リード端
子5の外側端部の上面を連結部材6の金属層6aにろう
付けしてもよい。
【0038】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、外部リード端子のうち連結部材の金属層と対向
する面に断面が略半円形状もしくは略三角形状の凸部を
形成したことから連結部材の金属層に外部リード端子を
ろう付けした際、連結部材と外部リード端子との間に形
成される間隙は広くなり、その結果、金属層に外部リー
ド端子をろう付けした後、外部リード端子の露出表面に
ニッケル(Ni)や金(Au)等の金属をめっき法によ
り形成するとめっき液が連結部材と外部リード端子との
間に良好に入り込み、外部リード端子の露出表面全体を
ニッケル(Ni)や金(Au)等の金属で完全に被覆す
ることができ、外部リード端子に酸化腐蝕が発生するの
を有効に防止している。また同時に連結部材の金属層に
外部リード端子をろう付けした際、ろう材の一部が凸部
周辺に溜まって金属層と外部リード端子とのろう付け接
合が強固となり、その結果、各外部リード端子は連結部
材により隣接間隔が確実に一定に維持されるとともに外
力印加による変形が有効に防止される。これによって半
導体素子収納用パッケージの信頼性を極めて高いものと
なすとともに内部に収容する半導体素子を長期間にわた
って所定の外部電気回路に確実に電気的接続することが
可能となる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの実施の
形態の一例を示す断面図である。
【図2】図1に示す半導体素子収納用パッケージの平面
図である。
【図3】図1に示す半導体素子収納用パッケージの要部
拡大断面図である。
【図4】本発明の他の実施形態を示す要部拡大断面図で
ある。
【図5】従来の半導体素子収納用パッケージの断面図で
ある。
【図6】図5に示す半導体素子収納用パッケージの平面
図である。
【図7】図5に示す半導体素子収納用パッケージの要部
拡大断面図である。
【符号の説明】
1:絶縁基体 1a:搭載部 2:半導体素子 3:メタライズ配線層 4:ボンディングワイヤ 5:外部リード端子 6:連結部材 6a:金属層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 上面に半導体素子を載置する載置部を有
    する略四角形の絶縁基体と、該絶縁基体の上面または下
    面の辺部に一端が前記絶縁基体の外側に突出するように
    接合された複数の外部リード端子と、前記各辺部の複数
    の外部リード端子の外側端部がそれぞれろう付け固定さ
    れる複数個の金属層を有する電気絶縁性の連結部材とを
    具備した半導体素子収納用パッケージであって、前記外
    部リード端子は前記連結部材の前記金属層と対向する面
    に断面が略半円形状もしくは略三角形状の凸部が形成さ
    れていることを特徴とする半導体素子収納用パッケー
    ジ。
JP2001045061A 2001-02-21 2001-02-21 半導体素子収納用パッケージ Pending JP2002246526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001045061A JP2002246526A (ja) 2001-02-21 2001-02-21 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001045061A JP2002246526A (ja) 2001-02-21 2001-02-21 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2002246526A true JP2002246526A (ja) 2002-08-30

Family

ID=18906928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001045061A Pending JP2002246526A (ja) 2001-02-21 2001-02-21 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2002246526A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300369A (zh) * 2022-03-10 2022-04-08 绍兴中芯集成电路制造股份有限公司 半导体封装结构的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300369A (zh) * 2022-03-10 2022-04-08 绍兴中芯集成电路制造股份有限公司 半导体封装结构的制作方法

Similar Documents

Publication Publication Date Title
JP4836760B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP4511376B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP3404277B2 (ja) 半導体素子収納用パッケージ
JP2002246526A (ja) 半導体素子収納用パッケージ
JP2002246499A (ja) 半導体素子収納用パッケージ
JP2002252320A (ja) 半導体素子収納用パッケージ
JP3181013B2 (ja) 半導体素子収納用パッケージ
JP4167576B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3406710B2 (ja) 半導体素子収納用パッケージ
JP2948991B2 (ja) 半導体素子収納用パッケージ
JP3457748B2 (ja) 配線基板
JP4127390B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2710893B2 (ja) リード付き電子部品
JP2717727B2 (ja) 半導体素子収納用パッケージ
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP2543149Y2 (ja) 半導体素子収納用パッケージ
JP3181011B2 (ja) 半導体素子収納用パッケージ
JP3210838B2 (ja) 半導体素子収納用パッケージの製造方法
JP3176246B2 (ja) 半導体素子収納用パッケージ
JP2003224222A (ja) 半導体素子収納用パッケージ
JP2001168220A (ja) 半導体素子収納用パッケージ
JP2813072B2 (ja) 半導体素子収納用パッケージ
JPH0685137A (ja) 半導体素子収納用パッケージの製造方法
JP2003218258A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2543149Z (ja)