JP2003218258A - 光半導体素子収納用パッケージおよび光半導体装置 - Google Patents

光半導体素子収納用パッケージおよび光半導体装置

Info

Publication number
JP2003218258A
JP2003218258A JP2002012044A JP2002012044A JP2003218258A JP 2003218258 A JP2003218258 A JP 2003218258A JP 2002012044 A JP2002012044 A JP 2002012044A JP 2002012044 A JP2002012044 A JP 2002012044A JP 2003218258 A JP2003218258 A JP 2003218258A
Authority
JP
Japan
Prior art keywords
optical semiconductor
input
output terminal
lead wire
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002012044A
Other languages
English (en)
Inventor
Takashi Sawai
隆 澤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002012044A priority Critical patent/JP2003218258A/ja
Publication of JP2003218258A publication Critical patent/JP2003218258A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 熱電冷却素子のリード線と入出力端子の切欠
き部との接合部付近の平板部にクラックが発生するのを
防止するとともにリード線の接合性を良好なものとする
こと。 【解決手段】 入出力端子3の接続部が、枠体2内側の
メタライズ配線層11の形成部内の平板部3lに上下面を
貫通して設けられた切欠き部3kと、切欠き部3kの内
面に上端から下方に平板部3lの厚さの1/5〜4/5
の長さで被着されたメタライズ層とから成り、切欠き部
3kにリード線13が挿入されてメタライズ層にロウ付け
されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光半導体素子を収
納するための光半導体素子収納用パッケージに関し、特
に光半導体素子収納用パッケージに設けられる入出力端
子における熱電冷却素子のリード線の接続部を改善した
ものに関する。
【0002】
【従来の技術】従来、マイクロ波帯やミリ波帯等の高周
波信号を用いる光半導体素子を収納するための光半導体
素子収納用パッケージ(以下、光半導体パッケージとも
いう)を図4〜図6に示す。これらの図において、101
は基体、102は枠体、103は入出力端子、106は光半導体
素子を示す。これら基体101、枠体102、入出力端子103
とで、光半導体素子106を光半導体パッケージ内に収容
するための容器が主に構成される。
【0003】基体101は、光半導体素子106を載置する載
置部101aを有し、載置部101aには光半導体素子106が
熱電冷却素子108を間に介して金(Au)−シリコン
(Si)ロウ材等の接着剤により接着固定される。また
基体101は、鉄(Fe)−ニッケル(Ni)−コバルト
(Co)合金や銅(Cu)−タングステン(W)合金等
の金属材料から成る。枠体102は、基体101の上面に載置
部101aを囲繞するように銀ロウ等のロウ材で接合さ
れ、側部に入出力端子103を嵌着する取付部102aが形成
されたものであり、Fe−Ni−Co合金やFe−Ni
合金等の金属材料から成る。
【0004】入出力端子103は、アルミナ(Al
23),窒化アルミニウム(AlN),ムライト(3A
23・2SiO2)等のセラミックスから成り、枠体1
02の内外に突出する平板部103lの突出部103a,103b
と枠体102に嵌着される立壁部103cとを有している。ま
た、光半導体パッケージの内外を導出するようにモリブ
デン(Mo)−マンガン(Mn),タングステン(W)
等から成る金属ペーストを焼結したメタライズ配線層11
1が、平板部103lの上面に被着されて、光半導体素子10
6と外部電気回路基板とを電気的に接続する。この入出
力端子103は、枠体102を貫通してまたは切り欠いて形成
された取付部102aに銀ロウ等のロウ材を介して嵌着さ
れる。
【0005】この入出力端子103における熱電冷却素子1
08のリード線113の接続部は、図4,図5のように入出
力端子103のメタライズ配線層111形成部内に設けられ、
平板部103lの上面から下面にかけて同一の大きさに切
り欠かれた切欠き部103kが形成されて成る。この切欠
き部103kの内面にはメタライズ層が全面に被着されて
おりリード線113を挿入しロウ付けすることにより、リ
ード線113を正確かつ容易に所定位置に位置決めするこ
とができ、その結果リード線113をメタライズ配線層111
に正確かつ容易に電気的に接続することができるものが
提案されている(特開2000−183254号公報参照)。
【0006】リード端子114は、入出力端子103のメタラ
イズ配線層111に銀ロウ等のロウ材を介して接合され、
外部電気回路と入出力端子103との高周波信号の入出力
を行うものであり、Fe−Ni−Co合金等の金属材料
から成る。
【0007】シールリング104は、枠体102の上面に銀ロ
ウ等のロウ材で接合され入出力端子103を上方より挟持
するとともに、その上面に蓋体105をシーム溶接等によ
り接合するための接合媒体として機能する。
【0008】また、メタライズ配線層111の枠体102外側
には、外部電気回路との高周波信号の入出力を行うため
にリード端子114が銀ロウ等のロウ材で接合され、メタ
ライズ配線層111の枠体102内側には、光半導体素子106
と電気的に接続するためのボンディングワイヤ112が接
合される。
【0009】そして、図6に示すように、基体101の載
置部101aに光半導体素子106を熱電冷却素子108を間に
介して載置固定し、光半導体素子106の各電極をボンデ
ィングワイヤ112を介してメタライズ配線層111に接続す
るとともに、熱電冷却素子108の電極に接続されたリー
ド線113をメタライズ配線層111に半田を介して電気的に
接続する。次に、枠体102の上面に蓋体105を接合し、基
体101と枠体102と入出力端子103とシールリング104と蓋
体105とから成る容器107の内部に、光半導体素子106お
よび熱電冷却素子108を気密に収容する。最後に、枠体1
02の側部の貫通孔に嵌着された筒状の光ファイバ固定部
材110に光ファイバ109の一端を挿通させるとともに、こ
れを半田等の接着剤やレーザ溶接によって接合させ、光
ファイバ109を枠体102に固定することによって最終製品
としての光半導体装置となる。そして、この光半導体装
置において、光ファイバ109を介して内部に収納した光
半導体素子106と外部との光信号の授受が可能となる。
【0010】
【発明が解決しようとする課題】しかしながら、上記特
開平2000−183254号公報に記載された光半導体パッケー
ジでは、熱電冷却素子108のリード線113を入出力端子10
3の接続部に半田付けするとき、切欠き部103kの内面全
面にメタライズ層が形成されていることから、リード線
113の接合強度は十分なものとなるが、リード線113に接
合されるメタライズ層の接合部分の長さが長くなるた
め、リード線113と切欠き部103kとの間の熱膨張係数差
によって接合部分付近の平板部103lにクラックが入る
場合があるという問題点があった。
【0011】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、熱電冷却素子のリード線
と入出力端子の接続部の切欠き部との接合部分付近の平
板部にクラックが発生するのを防止するとともに、リー
ド線の接合性を良好なものとすることである。
【0012】
【課題を解決するための手段】本発明の光半導体素子収
納用パッケージは、上側主面に光半導体素子が熱電冷却
素子を介して載置される載置部を有する基体と、該基体
の前記上側主面に前記載置部を囲繞するように取着さ
れ、側部に貫通孔または切欠きから成る入出力端子の取
付部が形成された金属製の枠体と、上面の一辺側から対
向する他辺側にかけて形成された複数のメタライズ配線
層を有する誘電体から成る平板部および該平板部の上面
に前記複数のメタライズ配線層を間に挟んで接合された
誘電体から成る立壁部から構成されるとともに前記枠体
内側の前記メタライズ配線層に前記熱電冷却素子のリー
ド線の接続部を有して前記取付部に嵌着された前記入出
力端子とを具備した光半導体素子収納用パッケージにお
いて、前記入出力端子の前記接続部は、前記枠体内側の
前記メタライズ配線層の形成部内の前記平板部に上下面
を貫通して設けられた切欠き部と、該切欠き部の内面に
上端から下方に前記平板部の厚さの1/5〜4/5の長
さで被着されたメタライズ層とから成り、前記切欠き部
に前記リード線が挿入されて前記メタライズ層にロウ付
けされていることを特徴とする。
【0013】本発明の光半導体素子収納用パッケージ
は、入出力端子の接続部の切欠き部の内面に上端から下
方に平板部の厚さの1/5〜4/5の長さで被着された
メタライズ層が形成されており、そのメタライズ層に熱
電冷却素子のリード線がロウ付けされることから、リー
ド線と切欠き部との間の熱膨張係数差によって切欠き部
付近に加わる歪みを小さくするとともにリード線と切欠
き部の内面との接合強度を保持することができる。その
結果、平板部の切欠き部付近にクラックが発生するのを
防止でき、リード線が接合部から外れたり接合性が劣化
するのを防止するともに光半導体素子収納用パッケージ
内部の気密性を保持することができる。従って、熱電冷
却素子および光半導体素子の動作が長期にわたって安定
化する。
【0014】本発明の光半導体装置は、本発明の光半導
体素子収納用パッケージと、前記リード線を前記入出力
端子の前記接続部に接続して前記載置部に載置された前
記熱電冷却素子と、前記熱電冷却素子の上面に載置され
前記入出力端子に電気的に接続された光半導体素子と、
前記枠体の上面に接合された蓋体とを具備したことを特
徴とする。
【0015】本発明の光半導体装置は、上記の構成によ
り、上記の特有の作用効果を有する本発明の光半導体素
子収納用パッケージを用いた信頼性の高いものとなる。
【0016】
【発明の実施の形態】本発明の光半導体パッケージにつ
いて以下に詳細に説明する。図1は本発明の光半導体パ
ッケージについて実施の形態の例を示す斜視図であり、
図2は図1の光半導体パッケージにおける入出力端子を
示し、(a)は入出力端子の斜視図、(b)は切欠き部
の拡大断面図である。また、図3は図1の光半導体パッ
ケージに光半導体素子を収容した光半導体装置の断面図
である。
【0017】図1において、1は基体、2は枠体、3は
入出力端子、4はシールリングであり、これらで光半導
体素子6を内部に収容するための容器7(図3)が主に
構成される。
【0018】本発明の基体1は、その上側主面に半導体
レーザ(LD),フォトダイオード(PD)等の光半導
体素子6が熱電冷却素子8を間に介して載置されるため
の載置部1aを有している。基体1は、Fe−Ni−C
o合金,Cu−W等の金属,またはアルミナ,窒化アル
ミニウム,ムライト等のセラミックスから成り、金属か
ら成る場合、例えばFe−Ni−Co合金のインゴット
(塊)に圧延加工や打ち抜き加工等の従来周知の金属加
工法を施すことによって所定形状に製作される。一方、
セラミックスから成る場合、その原料粉末に適当な有機
バインダや溶剤等を添加混合しペースト状と成すととも
に、このペーストをドクターブレード法やカレンダーロ
ール法によってセラミックグリーンシートと成し、しか
る後セラミックグリーンシートに適当な打ち抜き加工を
施し、これを複数枚積層し焼成することによって作製さ
れる。
【0019】なお、基体1が金属から成る場合、その表
面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、
具体的には厚さ0.5〜9μmのNi層と、厚さ0.5〜5μ
mのAu層を順次メッキ法により被着させておくのがよ
く、基体1が酸化腐蝕するのを有効に防止できるととも
に、基体1の上側主面の載置部1aに光半導体素子6を
熱電冷却素子8を間に介して強固に接着固定することが
できる。また、基体1がセラミックスから成る場合、載
置部1aに耐蝕性に優れかつロウ材との濡れ性に優れる
金属、具体的には厚さ0.5〜9μmのNi層と、厚さ0.5
〜5μmのAu層を順次メッキ法により被着させておく
のがよく、載置部1aに光半導体素子6を熱電冷却素子
8を間に介して強固に接着固定することができる。
【0020】枠体2は、基体1の上側主面に載置部1a
を囲繞するように取着され、Fe−Ni−Co合金やF
e−Ni合金等の金属から成る。例えば、Fe−Ni−
Co合金のインゴットをプレス加工により所定枠状とな
すことによって製作される。
【0021】また、枠体2には、内部に収容する光半導
体素子6との間で光信号を授受するための光ファイバ9
が挿通固定される筒状の光ファイバ固定部材10が枠体2
を貫通して銀ロウ等のロウ材を介して接合される。この
光ファイバ固定部材10は、Fe−Ni−Co合金やFe
−Ni合金等の金属から成り、例えばFe−Ni合金の
インゴットをプレス加工して所定の筒状に製作される。
また、光ファイバ固定部材10は、光ファイバ9を挿通可
能な貫通孔10aを有する筒体であり、外部より貫通孔10
aに光ファイバ9の一端を挿通するとともにこれを半田
等の接着剤やレーザ溶接により固定し、これにより光フ
ァイバ9を介して内部に収容する光半導体素子6と外部
との光信号の授受が可能となる。
【0022】入出力端子3は、基体1,枠体2に熱膨張
係数が近似するアルミナセラミックス等のセラミックス
から成り、枠体2の内外に突出する突出部3a,3bを
有する平板部3lと枠体2に嵌着される立壁部3cとか
ら構成される。また、光半導体パッケージの内外を導出
するように、Mo−Mn等から成る金属ペーストを焼結
して成るメタライズ配線層11が平板部3l上面に被着さ
れて、光半導体素子6と外部電気回路基板とを電気的に
接続する。
【0023】本発明において、図2(b)に示すよう
に、入出力端子3のリード線の接続部は、枠体2内側の
メタライズ配線層11の形成部内の平板部3lに上下面を
貫通して設けられた切欠き部3kと、切欠き部3kの内
面に上端から下方に平板部3lの厚さの1/5〜4/5
の長さXで被着されたメタライズ層3mとから成る。長
さXが平板部3lの厚さの1/5未満の場合、切欠き部
3kの内部の半田(ロウ材)溜まりの形成が困難にな
り、リード線13の線方向の力に対する強度が低下すると
いう不具合が生じ易くなる。4/5を超えると、切欠き
部3k内面におけるリード線13の接合部分が長くなり、
リード線13と切欠き部3kとの熱膨張係数差によって切
欠き部3k付近の平板部3lにクラックが生じ易くな
る。
【0024】また、切欠き部3k内面に形成されたメタ
ライズ層3mの厚さは5〜25μmがよい。5μm未満で
は、メタライズ層3mの切欠き部3k内面に対する密着
不良が起きてメタライズ層3mが剥がれ易くなる。25μ
mを超えると、切欠き部3k内面にメタライズ層3m形
成用の金属ペーストを印刷して形成するのが困難にな
る。
【0025】切欠き部3kの平面視形状は、半円形状、
半長円形状、四角形状等のリード線13を挿入可能な種々
の形状とすることができる。また、切欠き部3kの内部
の容積は0.1〜5mm3が好ましい。0.1mm3未満では、
切欠き部3kの内部のロウ材溜りが小さくなり、接合強
度が低下してリード線13の線方向の力に対する強度が低
下する。5mm3を超えると、ロウ材溜りを介して切欠
き部3kに加わる歪みが大きくなり、リード線13と切欠
き部3kとの熱膨張係数差によって切欠き部3k付近の
平板部3lにクラックが生じ易くなる。
【0026】なお、切欠き部3kは、入出力端子3の平
板部3lとなるセラミックグリーンシートに予め所定形
状に打ち抜き加工を施すことによって、熱電冷却素子8
の電極と接続されたリード線13が接続される入出力端子
3の部位に形成される。また、入出力端子3は、枠体2
の側部の貫通孔または切欠きから成る取付部2aに銀ロ
ウ等のロウ材を介して嵌着接合される。
【0027】リード端子14は、入出力端子3のメタライ
ズ配線層11の枠体2外側に銀ロウ等のロウ材を介して接
合され、外部電気回路と入出力端子3との高周波信号の
入出力を行うものであり、Fe−Ni−Co合金等の金
属から成る。またリード端子14は、Fe−Ni−Co合
金等の金属のインゴットを従来周知の圧延加工法や打ち
抜き加工法、エッチング加工法等の金属加工法によっ
て、所定の棒状となるように製作される。また、メタラ
イズ配線層11の枠体2内側には光半導体素子6と電気的
に接続するためのボンディングワイヤ12が接合され
る。
【0028】シールリング4は、枠体2の上面に銀ロウ
等のロウ材で接合され、入出力端子3を上方より挟持す
るとともに、その上面に蓋体5をシーム溶接等により接
合するための接合媒体として機能し、Fe−Ni−Co
合金等の金属から成る。
【0029】そして、図3に示すように、基体1の載置
部1aに光半導体素子6を熱電冷却素子8を間に介して
接着固定し、光半導体素子6の各電極をボンディングワ
イヤ12を介してメタライズ配線層11に接続するととも
に、熱電冷却素子8の電極に接続されたリード線13をメ
タライズ配線層11に半田を介して電気的に接続する。次
に、枠体2の上面に蓋体5を接合し、基体1と枠体2と
入出力端子3とシールリング4と蓋体5とから成る容器
7の内部に光半導体素子6および熱電冷却素子8を気密
に収容する。最後に、枠体2の光ファイバ固定部材10に
光ファイバ9の一端を挿通させるとともにこれを半田等
の接着剤やレーザ溶接によって接合し、光ファイバ9を
枠体2に固定する。これによって最終製品としての光半
導体装置となる。そして、光ファイバ9を介して内部に
収容する光半導体素子6と外部との光信号の授受が可能
となる。
【0030】かくして、本発明の光半導体パッケージ
は、入出力端子の接続部の切欠き部の内面に上端から下
方に平板部の厚さの1/5〜4/5の長さで被着された
メタライズ層が形成されており、そのメタライズ層に熱
電冷却素子のリード線がロウ付けされることから、リー
ド線と切欠き部との間の熱膨張係数差によって切欠き部
付近に加わる歪みを小さくするとともにリード線と切欠
き部の内面との接合強度を保持することができる。その
結果、平板部の切欠き部付近にクラックが発生するのを
防止でき、リード線が接合部から外れたり接合性が劣化
するのを防止するともに光半導体素子収納用パッケージ
内部の気密性を保持することができる。従って、熱電冷
却素子および光半導体素子の動作が長期にわたって安定
化する。
【0031】本発明の光半導体装置は、本発明の光半導
体パッケージと、リード線を入出力端子の接続部に接続
して載置部に載置された熱電冷却素子と、載置部に熱電
冷却素子を介して載置固定され入出力端子に電気的に接
続された光半導体素子と、枠体の上面に接合された蓋体
とを具備したことにより、上記本発明の作用効果を有す
る光半導体パッケージを用いた信頼性の高い光半導体装
置を提供できる。この光半導体装置において、光ファイ
バは光半導体装置が外部電気回路基板等に搭載された後
に設けるかまたは製品としての光半導体装置自体に設け
ておくこともできる。
【0032】
【実施例】本発明の光半導体パッケージの実施例を以下
に説明する。
【0033】図2の入出力端子3を以下のようにして作
製した。先ず、アルミナ、シリカ、カルシア、マグネシ
ア等の原料粉末にバインダー、可塑剤、溶剤等を添加混
合しペースト状と成した。次に、このペーストをドクタ
ーブレード法によって多数個取り用のセラミックグリー
ンシートと成した。次に、平板部3lとなる多数個取り
用のセラミックグリーンシートに、メタライズ層配線層
11形成用のMo−Mnを含む金属ペーストを印刷塗布
し、また切欠き部3kとなる貫通孔を打ち抜き加工で形
成するとともにその貫通孔の内面にメタライズ層3m形
成用の上記金属ペーストを印刷塗布して、これらのセラ
ミックグリーンシートを複数枚積層した。また、立壁部
3cとなる多数個取り用のセラミックグリーンシートを
複数枚積層した。
【0034】さらに、平板部3lとなるセラミックグリ
ーンシートの積層体の上に立壁部3cとなるセラミック
グリーンシートの積層体を積層して入出力端子3となる
積層体を作製した。この積層体を還元雰囲気中約1600℃
の温度で焼成し、入出力端子3の個体に分割することに
よってメタライズ層3mが形成された貫通孔を略半割り
して切欠き部3kが形成された入出力端子3を作製し
た。そして、このとき、切欠き部3kの内面のメタライ
ズ層3mの長さX(図2(b))が平板部3lの厚さの
1/10(サンプルA),1/5(サンプルB),1/2
(サンプルC),4/5(サンプルD),9/10(サン
プルE)である5種の入出力端子3を各10個ずつ作製し
た。また、全てのサンプルA〜Eにおいて、メタライズ
層3mの厚さを10μm、切欠き部3kの内部の容積を1
mm3とした。
【0035】次に、入出力端子3を枠体2の上面を切り
欠いて成る取付部2aに銀ロウ等のロウ材を介して嵌着
接合した。次に、シールリング4を枠体2の上面に銀ロ
ウ等のロウ材で接合し、入出力端子3を上方より狭持す
るようにした。そして、基体1の載置部1aに熱電冷却
素子8をロウ材で接着固定して、5種の光半導体パッケ
ージを各10個ずつ作製した。
【0036】5種の光半導体パッケージについて、熱電
冷却素子8の電極に接続されたリード線13をメタライズ
層3mに半田を介して接続し、平板部3lの切欠き部3
k付近のクラックの発生有無についてそれぞれ確認し
た。その結果、サンプルB〜Dについてはクラックは全
く発生しなかった。
【0037】サンプルAではリード線13の接合不良が発
生した。即ち、リード線13を2.21(N:ニュートン)程
度の小さな力で下方に3回引張る試験を行なったとこ
ろ、10個中2個にリード線13の外れが生じた。
【0038】サンプルEでは、10個中1個に平板部3l
の切欠き部3k付近にクラックが発生した。
【0039】なお、本発明は上記実施の形態および実施
例に限定されるものではなく、本発明の要旨を逸脱しな
い範囲内であれば種々の変更を施すことは何等差し支え
ない。例えば、上記実施の形態ではリード線を切欠き部
に挿入しロウ付けする構成について説明したが、リード
線と同様の導体ピン等の棒状また線状の接続端子を用い
ても本発明と同様の作用効果が得られる。
【0040】
【発明の効果】本発明の光半導体素子収納用パッケージ
は、入出力端子の接続部が、枠体内側のメタライズ配線
層の形成部内の平板部に上下面を貫通して設けられた切
欠き部と、切欠き部の内面に上端から下方に平板部の厚
さの1/5〜4/5の長さで被着されたメタライズ層と
から成り、切欠き部にリード線が挿入されてメタライズ
層にロウ付けされていることにより、リード線と切欠き
部との間の熱膨張係数差によって切欠き部付近に加わる
歪みを小さくするとともにリード線と切欠き部の内面と
の接合強度を保持することができる。その結果、平板部
の切欠き部付近にクラックが発生するのを防止でき、リ
ード線が接合部から外れたり接合性が劣化するのを防止
するともに光半導体素子収納用パッケージ内部の気密性
を保持することができる。従って、熱電冷却素子および
光半導体素子の動作が長期にわたって安定化する。
【0041】本発明の光半導体装置は、本発明の光半導
体素子収納用パッケージと、リード線を入出力端子の接
続部に接続して載置部に載置された熱電冷却素子と、熱
電冷却素子の上面に載置され入出力端子に電気的に接続
された光半導体素子と、枠体の上面に接合された蓋体と
を具備したことにより、上記の特有の作用効果を有する
本発明の光半導体素子収納用パッケージを用いた信頼性
の高いものとなる。
【図面の簡単な説明】
【図1】本発明の光半導体素子収納用パッケージについ
て実施の形態の例を示す斜視図である。
【図2】図1の光半導体素子収納用パッケージにおける
入出力端子について実施の形態の例を示し、(a)は入
出力端子の斜視図、(b)は入出力端子の切欠き部の拡
大断面図である。
【図3】図1の光半導体素子収納用パッケージに光半導
体素子を収納して成る光半導体装置の断面図である。
【図4】従来の光半導体素子収納用パッケージの斜視図
である。
【図5】図4の光半導体素子収納用パッケージにおける
入出力端子を示し、(a)は入出力端子の斜視図、
(b)は入出力端子の切欠き部の拡大断面図である。
【図6】図4の光半導体素子収納用パッケージに光半導
体素子を収納して成る光半導体装置の断面図である。
【符号の説明】
1:基体 1a:載置部 2:枠体 2a:取付部 3:入出力端子 3k:切欠き部 6:光半導体素子 8:熱電冷却素子 11:メタライズ配線層 13:リード線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 上側主面に光半導体素子が熱電冷却素子
    を介して載置される載置部を有する基体と、該基体の前
    記上側主面に前記載置部を囲繞するように取着され、側
    部に貫通孔または切欠きから成る入出力端子の取付部が
    形成された金属製の枠体と、上面の一辺側から対向する
    他辺側にかけて形成された複数のメタライズ配線層を有
    する誘電体から成る平板部および該平板部の上面に前記
    複数のメタライズ配線層を間に挟んで接合された誘電体
    から成る立壁部から構成されるとともに前記枠体内側の
    前記メタライズ配線層に前記熱電冷却素子のリード線の
    接続部を有して前記取付部に嵌着された前記入出力端子
    とを具備した光半導体素子収納用パッケージにおいて、
    前記入出力端子の前記接続部は、前記枠体内側の前記メ
    タライズ配線層の形成部内の前記平板部に上下面を貫通
    して設けられた切欠き部と、該切欠き部の内面に上端か
    ら下方に前記平板部の厚さの1/5〜4/5の長さで被
    着されたメタライズ層とから成り、前記切欠き部に前記
    リード線が挿入されて前記メタライズ層にロウ付けされ
    ていることを特徴とする光半導体素子収納用パッケー
    ジ。
  2. 【請求項2】 請求項1記載の光半導体素子収納用パッ
    ケージと、前記リード線を前記入出力端子の前記接続部
    に接続して前記載置部に載置された前記熱電冷却素子
    と、前記熱電冷却素子の上面に載置され前記入出力端子
    に電気的に接続された光半導体素子と、前記枠体の上面
    に接合された蓋体とを具備したことを特徴とする光半導
    体装置。
JP2002012044A 2002-01-21 2002-01-21 光半導体素子収納用パッケージおよび光半導体装置 Pending JP2003218258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002012044A JP2003218258A (ja) 2002-01-21 2002-01-21 光半導体素子収納用パッケージおよび光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002012044A JP2003218258A (ja) 2002-01-21 2002-01-21 光半導体素子収納用パッケージおよび光半導体装置

Publications (1)

Publication Number Publication Date
JP2003218258A true JP2003218258A (ja) 2003-07-31

Family

ID=27649367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002012044A Pending JP2003218258A (ja) 2002-01-21 2002-01-21 光半導体素子収納用パッケージおよび光半導体装置

Country Status (1)

Country Link
JP (1) JP2003218258A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103329260A (zh) * 2011-07-26 2013-09-25 京瓷株式会社 半导体元件收纳用封装体、具备其的半导体装置及电子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103329260A (zh) * 2011-07-26 2013-09-25 京瓷株式会社 半导体元件收纳用封装体、具备其的半导体装置及电子装置
US8952518B2 (en) 2011-07-26 2015-02-10 Kyocera Corporation Semiconductor device housing package, and semiconductor apparatus and electronic apparatus including the same

Similar Documents

Publication Publication Date Title
JP4931851B2 (ja) パッケージおよび電子装置
JP4373831B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2003218258A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP5235612B2 (ja) パッケージ及び電子装置
JP2004356391A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3642739B2 (ja) 半導体素子収納用パッケージ
JP3762261B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3615697B2 (ja) 半導体素子収納用パッケージ
JP3914764B2 (ja) 光半導体装置
JP3810334B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4497762B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2003046180A (ja) 入出力端子および光半導体素子収納用パッケージならびに光半導体装置
JP3527902B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4167576B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003249584A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP4295641B2 (ja) 電子部品収納用パッケージの製造方法
JP3652241B2 (ja) 半導体素子収納用パッケージ
JP3754902B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2002314190A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP4127390B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3696817B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3716185B2 (ja) 半導体素子収納用パッケージ
JP4594166B2 (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051129