JP2004356391A

JP2004356391A - 半導体素子収納用パッケージおよび半導体装置

Info

Publication number: JP2004356391A
Application number: JP2003152382A
Authority: JP
Inventors: Hiroyuki Ichimaru; 裕之一丸
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2003-05-29
Filing date: 2003-05-29
Publication date: 2004-12-16

Abstract

【課題】半導体素子収納用パッケージを小型化するとともに気密性を高め、信号を良好に伝送させること。
【解決手段】上面に第１の線路導体１１が形成されたセラミックスから成る第１の平板部３ａと、第１の平板部３ａ上に積層され、上面の一辺から対向する他辺に向かって第１の線路導体１１と平行でかつ第１の線路導体１１と上下方向で重ならないように延びるとともに途中で下面にかけて延びている第２の線路導体１２が形成されたセラミックスから成る第２の平板部３ｂとを有しており、第２の線路導体１２は第１の平板部３ａの上面の他辺側に延出しており、第１の線路導体１１の一端部に第１のリード端子５ａが接続され、第２の線路導体１２の一端部に第２のリード端子５ｂが接続されているとともに、第２のリード端子５ｂは第１のリード端子５ａよりも短い入出力端子３とこれを具備する半導体装置。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体素子を収納するための半導体素子収納用パッケージ（以下、パッケージともいう）を図４、図５、図６に示す。図４はパッケージの平面図、図５は図４のパッケージの断面図、図６は従来のパッケージの他の例を示す断面図である。これらの図において、２１は四角形状の基体、２２は枠体、２３は入出力端子を示し、これら基体２１、枠体２２、入出力端子２３とで、内部空間に半導体素子２４を収容する容器が基本的に構成される。
【０００３】
基体２１は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金、銅（Ｃｕ）−タングステン（Ｗ）等の金属から成り、基体２１の上側主面の中央部には、半導体集積回路素子（ＩＣ、ＬＳＩ）、半導体レーザ（ＬＤ）、フォトダイオード（ＰＤ）等の半導体素子２４を載置するための載置部２１ｂが設けられている。
【０００４】
基体２１の上側主面の外周部には、載置部２１ｂを囲繞するようにして接合された枠体２２が立設されている。この枠体２２は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成り、基体２１に銀（Ａｇ）ロウ等のロウ材を介してロウ付けされる。
【０００５】
枠体２２は、側部に貫通孔または切欠きから成る入出力端子２３を取り付けるための取付部が形成されている。そして、アルミナ（Ａｌ_２Ｏ_３）質焼結体等のセラミックスから成る入出力端子２３が枠体２２の取付部にＡｇロウ等のロウ材を介してロウ付けされる。
【０００６】
入出力端子２３は、上面に一辺から対向する他辺にかけて形成された枠体２２の内外を導通する線路導体を有する四角形状の平板部およびこの平板部の上面に線路導体の一部を間に挟んで接合された直方体状の立壁部とから成り、この入出力端子２３の枠体２２外面側の線路導体にはＦｅ−Ｎｉ−Ｃｏ合金等の金属から成るリード端子２５がＡｇロウ等のロウ材を介して電気的に接続されることによってパッケージが製作される
このような構成のパッケージの載置部２１ｂに半導体素子２４を載置固定した後、半導体素子２４の電極と入出力端子２３の枠体２２内側の線路導体とをボンディングワイヤ等の電気的接続手段（図示せず）で電気的に接続し、枠体２２の上面にＦｅ−Ｎｉ−Ｃｏ合金等から成る蓋体２６をシーム溶接法等の溶接法により接合することによって、製品としての半導体装置と成る。そして、ネジ止め部２１ａにネジを挿入し、基体２１を外部電気回路基板にネジ止め固定する。この半導体装置は、リード端子２５が外部電気回路に接続され、半導体素子２４が外部電気回路に電気的に接続されることによって、半導体素子２４が高周波信号で作動することとなる。
【０００７】
また、半導体素子２４がＬＤ、ＰＤ等の光半導体素子である場合には、枠体２２の側部に光ファイバ２７を挿通させるための貫通孔が設けられ、半導体素子２４の光入出力端面と光ファイバ２７の光入出力端面が対向するようにして、光ファイバ２７が枠体２２の貫通孔に挿通固定される（特許文献１参照）。
【０００８】
また、図６に示すように入出力端子２３の外側および内側が階段状となったものも提案されており、このパッケージではリード端子２５の本数が増加しても入出力端子２３の長さが長くなることを防止し、パッケージが大型化することを防止できる（特許文献２参照）。
【０００９】
【特許文献１】
特開２００３−３７２４７号公報
【００１０】
【特許文献２】
特開平２−９７０４１号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に示される構成においては、入出力端子２３の端子数を増加させると、入出力端子２３の長手方向が長くなり、その結果パッケージが大型化してしまい、近時のパッケージの小型化に適さないものとなるという問題点があった。また、入出力端子２３の長手方向が長い場合、入出力端子２３の反りが大きくなり、入出力端子２３を枠体２２の取付部に取り付けた際に枠体２２の取付部との間に隙間を生じ易く、この枠体２２と入出力端子２３との間をロウ材で完全に埋めることができずパッケージ内部の気密を保持できなくなるという問題が発生していた。
【００１２】
さらには、入出力端子２３が長くなると枠体２２との熱膨張差が大きくなって、入出力端子２３に大きな熱応力が加わり、入出力端子２３にクラック等の破損が生じやすくなり、パッケージ内部の気密を保持できなくなったり、入出力端子２３のメタライズ層が断線し、入出力端子２３で信号を入出力できなくなったりするという問題が発生していた。
【００１３】
また特許文献２に示される構成においては、上記の問題点を解決することができるが、パッケージの内側で入出力端子２３の上段に形成された線路導体から半導体素子２４までの距離が大きくなり、半導体素子２４と入出力端子２３の上段に形成された線路導体とをボンディングワイヤ等の電気的手段で接続すると電気的手段で接続する長さが長くなってインダクタンス成分が増大し、線路導体を伝送する信号に伝送損失が発生してしまうという問題点があった。
【００１４】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、入出力端子の長手方向の大きさを小さくすることでパッケージの小型化を可能にするとともに気密性を高め、信号を良好に伝送させることにある。
【００１５】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子を載置する載置部が形成された四角形状の金属製の基体と、該基体の前記上側主面の外周部に前記載置部を囲繞するように取着され、側部に形成された貫通孔または切欠きから成る入出力端子の取付部が形成された金属製の枠体と、前記取付部に嵌着された、前記枠体の内外を電気的に導通する線路導体を有するセラミックスから成る入出力端子とを具備しており、該入出力端子は、上面の前記枠体外側の一辺から対向する前記枠体内側の他辺にかけて第１の線路導体が形成されたセラミックスから成る第１の平板部と、前記第１の線路導体の両端部が露出するように前記第１の平板部上に積層され、上面の前記枠体外側の一辺から対向する前記枠体内側の他辺に向かって前記第１の線路導体と平行でかつ前記第１の線路導体と上下方向で重ならないように延びるとともに途中で下面にかけて延びている第２の線路導体が形成されたセラミックスから成る第２の平板部と、前記第２の線路導体の前記枠体外側の一端部が露出するように前記第２の平板部上に積層された立壁部とを有しており、前記第２の線路導体は前記第１の平板部の上面の他辺側に延出しており、前記第１の線路導体の前記枠体外側の一端部に第１のリード端子が接続され、前記第２の線路導体の前記枠体外側の一端部に第２のリード端子が接続されているとともに、該第２のリード端子は前記第１のリード端子よりも短いことを特徴とするものである。
【００１６】
本発明の半導体素子収納用パッケージによれば、入出力端子は、上面の枠体外側の一辺から対向する枠体内側の他辺にかけて第１の線路導体が形成されたセラミックスから成る第１の平板部と、第１の線路導体の両端部が露出するように第１の平板部上に積層され、上面の枠体外側の一辺から対向する枠体内側の他辺に向かって第１の線路導体と平行でかつ第１の線路導体と上下方向で重ならないように延びるとともに途中で下面にかけて延びている第２の線路導体が形成されたセラミックスから成る第２の平板部と、第２の線路導体の枠体外側の一端部が露出するように第２の平板部上に積層された立壁部とを有していることより、入出力端子の長手方向を従来の半分程度にまで短くすることができる。その結果、パッケージ本体の小型化が可能となるとともに、入出力端子の反りを低減させパッケージ内部の気密を保持でき、さらに入出力端子の破損を防止し、そして入出力端子で信号を良好に入出力させることができる。
【００１７】
さらに、第２の線路導体は第１の平板部の上面の他辺側に延出していることから、第２の線路導体が他辺側でボンディングワイヤ等の電気的手段によって半導体素子に接続される場合であっても、ボンディングワイヤ等の電気的手段の長さが長くなることを防止でき、電気的手段のインダクタンス成分が増大するのを防止して、信号に伝送損失が発生するのを有効に防止することができる。また、第１の平板部の線路方向の長さを短くできることから、パッケージ本体を小型にできる。
【００１８】
また、第２の線路導体は第２の平板部の上面の枠体外側の一辺から対向する枠体内側の他辺に向かって形成され、その途中で貫通導体やキャスタレーション導体が設けられて下面にかけて延びているので、第１の線路導体よりもインピーダンス値が大きく成り易いが、第２のリード端子は第１のリード端子よりも短いことによって、外部電気回路から半導体素子までの第１の線路導体および第２の線路導体の全長におけるそれぞれのインピーダンス値をほぼ同一とすることができる。その結果、第１の線路導体と第２の線路導体とで、信号の伝送特性を同じとすることができる。
【００１９】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように接合された蓋体とを具備していることを特徴とするものである。
【００２０】
本発明の半導体装置によれば、上記本発明の半導体素子収納用パッケージを具備していることから、小型で気密性に関する信頼性の高い半導体装置とできる。
【００２１】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図１は本発明のパッケージについて実施の形態の一例を示す平面図、図２は図１のパッケージを側面から見た断面図である。また、図３（ａ）、（ｂ）は本発明のパッケージにおける入出力端子３の側面図および平面図である。これらの図において、１は基体、２は枠体、３は入出力端子、５はリード端子を示し、主に基体１と枠体２と入出力端子３とで半導体素子４を内部に収納するパッケージが基本的に構成される。
【００２２】
本発明のパッケージは、図１〜図３に示すように、上側主面に半導体素子４が載置される載置部１ｂが形成されている四角形状の金属製の基体１と、この基体１の上側主面の外周部に載置部１ｂを囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子３の取付部２ａが形成された金属製の枠体２と、取付部２ａに嵌着された、枠体２の内外を電気的に導通する線路導体１１，１２を有するセラミックスから成る入出力端子３とを具備しており、入出力端子３は、上面の枠体２外側の一辺から対向する枠体２内側の他辺にかけて第１の線路導体１１が形成されたセラミックスから成る第１の平板部３ａと、第１の線路導体１１の両端部が露出するように第１の平板部３ａ上に積層され、上面の枠体２外側の一辺から枠体２内側の対向する他辺に向かって第１の線路導体１１と平行でかつ第１の線路導体１１と上下方向で重ならないように延びるとともに途中で下面にかけて延びている第２の線路導体１２が形成されたセラミックスから成る第２の平板部３ｂと、第２の線路導体１２の枠体２外側の一端部が露出するように第２の平板部３ｂ上に積層された立壁部３ｃとを有しており、第２の線路導体１２は第１の平板部３ａの上面の他辺側に延出しており、第１の線路導体１１の枠体２外側の一端部に第１のリード端子５ａが接続され、第２の線路導体１２の枠体２外側の一端部に第２のリード端子５ｂが接続されているとともに、第２のリード端子５ｂは第１のリード端子５ａよりも短いものである。
【００２３】
本発明の基体１は、Ｆｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗ等の金属から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すか、射出成形と切削加工等とを施すことによって所定の図１に示すような四角形状等に製作される。基体１の上側主面には、半導体素子４を載置する載置部１ｂが設けられる。この基体１は、半導体素子４が作動時に発する熱を外部に放熱させる放熱板の役割をも果たす。基体１の表面には、酸化腐食の防止や半導体素子４のロウ付け等による載置固定を良好にするために、厚さ０．５〜９μｍのＮｉ層や厚さ０．５〜５μｍの金（Ａｕ）層から成る金属層をめっき法等により被着させておくとよい。また、半導体素子４の熱を効率よく外部へ放熱させるために、半導体素子４がペルチェ素子等の熱電冷却素子（図示せず）に搭載された状態で載置部１ｂに載置固定されていてもよい。
【００２４】
また、基体１の上側主面の外周部には、載置部１ｂを囲繞するようにしてＡｇロウ等のロウ材を介して接合された枠体２が立設されており、枠体２は基体１とともにその内側に半導体素子４を収容する空所を形成する。枠体２は、Ｆｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗ等の金属から成る平面視形状が四角形状の枠状体であり、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施したり、射出成形と切削加工等を施したりすることによって所定形状に製作され、基体１にＡｇロウ等のロウ材を介して接続される。また、枠体２の表面には、酸化腐食の防止や入出力端子３のロウ付け等による嵌着を良好にするために、厚さ０．５〜９μｍのＮｉ層や厚さ０．５〜５μｍのＡｕ層から成る金属層をめっき法等により被着させておくとよい。
【００２５】
また、枠体２には、側部に貫通孔または切欠きから成る入出力端子３を取り付けるための取付部２ａが形成されている。そして、入出力端子３が枠体２の取付部２ａにＡｇロウ等のロウ材を介してロウ付けされる。
【００２６】
入出力端子３は、上面に一辺から対向する他辺にかけて第１の線路導体１１が形成されたセラミックスから成る第１の平板部３ａと、第１の線路導体１１の両端部が露出するように第１の平板部３ａ上に積層され、上面の一辺から対向する他辺に向かって第１の線路導体１１と平行でかつ第１の線路導体１１と上下方向で重ならないように延びるとともに途中で下面にかけて延びている第２の線路導体１２が形成されたセラミックスから成る第２の平板部３ｂと、この第２の平板部３ｂの上面に第２の線路導体１２の枠体２外側の一端部が露出するように一部を間に挟んで積層された直方体の立壁部３ｃとを有しており、第２の線路導体１２はさらに第１の平板部３ａの上面の他辺側に延出している。そして、入出力端子３は、枠体２の側部に設けられた取付部２ａにＡｇロウ等のロウ材を介してロウ付けされる。
【００２７】
入出力端子３を構成する上記の第１および第２の平板部３ａ，３ｂおよび立壁部３ｃは、酸化アルミニウム（Ａｌ_２Ｏ_３）質焼結体、窒化アルミニウム（ＡｌＮ）質焼結体等のセラミックスから成り、セラミックグリーンシートを打ち抜き加工し、セラミックグリーンシートを多層積層し焼成することによって形成される。
【００２８】
入出力端子３に形成された第１の線路導体１１および第２の線路導体１２は、Ｗ，Ｍｏ，Ｍｎ等の導体ペーストを焼成することにより形成され、枠体２外側の線路導体の一端にはＦｅ−Ｎｉ−Ｃｏ合金等の金属から成るリード端子５がＡｇロウ等のロウ材を介して電気的に接続される。リード端子５は、第１の線路導体１１の一端側に接続される第１のリード端子５ａと、第２の線路導体の一端側に接続される第２のリード端子５ｂとから構成され、第２のリード端子５ｂは第１のリード端子５ａよりも短い。
【００２９】
また、入出力端子３を枠体２の取付部２ａにロウ付けするために、入出力端子３となるセラミックグリーンシートを積層したものの下面，側面，上面、すなわち第１の平板部３ａの下面と側面、第２の平板部３ｂの側面、立壁部３ｃの側面と上面にも同じ導体ペーストを焼成してメタライズ層を形成しておくとよい。
【００３０】
第１の線路導体１１および第２の線路導体１２の露出部分ならびに入出力端子３の下面，側面，上面に形成されたメタライズ層には厚さ０．５〜９μｍのＮｉ層や厚さ０．５〜５μｍのＡｕ層から成る金属層をめっき法等により被着させておくことが、線路導体またはメタライズ層の酸化防止やリード端子５等のロウ付けを良好に行なう上で好ましい。
【００３１】
入出力端子３の平板部は第１の平板部３ａと第２の平板部３ｂとから成る段状の構造をしており、これにより長手方向（第１，第２の線路導体１１，１２の線路方向と直交する方向。図３（ｂ）においては紙面上下方向）を従来の図４，図５の入出力端子２３の半分程度にまで短くすることができる。その結果、パッケージ本体の小型化が可能となるとともに、長手方向の長さが短いために入出力端子３の長手方向の反りを低減させることができて、入出力端子３を基体１と枠体２に形成された取付部２ａとにしっかり嵌合させることができるので、パッケージ内部の気密を保持でき、さらに入出力端子３の長手方向の長さを短くすることにより、入出力端子３の基体１と枠体２に接合される長さを短くでき、入出力端子３に加わる基体１および枠体２との熱膨張差による熱応力を小さくできるので入出力端子３の破損を防止して入出力端子３を流れる信号を良好に入出力させることができる。
【００３２】
さらに、第２の線路導体１２は、枠体２の外側の一辺から対向する枠体２の内側の他辺に向かって延びてから途中で下面にかけて延び、第１の平板部３ａの上面に接続されて第１の平板部３ａの他辺側に延出して設けられていることから、第２の線路導体１２が他辺側でボンディングワイヤ等の電気的手段８によって半導体素子４に接続される場合であっても、ボンディングワイヤ等の電気的手段８の長さが第１の線路導体１１の他辺側に接続される場合と同じとなり、第１の線路導体１より長くなることによる電気的手段８のインダクタンス成分が増大するのを防止して、信号に伝送損失が発生するのを有効に防止することができる。
【００３３】
さらにまた、図６に示す従来の入出力端子２３は、パッケージの内側で上段に形成された線路導体を半導体素子２４からボンディングワイヤ等の電気的手段で接続するためのボンディングパッド部分をパッケージの内側の入出力端子２３の上段に設ける必要があるが、入出力端子３においては第１の平板部３ａで半導体素子４との接続を行なうため、この上段のボンディングパッド部分が不要となり、パッケージを小型化することができる。
【００３４】
なお、第１の線路導体１１および第２の線路導体１２は、リード端子５が接続される一端部では幅広としなければならないが、半導体素子４と接続される他端部では、リード端子５が接続されないので幅狭としても問題がない、従って、図３に示すように、他端部では第１の線路導体１１および第２の線路導体１２を一端部よりも幅狭として第１の平板部３ａ上に形成することができる。なお、第２の線路導体１２において、線路幅が変わる箇所では急激に幅を変えるのではなく、漸次幅が狭くなるように線路幅を変化させると良い。これにより、第２の線路導体１２を伝送する信号のインピーダンスを漸次変化させることができ、信号に発生する反射損失を最小限に抑えることができる。
【００３５】
また、第２の線路導体１２は第２の平板部３ｂの上面から途中で下面にかけて延び、その途中に貫通導体やキャスタレーション導体等の接続用導体１２ａが設けられるので、第１の線路導体１１よりもインピーダンス値が大きく成り易いが、第２のリード端子５ｂは第１のリード端子５ａよりも短いことによって、外部電気回路から半導体素子４までの第１の線路導体１１および第２の線路導体１２の全長におけるインピーダンス値をほぼ同一とすることができる。その結果、第１の線路導体１１と第２の線路導体１２とで、信号の伝送特性を同じとすることができる。
【００３６】
第２の線路導体１２を平板部３ｂの上面から途中で下面にかけて延びる部分に貫通導体１２ａを使う場合は、貫通導体１２ａは、第２の平板部３ｂの第２のリード端子５ｂが接合される部位の直下に形成するとよく、第２のリード端子５ｂを伝送する信号を第２の線路導体１２を経由させずに直接貫通導体１２ａに伝送させることができ、伝送損失の発生を最小限に抑えることができる。
【００３７】
また、キャスタレーション導体による場合は、第２の線路導体１２は、第２の平板部３ｂの他辺の端まで延び、他辺に設けられたキャスタレーションによって上面から下面にかけて延ばされて第１の平板部３ａの上面に電気的に接続されて平板部３ａの他辺側に延出される。キャスタレーション導体による場合は、第２の平板部３ｂの他辺の上面から第１の平板部３ａの上面への接続状態が目視により確認可能となる。
【００３８】
上記構成のパッケージの載置部１ｂに半導体素子４を載置した後、半導体素子４の電極と入出力端子３の第１の線路導体１１および第２の線路導体１２の枠体２内側の部位とをボンディングワイヤ等の電気的手段８で電気的に接続し、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等から成る蓋体６をシーム溶接法等の溶接法により接合し、半導体素子４を気密に封止することにより、製品としての半導体装置となる。
【００３９】
また、半導体素子４がＬＤ、ＰＤ等の光半導体素子である場合には、枠体２の側部に光ファイバ７を挿通させるための貫通孔２ｂが設けられ、半導体素子４の光入出力端面と光ファイバ７の光入出力端面が対向するようにして、貫通孔２ｂに石英等の透光性材料からなる光ファイバ７がロウ付け等により挿通固定される。
【００４０】
そして、ネジ止め部１ａにネジを挿入し基体１を外部電気回路基板にネジ止め固定し、リード端子５を外部電気回路に接続することにより、半導体装置内部に収納した半導体素子４が外部電気回路に電気的に接続され、半導体素子４が電気信号で作動することとなる。
【００４１】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは可能である。
【００４２】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、上側主面に半導体素子を載置する載置部が形成された四角形状の金属製の基体と、基体の上側主面の外周部に載置部を囲繞するように取着され、側部に形成された貫通孔または切欠きから成る入出力端子の取付部が形成された金属製の枠体と、取付部に嵌着された、枠体の内外を電気的に導通する線路導体を有するセラミックスから成る入出力端子とを具備しており、入出力端子は、上面の枠体外側の一辺から対向する枠体内側の他辺にかけて第１の線路導体が形成されたセラミックスから成る第１の平板部と、第１の線路導体の両端部が露出するように第１の平板部上に積層され、上面の枠体外側の一辺から対向する枠体内側の他辺に向かって第１の線路導体と平行でかつ第１の線路導体と上下方向で重ならないように延びるとともに途中で下面にかけて延びている第２の線路導体が形成されたセラミックスから成る第２の平板部と、第２の線路導体の枠体外側の一端部が露出するように第２の平板部上に積層された立壁部とを有しており、第２の線路導体は第１の平板部の上面の他辺側に延出しており、第１の線路導体の枠体外側の一端部に第１のリード端子が接続され、第２の線路導体の枠体外側の一端部には第２のリード端子が接続されているとともに、第２のリード端子は第１のリード端子よりも短いことより、入出力端子の長手方向を従来の半分程度にまで短くすることができ、パッケージ本体の小型化が可能となるとともに、入出力端子の反りを低減させパッケージ内部の気密を保持でき、さらに入出力端子の破損を防止し、そして入出力端子で信号を良好に入出力させることができる。
【００４３】
さらに、第２の線路導体が他端側でボンディングワイヤ等の電気的手段によって半導体素子に接続される場合であっても、ボンディングワイヤ等の電気的手段の長さが長くなることを防止でき、電気的手段のインダクタンス成分が増大するのを防止して、信号に伝送損失が発生するのを有効に防止することができる。
【００４４】
また、第１の平板部の線路方向の長さを短くできることから、パッケージ本体を小型にできる。
【００４５】
また、第２の線路導体は第２の平板部の上面の枠体外側の一辺から対向する枠体内側の他辺に向かって形成され、その途中で貫通導体やキャスタレーション導体が設けられて下面にかけて延びているので、第１の線路導体よりもインピーダンス値が大きく成り易いが、第２のリード端子は第１のリード端子よりも短いことによって、外部電気回路から半導体素子までの第１の線路導体および第２の線路導体の全長におけるインピーダンス値をほぼ同一とすることができる。その結果、第１の線路導体と第２の線路導体とで、信号の伝送特性を同じとすることができる。
【００４６】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置されるとともに入出力端子に電気的に接続された半導体素子と、枠体の上面に枠体の内側を塞ぐように接合された蓋体とを具備していることより、小型で気密性に関する信頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの実施の形態の一例を示す平面図である。
【図２】図１の半導体素子収納用パッケージの断面図である。
【図３】（ａ）は入出力端子の実施の形態の一例を示す側面から見た断面図であり、（ｂ）は平面図である。
【図４】従来の半導体素子収納用パッケージの例を示す平面図である。
【図５】図４の半導体素子収納用パッケージの側面から見た断面図である。
【図６】従来の半導体素子収納用パッケージの他の例を示す断面図である。
【符号の説明】
１：基体
１ｂ：載置部
２：枠体
２ａ：取付部
３：入出力端子
３ａ：第１の平板部
３ｂ：第２の平板部
３ｃ：立壁部
４：半導体素子
５：リード端子
５ａ：第１のリード端子
５ｂ：第２のリード端子
６：蓋体
１１：第１の線路導体
１２：第２の線路導体

Claims

上側主面に半導体素子を載置する載置部が形成された四角形状の金属製の基体と、該基体の前記上側主面の外周部に前記載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された金属製の枠体と、前記取付部に嵌着された、前記枠体の内外を電気的に導通する線路導体を有するセラミックスから成る入出力端子とを具備しており、該入出力端子は、上面の前記枠体外側の一辺から対向する前記枠体内側の他辺にかけて第１の線路導体が形成されたセラミックスから成る第１の平板部と、前記第１の線路導体の両端部が露出するように前記第１の平板部上に積層され、上面の前記枠体外側の一辺から対向する前記枠体内側の他辺に向かって前記第１の線路導体と平行でかつ前記第１の線路導体と上下方向で重ならないように延びるとともに途中で下面にかけて延びている第２の線路導体が形成されたセラミックスから成る第２の平板部と、前記第２の線路導体の前記枠体外側の一端部が露出するように前記第２の平板部上に積層された立壁部とを有しており、前記第２の線路導体は前記第１の平板部の上面の他辺側に延出しており、前記第１の線路導体の前記枠体外側の一端部に第１のリード端子が接続され、前記第２の線路導体の前記枠体外側の一端部に第２のリード端子が接続されているとともに、該第２のリード端子は前記第１のリード端子よりも短いことを特徴とする半導体素子収納用パッケージ。
請求項１記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように接合された蓋体とを具備していることを特徴とする半導体装置。