JP5189597B2 - 接続端子及びこれを用いたパッケージ並びに電子装置 - Google Patents

接続端子及びこれを用いたパッケージ並びに電子装置 Download PDF

Info

Publication number
JP5189597B2
JP5189597B2 JP2009539102A JP2009539102A JP5189597B2 JP 5189597 B2 JP5189597 B2 JP 5189597B2 JP 2009539102 A JP2009539102 A JP 2009539102A JP 2009539102 A JP2009539102 A JP 2009539102A JP 5189597 B2 JP5189597 B2 JP 5189597B2
Authority
JP
Japan
Prior art keywords
line conductor
conductor
line
grounding
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009539102A
Other languages
English (en)
Other versions
JPWO2009057691A1 (ja
Inventor
真広 辻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009539102A priority Critical patent/JP5189597B2/ja
Publication of JPWO2009057691A1 publication Critical patent/JPWO2009057691A1/ja
Application granted granted Critical
Publication of JP5189597B2 publication Critical patent/JP5189597B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、高密度配線が可能な接続端子及びこれを用いた高周波半導体素子またはこれら高周波素子を搭載する電子回路が収納されるパッケージ並びに電子装置に関する。
近年、情報通信機器において情報量が増大するにつれ、信号伝送用の電子回路が高周波化するとともに配線数が増加している。電子部品を収納するパッケージにおいても、高周波化とともにパッケージ内外を接続する端子数が増加する傾向にある。電子部品をパッケージ内部に気密封止して収納した電子装置の一例を図８に示す。図８（ａ）はパッケージの平面図、図８（ｂ）はパッケージの断面を示す構造図である。
図８に示すパッケージにおいて、入出力端子１０３は、上面の枠体１０２の外側の一辺から対向する枠体１０２内側の他辺にかけて第１の線路導体１１１が形成されたセラミックからなる第１の平板部１０３ａと、第１の線路導体１１１と平行で且つ第１の線路導体１１１と上下方向で重ならないように延びる第２の線路導体１１２が形成されたセラミックスから成る第２の平板部１０３ｂと、を具備するものがあった（例えば、特開２００４−３５６３９１号公報参照）。
このように第１の線路導体１１１と第２の線路導体１１２とを上下方向で重ならないように交互に配置することで、線路導体１１１，１１２の本数が増えても入出力端子１０３の大型化を避けることができる。
しかしながら、近年、電子部品がより高周波の電気信号で作動するようになってきている。第１の線路導体１１１および第２の線路導体１１２を伝送する電気信号が高周波となると、従来の入出力端子およびこれを用いたパッケージでは十分に対応できない問題点があった。
本発明は、上記問題点に鑑みてなされたものであり、その目的は高密度配線が可能で、高周波でも対応できる接続端子及びこれを用いたパッケージ並びに電子装置を提供することにある。
上記の課題を解決するために、本発明の一実施形態にかかる接続端子は、第１乃至第３誘電体層が順次積層され、第１端部と第２端部とを有する積層体に形成される。前記積層体には、前記第１誘電体層の中央部から前記第１端部に向けて配設され、前記第１端部において露出された第１線路導体と、該第１線路導体の両側に隣り合わせて設けられ、前記第１端部において露出された第１接地用線路導体と、前記第２誘電体層の中央部から前記第２端部に向けて配され、前記第２端部において露出された２本の第２線路導体と、該第２線路導体のそれぞれの両側に隣り合わせて設けられ、前記第２端部において露出された第２接地用線路導体と、前記第３誘電体層の中央部から前記第１端部に向けて配設され、前記第１端部において露出された第３線路導体と、前記第３線路導体の両側に隣り合わせて設けられ、前記第１端部において露出された第３接地用線路導体とを有している。さらに、前記積層体の前記中央部において、前記第１線路導体と２本の前記第２線路導体のうち一方の前記第２線路導体とを、および前記第３線路導体と２本の前記第２線路導体のうち他方の前記第２線路導体とを接続する各々の接続導体を備えている。
本発明の一実施形態にかかるパッケージは、キャビティを有する基体の壁部に前記キャビティの内外を導通する上記いずれかの接続端子を備えているものである。
本発明の一実施形態にかかる電子装置は、前記キャビティ内部に搭載された電子素子と、前記キャビティ内部を封止する蓋体とを具備している。
本発明の一実施形態にかかる接続端子は、第１線路導体の両側に隣り合わせて第１接地用線路導体が設けられ、第２線路導体の両側に隣り合わせて第２接地用線路導体が設けられ、第３線路導体の両側に隣り合わせて第３接地用線路導体が設けられ、これらが接続導体で電気的に接続されていることにより、高周波信号でも良好に導通させることができる。また、第１線路導体と第３線路導体とは第１誘電体層と第３誘電体層とに上下に分けて配線されるので高密度配線に対応することができる。
本発明の一実施形態にかかるパッケージは、キャビティを有する基体の壁部にキャビティの内外を導通する上記いずれかの接続端子を備えていることから、パッケージのキャビティ内外で高密度に配線された線路導体によって高周波信号を導通させることができ、高周波で多端子を設けることが可能な小型のパッケージを提供することができる。
本発明の一実施形態にかかる電子装置は、キャビティ内部に搭載された電子素子と、キャビティ内部を封止する蓋体とを具備していることから、小型な高周波電子装置を提供することができる。
本発明の一実施形態にかかる接続端子を示す図であり、図１（ａ）は接続端子の斜視図、図１（ｂ）は接続端子の分解斜視図である。 本発明の一実施形態にかかる接続端子の分解斜視図である。 （ａ），（ｂ）はそれぞれ本発明の一実施形態にかかる接続端子を示す斜視図である。 本発明の一実施形態の接続端子を示す図であり、（ａ）は接続端子の断面図、（ｂ）は接続端子の平面図、（ｃ）は接続端子の正面図である。 （ａ）〜（ｅ）は図４に示す接続端子の各誘電体層における導体パターンを示す平面図である。 本発明の一実施形態にかかる接続端子を示す図であり、（ａ）は、線路導体と接地導体とをＧ（接地）−Ｓ（信号）−Ｓ（信号）−Ｇ（接地）の順序で配置した例の平面図である。また、（ｂ）は、（ａ）に示す接続端子の正面図である。 本発明の一実施形態にかかるパッケージおよび電子装置の斜視図である。 従来の入出力端子の例を示す図であり、（ａ）はパッケージの平面図、（ｂ）はパッケージの断面を示す構造図である。
本発明の一実施形態にかかる接続端子１０及びこれを用いたパッケージ並びに電子装置について、以下に詳細に説明する。
接続端子１０において、平板部としての第１誘電体層１の上面に第２誘電体層および第３誘電体層３が順次積層されている。第１誘電体層１の上面には中央部１ｂから第１端部１ａ（以下、一端１ａともいう）に向けて、所定周波数の電気信号が伝送される第１線路導体１１が配設され、第１端部１ａにおいて露出されている。第１線路導体１１の両側には、隣り合わせて外部接地回路と電気的に接続される第１接地用線路導体が配設され、第１端部１ａにおいて露出されている。換言すると、第２誘電体層２は、第１線路導体１１および第１接地用線路導体１２の一端部１１ａ，１２ａが露出されるように第１誘電体層１の上面に積層されている。第２誘電体層２の中央部２ｂから第２端部２ｃ（以下、他端２ｃともいう）に向けては２本の第２線路導体２１が配設され、第２端部２ｃにおいて露出されている。第２線路導体２１のそれぞれの両側には隣り合わせて第２接地用線路導体２２が設けられ、第２端部において露出されている。換言すると、第３誘電体層３は第２線路導体２１および第２接地用線路導体２２の他端２１ｃ，２２ｃ部が露出されるように他端２１ｃ，２２ｃ部を除いて第２誘電体層２上面に接合されている。第３誘電体層の中央部３ｂから一端３ａに向けては所定周波数の電気信号が伝送される第３線路導体３１が配設され、一端３ａにおいて露出されている。第３線路導体３１の両側には第３接地用線路導体３２が隣り合わせて設けられ、一端３ａにおいて露出されている。第１線路導体１１の他端１１ｃと２本の第２線路導体２１のうち一方の第２線路導体２１の一端２１ａとは接続導体４０で接続されている。また、第３線路導体３１の他端３１ｃと２本の第２線路導体のうち他方の第２線路導体の一端２１ａとは接続導体４０で接続されている。
なお、第３誘電体層３上面にはさらに第３線路導体３１の一端３１ａ部および第３接地用線路導体３２の一端３２ａ部を露出するように第４誘電体層４が設けられることにより、接続端子１０の上面側に金属導体等が配置される場合においても、第３接地用線路導体３２及び第３線路導体３１を絶縁することができる。また、この第４誘電体層４によって接続端子１０の一端側１ａと他端側１ｃとを気密に遮断することができ、内部の気密信頼性を要するパッケージの接続端子１として好適に用いることができる。また、第１誘電体層１の下面に下面接地導体６、第４誘電体層４の上面に上面接地導体７が設けられることによって、第１乃至第３線路導体１１，２１，３１を外部ノイズから遮蔽するとともに、接続端子１０をロウ付けによって金属等と接合することができる。
接続端子１０において、図１に示すように、第１線路導体１１の両側には第１線路導体１１と所定間隔を隔てて第１接地用線路導体１２が平行するように設けられる。第２線路導体２１の両側には第２線路導体２１と所定間隔を隔てて第２接地用線路導体２２が平行するように設けられる。また、第３線路導体３１の両側には第３線路導体３１と所定間隔を隔てて第３接地用線路導体３２が平行するように設けられる。これによって、第１線路導体１１および第１接地用線路導体１２、第２線路導体２１および第２接地用線路導体２２、そして第３線路導体３１および第３接地用線路導体３２は、いわゆるＧ（接地）−Ｓ（信号）−Ｇ（接地）のコプレーナ線路構造を構成している。Ｇ−Ｓ−Ｇのコプレーナ線路構造とすることにより、第１線路導体１１、第２線路導体２１および第３線路導体３１を伝送する電気信号が高周波であっても良好に伝送させることができる。
第１線路導体１１と第１接地用線路導体１２とは、第１誘電体層１上面に交互に複数本が配置されることによって、１本の第１線路導体１１の両側には第１接地用線路導体１２が配置され、コプレーナ線路構造が構成される。第３線路導体３１および第３接地用線路導体３２も同様にコプレーナ線路構造とされている。
第２線路導体２１は、第２誘電体層２上面に一列に並べて配置され、第１線路導体１１の他端１１ｂから接続導体４０を介して第１線路導体１１に接続されている。また、その隣の第２線路導体２１は、第３線路導体３１から接続導体４０を介して第３線路導体３１に接続されている。第２線路導体２１の間には第２接地用線路導体２２が配置される。このようにして第２線路導体２１と第２接地用線路導体２２とが交互に並べられる。
隣り合わせの２本のうち、一方の第２線路導体２１は下方の第１線路導体１１と接続導体４０を介して接続され、他方の第２線路導体２１は上方の第３線路導体３１と接続導体４０を介して接続され、第２線路導体２１は第１線路導体１１と第３線路導体３１との間の位置に配置される。このように第２線路導体２１から見て、第１線路導体１１および第３線路導体３１は対称的に配置されているので、第１線路導体１１と接続された第２線路導体２１および第３線路導体３１と接続された第３線路導体３１双方の線路におけるインピーダンスのバランスを取り易い。
また、第１線路導体１１と第３線路導体３１とが第２線路導体２１の上下２段に配置されているのに対して、第２線路導体２１は１段の同じ面内に配置されたものに変換されている。これによって、第２線路導体２１と電子部品５５等とを接続する際の接続作業は容易となる。
第２線路導体２１は、第１線路導体１１および第３線路導体３１よりも線幅を狭くすることによって、隣り合う第１線路導体１１同士、および隣り合う第３線路導体３１同士の間隔を狭くすることができ、高密度配線が容易となる。また、第２線路導体２１の線幅を狭くすることによって、第２線路導体２１と第２接地用線路導体２２との間の所定間隔も短くすることができ、高密度配線の観点からは有利である。
第３接地用線路導体３２が第１接地用線路導体１２の直上に配置されている場合、第２誘電体層２および第３誘電体層３の一端２ａ，３ａ側の側面に、後述するキャスタレーション導体５ｂを第１接地用線路導体１２から第３接地用線路導体３２まで形成することによって、第１接地用線路導体１２と第３接地用線路導体３２とを接地電位（基準電位）に接続することができるため、接地電位が安定する。
好ましくは、第１線路導体１１の直上に第３接地用線路導体３２を配置するのがよい。これによって、第１線路導体１１の直上に接地電位を有する第３接地用線路導体３２が配置され、第１線路導体１１の高周波特性を安定させることができる。また、第１線路導体１１の直上に第３線路導体３１が配置される場合に比べて、第１線路導体１１と第３線路導体３１との距離を隔てることができるので、第１線路導体１１と第３線路導体３１との混信を少なくすることができる。
図２は、本発明の一実施形態にかかる接続端子１０を示す図であり、第１線路導体３１と第３線路導体３１との間の第２誘電体層および第３誘電体層から成る誘電体層の内部に接地層５ａを有している。図２に示すように、接地層５ａと第１接地用線路導体１２及び第３接地用線路導体３１との間には、キャスタレーション導体５ｂが形成され、第１接地用線路導体１２及び第３接地用線路導体３２は電気的に接続されているのがよい。
このように、接地層５ａが設けられることによって、第１接地用導体１２と第３接地用導体３２との間に基準となる接地電位を提供することができる。また、外部から接続端子１に進入するノイズ成分を当該接地層５ａにより遮蔽することもできる。
ここで、図２に示すように、第３接地用線路導体３２は第１線路導体１１の直上に位置するように配置されるとともに、第１接地用線路導体１２は第３線路導体３１の直下に位置するように配置されている。また、第３接地用線路導体３２から第１線路導体１１の直上に近づくようにキャスタレーション導体５ｂが配置されるようになることから、第１線路導体１１直上の接地電位を安定なものとすることができ、第１線路導体１１に高周波信号が効率良く伝送できるようになる。また、第１接地用線路導体１２は第３線路導体３１の直下に近づくようにキャスタレーション導体５ｂが配置されるようになることから、第３線路導体３１直下の接地電位を安定なものとすることができ、第３線路導体３１を高周波信号が効率良く伝送できるようになる。さらに、第１線路導体１１と第３線路導体３１との間の距離が遠ざかり、第１線路導体１１と第３線路導体３１のそれぞれを伝送する高周波信号が干渉し難くなる。
図３（ａ）は、本発明の他の実施形態にかかる接続端子１０を示す斜視図で、第１線路導体１１，第２線路導体２１，第３線路導体３１をそれぞれ２本に分割し、その両側の接地用線路導体１２，２２，３２との間でＧ−Ｓ−Ｓ−Ｇの線路構造を構成する例を示したものである。
そして、２本の第１線路導体１１、２本の第２線路導体２１、２本の第３線路導体３１は、それぞれ１組で差動線路として機能させることができる。差動線路とすれば、２本で１組の線路導体を伝送する電気信号同士を結合させて伝送できるようになり、線路導体１１，２１，３１を伝送する電気信号に透過損失等の伝送損失が生じ難くなる。よって、線路導体１１，２１，３１において高周波電気信号を伝送させることができる。
なお、図３（ａ）においては、第１線路導体１１、第２線路導体２１、第３線路導体３１のいずれをも差動線路とする例を示すが、第１線路導体１１または第３線路導体３１のいずれか一方と、これに接続される第２線路導体２１のみを差動線路としたり、複数配列された第１線路導体１１または第３線路導体３１のうちのいくつかを差動線路としたりしても構わない。
図３（ｂ）は、図１の接続端子１０をさらに多層化した実施形態の例を示す斜視図である。上述において、第１誘電体層１乃至第３誘電体層３の例を示したが、さらにｎ層に多層化し、第１乃至第ｎ誘電体層１〜ｎのそれぞれの表面に上述の第１線路導体１１または第３線路導体３１のように第１線路導体１１を配設し、それらの両側に隣り合わせて第１接地用線路導体１２を配設し、誘電体層１〜ｎの間の中間層２Ａの他端側にｎ本の第２線路導体２１および第２接地用線路導体２２を配設し、これら各々を接続導体４０で接続する構成とすることもできる。
第１乃至第４誘電体層１〜４には、例えばセラミックス等の誘電体を用い、従来周知のセラミックグリーンシート積層法を用いることによって寸法精度の高い接続端子１０が作製できる。
例えば、図５（ａ）〜（ｅ）に示すように、直方体形状の第１誘電体層１の上面に、一端１ａ側の長辺から中央部１ｂにかけてタングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ）等のメタライズ層を印刷することによって、所定周波数の電気信号が伝送される第１線路導体１１と、この第１線路導体１１に隣り合わせて設けられ、外部接地回路と電気的に接続される第１接地用線路導体１２とを形成する。なお、図５（ｄ）に示すように、第１接地用線路導体１２は、第１線路導体１１を取り囲むようにし、第１誘電体層１の他端１ｃ側長辺まで面状に塗布しておくのがよい。
また、図５（ｃ）に示すように、別に用意した第２誘電体層２の上面にも、Ｗ，Ｍｏ，Ｍｎ等のメタライズ層によって、所定周波数の電気信号が伝送される第２線路導体２１と、この第２線路導体２１に隣り合って設けられ、外部接地回路と電気的に接続するための第２接地用線路導体２２となるメタライズペーストのパターンを形成する。さらに図５（ｂ）に示すように、第３誘電体層３の上面にも同様に第３線路導体３１および第３接地用線路導体３２を形成する。
第１線路導体１１，第２線路導体２１、第３線路導体３１及び第１接地用線路導体１２，第２接地用線路導体２２，第３接地用線路導体３２は、例えば、Ｗ，Ｍｏ，Ｍｎ等の粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、第１〜第４誘電体層１〜４となるセラミック生成形体の上面に、予め従来周知のスクリーン印刷法により所定パターンに印刷塗布することにより形成される。
なお、図５（ａ）には、第３誘電体層３の上面に第４誘電体層４を積層する場合の第４誘電体層４を示している。第４誘電体層４は上面全面にメタライズペーストが塗布される。
また、図５（ｅ）には、第１誘電体層１の下面を示している。第１誘電体層１には下面全面にメタライズペーストが塗布される。
そして、これら誘電体層を順に積み重ねて接合し、焼成することによって接続端子１０が作製される。図４は、このようにして作製された接続端子１０を示す。図４において、図４（ａ）は断面図、図４（ｂ）は平面図、図４（ｃ）は正面図を示す。
第２誘電体層２および第３誘電体層３の厚みを変えることによって、第1線路導体１１または第３線路導体３１から第２線路導体２１へ接続される接続導体４０の長さを変えることができる。例えば、第１線路導体１１の一端１１ａから第２線路導体２１までの電気長と、第３線路導体３１の一端３１ａから第２線路導体２１までの電気長とがマッチするように調整することができる。なお電気長とは、線路導体１１，３１上における高周波電気信号の１波長の長さを単位にした長さを意味する。
キャスタレーション導体５ｂは、上記各誘電体層となるセラミック生成形体の一端側の側面に予め溝状のキャスタレーション（切り欠き）を形成しておき、このキャスタレーション内面にＷ，Ｍｏ，Ｍｎ等の粉末に有機溶剤、溶媒を添加混合して得た導体ペーストを吸引印刷法によって塗布しておく。なお、キャスタレーション導体５ｂは、第１線路導体１１の線路方向と交わる一端側１ａの一側面に設けられていればよい。従って、図１および図４乃至図６においては、一側面にのみキャスタレーションが形成されている例を示しているが、これに限られることはなく、第１線路導体１１の線路方向と交わる一端側１ａおよび他端側１ｃの二側面に設けられていても構わない。
キャスタレーション導体５ｂが一端側１ａの一側面に設けられている場合は、後述するパッケージの外側に位置する側面に設けるのがよい。この構成により、パッケージの外部から内部に侵入しようとする外部ノイズ信号をキャスタレーション導体５ｂによってシールドすることができる。
また、図４乃至図６に示すように、第１線路導体１１の線路方向と交わる一端側１ａの側面において、キャスタレーション導体５ｂを第３接地用線路導体３１の端部と接続しておくのが好ましく、第３接地用線路導体３１にリード３１ｅをＡｇ−Ｃｕロウ，Ａｇロウ等によるロウ付け接合する場合、キャスタレーション導体５ｂの内面とリード３１ｅとの間に、ロウ材フィレットを形成することができる。その結果、リード３１ｅを第３接地用線路導体３１に強固に接合することができる。
キャスタレーション導体５ｂを第１線路導体１１の線路方向と交わる一端側１ａおよび他端側１ｃの二側面に設けておくと、第１線路導体１１及び第２線路導体２１におけるインピーダンス特性の整合性をより一層よいものとすることができる。
また、第１線路導体１１の他端１１ｃと第２線路導体２１の一端２１ｂとを、および第３線路導体３１の一端３１ａと第２線路導体２１の一端２１ｂとを電気的に接続するために、接続導体４０がビアホール導体として形成される。
ビアホール導体は、図５（ｂ），図５（ｃ）に示すように、第３誘電体層３となるセラミック生成形体の第３線路導体３１の先端または第２誘電体層２となるセラミック生成形体の第２線路導体２１の先端に貫通孔を設けておき、ここに導体ペーストを埋め込んでおくことによって形成される。
さらに、第１接地用線路導体１２、第２接地用線路導体２２、第３接地用線路導体および接地層５ａ同士はビアホール導体５ｃによって互いに接続しておくとよい。これらビアホール導体５ｃも、図５（ｂ）〜（ｅ）に示すように、各誘電体層となるセラミック生成形体の所定位置に貫通孔を設け、ここに導体ペーストを埋め込んでおくことによって形成される。
これらビアホール導体５ｃは、図５（ｂ）〜（ｅ）に示されるように、第１線路導体１１、第２線路導体２１、第３線路導体３１の近くに線路上の高周波信号の波長λより短い間隔で、例えばλ／４以下の間隔で配置される。
なお、第１線路導体１１と第３線路導体３１との間に配置される接地層５ａは、例えば、図５（ｃ）に示されている第２接地用線路導体２２の一端側のメタライズ層によって実現される。
誘電体層１〜４，ｎは、アルミナ（Ａｌ２Ｏ３）質セラミックス，窒化アルミニウム（ＡｌＮ）質セラミックス，ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）質セラミックス等の誘電体から成り、好ましくは、セラミックグリーンシート積層法によって形成されるのがよい。すなわち、樹脂やガラス等の他の誘電体材料に比べ気密信頼性が高いセラミックスを用いることで接続端子１内外の気密信頼性を向上させることができる。
例えば、接続端子１がＡｌ２Ｏ３質焼結体の場合は、Ａｌ２Ｏ３，酸化珪素（ＳｉＯ２），酸化マグネシウム（ＭｇＯ），酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダ，溶剤，可塑剤，分散剤等を混合添加してペースト状とし、ドクターブレード法やカレンダーロール法を採用することによって誘電体層１〜４，ｎとなるセラミックグリーンシート（セラミック生シート）を形成する。
接続端子１０の第１線路導体１１，第３線路導体３１，第１接地用線路導体１２，第３接地用線路導体３２には、それぞれリード（第１リード１１ｅ，第３リード３１ｅ，第１接地用リード１２ｅ，第３接地用リード３２ｅ）を接続することによって、外部回路との電気的接続を行なうことができる。第１リード１１ｅとその両側の第１接地用リード１２ｅおよび第３リード３１ｅとその両側の第３接地用リード３２ｅとでリード部分においてもＧ−Ｓ−Ｇ構造が構成されている。
これらのリード１１ｅ，３１ｅ，１２ｅ，３２ｅは、従来周知の導電性材料を用いることができるが、特に抵抗率の小さい銅（Ｃｕ）を用いることが望ましい。また、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、例えば厚み０．５〜９μｍのＮｉ層と、厚さ０．５〜５μｍの金（Ａｕ）層とを順次メッキ法により被着させておくのがよく、リード１１ｅ，３１ｅ，１２ｅ，３２ｅが酸化腐食するのを防止できるとともに、リード１１ｅ，３１ｅ，１２ｅ，３２ｅをロウ材によって強固に接合することができる。
次に、図７は、本発明の一実施形態にかかる接続端子１０を用いたパッケージ及びそれを用いた電子装置の実施の形態の一例を示す概略斜視図である。
本発明の一実施形態にかかるパッケージは、上述した接続端子１０と、キャビティを有する基体の壁部にキャビティに通じる開口部５０ａを有した容器体５０と、を備え、開口部５０ａに接続端子１０がキャビティの内外において電気信号を導通するように接合されている。
このような構成によれば、高周波電気信号を導通させる小型のパッケージを実現することができる。
ここで、容器体５０は、ステンレス鋼（ＳＵＳ），銅（Ｃｕ），銅（Ｃｕ）−タングステン（Ｗ），銅（Ｃｕ）−モリブデン（Ｍｏ），鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金等の金属から成る。
この容器体５０は、金属のインゴットを圧延加工やプレス加工，切削加工等の金属加工を施すことにより所定形状に一体成形してもよいし、容器体の底部を成す基板５１と壁部５２とを別々に準備し、この基板５１の上面に銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して壁部５２を接合してもよい。この場合、壁部５２と基板５１との接合は基板５１上面と壁部５２の下面とを、基板５１上面に敷設したプリフォーム状のＡｇ−Ｃｕロウ等のロウ材を介して接合される。
壁部５２には、電子素子５５と外部電子回路とを電気的に接続する接続端子１０を挿着するための開口部５０ａが形成される。
また、容器体５０にセラミックス等の誘電体を用いてもよい。セラミックス製の容器体５０とする場合は、例えば、容器体５０の基板部５１となるセラミックグリーンシート上に壁部５２となり、キャビティとなる貫通開口を設けたセラミックグリーンシートを積層し、これらを焼成することによって作製される。
なお、壁部５２となるグリーンシートを複数層に分け、各層の接続端子１０が配置される部分に図５に示すパターンの導体ペーストを被着させておけば、接続端子１０と一体のパッケージとすることができる。
また、例えば電子素子５５として半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の電子素子５５を収納する場合のパッケ−ジにおいては、壁部５２の一部に電子素子５５と光結合するための光伝送路である光信号入出力窓が形成される。
また、容器体５０は、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と、厚さ０．５〜５μｍの金（Ａｕ）層とを順次メッキ法により被着させておくのがよく、容器体が酸化腐食するのを有効に防止できるとともに、容器体上面に電子素子１５を強固に接着固定することができる。
最後に、上述したパッケージを用いた電子装置について以下に説明する。
本発明の一実施形態に係る電子装置は、上述したパッケージと、キャビティ内部に搭載された電子素子１５と、キャビティ内部を封止する蓋体２０とを具備する。そして、パッケージ外部はリード１１ｅ，３１ｅ，１２ｅ，３２ｅ等によって外部回路基板と接続され、パッケージ内部では第２線路導体２１および第２接地用線路導体２２と電子部品５５の端子とがワイヤボンディング等で接続される。
このような構成によれば、高周波伝送特性に優れた小型の電子装置を提供することができる。
このように、本発明の一実施形態にかかる電子装置は、小型で広帯域な情報処理に好適なものである。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。

Claims (10)

  1. 第１乃至第３誘電体層が順次積層され、第１端部と第２端部とを有する積層体と、
    前記第１誘電体層の中央部から前記第１端部に向けて配設され、前記第１端部において露出された第１線路導体と、
    該第１線路導体の両側に隣り合わせて設けられ、前記第１端部において露出された第１接地用線路導体と、
    前記第２誘電体層の中央部から前記第２端部に向けて配設され、前記第２端部において露出された２本の第２線路導体と、
    該第２線路導体のそれぞれの両側に隣り合わせて設けられ、前記第２端部において露出された第２接地用線路導体と、
    前記第３誘電体層の中央部から前記第１端部に向けて配設され、前記第１端部において露出された第３線路導体と、
    前記第３線路導体の両側に隣り合わせて設けられ、前記第１端部において露出された第３接地用線路導体と、
    前記中央部において、前記第１線路導体と２本の前記第２線路導体のうち一方の前記第２線路導体とを、および前記第３線路導体と２本の前記第２線路導体のうち他方の前記第２線路導体とを接続する各々の接続導体と、
    を備えた接続端子。
  2. 前記第１端部と前記第２端部とは前記積層体の相対する側にあることを特徴とする請求項１記載の接続端子。
  3. 前記第２線路導体は前記第１または第３線路導体よりも線幅が狭いことを特徴とする請求項１記載の接続端子。
  4. 前記第１線路導体の直上に前記第３接地用線路導体が配置されていることを特徴とする請求項１記載の接続端子。
  5. 前記第１線路導体または前記第３線路導体は互いに平行に配設された差動線路とされていることを特徴とする請求項１記載の接続端子。
  6. 前記第１線路導体と前記第３線路導体との間の前記第２誘電体層または前記第３誘電体層に接地層が形成されていることを特徴とする請求項１記載の接続端子。
  7. 前記第１端部の側面において、前記接地層と前記第１接地用線路導体および前記第３接地用線路導体とがキャスタレーション導体によって接続されていることを特徴とする請求項６に記載の接続端子。
  8. 前記接地層と前記第１接地用線路導体および前記第３接地用線路導体とがビアホール導体によって接続されていることを特徴とする請求項６記載の接続端子。
  9. キャビティを有する基体の壁部に前記キャビティの内外を導通する請求項１乃至８のいずれかに記載の接続端子を備えたパッケージ。
  10. 請求項９に記載のパッケージと、前記キャビティ内部に搭載された電子素子と、前記キャビティ内部を封止する蓋体とを具備した電子装置。
JP2009539102A 2007-10-30 2008-10-30 接続端子及びこれを用いたパッケージ並びに電子装置 Expired - Fee Related JP5189597B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009539102A JP5189597B2 (ja) 2007-10-30 2008-10-30 接続端子及びこれを用いたパッケージ並びに電子装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007281069 2007-10-30
JP2007281069 2007-10-30
JP2007308272 2007-11-29
JP2007308272 2007-11-29
JP2009539102A JP5189597B2 (ja) 2007-10-30 2008-10-30 接続端子及びこれを用いたパッケージ並びに電子装置
PCT/JP2008/069749 WO2009057691A1 (ja) 2007-10-30 2008-10-30 接続端子及びこれを用いたパッケージ並びに電子装置

Publications (2)

Publication Number Publication Date
JPWO2009057691A1 JPWO2009057691A1 (ja) 2011-03-10
JP5189597B2 true JP5189597B2 (ja) 2013-04-24

Family

ID=40591075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009539102A Expired - Fee Related JP5189597B2 (ja) 2007-10-30 2008-10-30 接続端子及びこれを用いたパッケージ並びに電子装置

Country Status (4)

Country Link
US (1) US8344259B2 (ja)
EP (1) EP2221867B1 (ja)
JP (1) JP5189597B2 (ja)
WO (1) WO2009057691A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040329A1 (ja) * 2009-09-29 2011-04-07 京セラ株式会社 素子収納用パッケージおよび実装構造体
CN103329260B (zh) * 2011-07-26 2016-05-11 京瓷株式会社 半导体元件收纳用封装体、具备其的半导体装置及电子装置
US9408307B2 (en) 2012-03-22 2016-08-02 Kyocera Corporation Device housing package
JP5902825B2 (ja) * 2012-10-29 2016-04-13 京セラ株式会社 素子収納用パッケージおよび実装構造体
CN104428888B (zh) * 2012-10-30 2017-09-22 京瓷株式会社 电子部件收纳用容器以及电子装置
JP6082114B2 (ja) * 2013-07-26 2017-02-15 京セラ株式会社 素子収納用パッケージおよび実装構造体
CN105144370B (zh) * 2013-09-25 2017-11-14 京瓷株式会社 电子部件收纳用封装件以及电子装置
JP7279527B2 (ja) * 2019-05-31 2023-05-23 株式会社オートネットワーク技術研究所 配線部材
TWI720898B (zh) * 2020-05-28 2021-03-01 欣興電子股份有限公司 具有增加芯層走線面積的載板結構及其製作方法
GB2600918B (en) * 2020-10-30 2022-11-23 Npl Management Ltd Ion microtrap assembly and method of making of making such an assembly
CN117203755A (zh) * 2021-04-27 2023-12-08 京瓷株式会社 半导体封装体以及半导体电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356391A (ja) * 2003-05-29 2004-12-16 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2005108891A (ja) * 2003-09-26 2005-04-21 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6197954A (ja) * 1984-10-19 1986-05-16 Hitachi Ltd 半導体装置
US7020958B1 (en) * 1998-09-15 2006-04-04 Intel Corporation Methods forming an integrated circuit package with a split cavity wall
US6936921B2 (en) * 2002-11-11 2005-08-30 Kyocera Corporation High-frequency package
JP2004349476A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置
EP1775765B1 (en) * 2004-06-28 2018-05-02 Mitsubishi Electric Corporation Multilayer dielectric substrate and semiconductor package
US7947908B2 (en) * 2007-10-19 2011-05-24 Advantest Corporation Electronic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356391A (ja) * 2003-05-29 2004-12-16 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2005108891A (ja) * 2003-09-26 2005-04-21 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置

Also Published As

Publication number Publication date
WO2009057691A1 (ja) 2009-05-07
EP2221867B1 (en) 2017-08-02
JPWO2009057691A1 (ja) 2011-03-10
US20100252313A1 (en) 2010-10-07
US8344259B2 (en) 2013-01-01
EP2221867A4 (en) 2013-02-13
EP2221867A1 (en) 2010-08-25

Similar Documents

Publication Publication Date Title
JP5189597B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
EP2237316B1 (en) Connection terminal, package using the same and electronic device
JP6283094B2 (ja) 電子部品収納用パッケージおよび電子装置
WO2015129731A1 (ja) 電子部品収納用パッケージおよび電子装置
JP2009158511A (ja) 入出力端子及び半導体素子収納用パッケージ
JP5926290B2 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
JP5241609B2 (ja) 構造体，接続端子，パッケージ、並びに電子装置
JP4804373B2 (ja) 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP7145311B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP4511376B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP2004356391A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2004134413A (ja) 半導体素子収納用パッケージおよび半導体装置
WO2024014433A1 (ja) 配線構造体および電子モジュール
JP6042773B2 (ja) 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置
JP2004349568A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2003273276A (ja) 入出力端子および半導体素子収納用パッケージ
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2002314190A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3810334B2 (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5189597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees