JP2004349476A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004349476A
JP2004349476A JP2003144917A JP2003144917A JP2004349476A JP 2004349476 A JP2004349476 A JP 2004349476A JP 2003144917 A JP2003144917 A JP 2003144917A JP 2003144917 A JP2003144917 A JP 2003144917A JP 2004349476 A JP2004349476 A JP 2004349476A
Authority
JP
Japan
Prior art keywords
semiconductor device
magnetic
envelope
semiconductor chip
magnetic particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003144917A
Other languages
English (en)
Inventor
Yoshiaki Fukuzumi
嘉晃 福住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003144917A priority Critical patent/JP2004349476A/ja
Priority to US10/649,731 priority patent/US20040232536A1/en
Publication of JP2004349476A publication Critical patent/JP2004349476A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】高コスト化を招くことなくデータ保持特性に優れた信頼性の高い磁性素子を備えた半導体装置を提供することを目的とする。
【解決手段】磁性素子を備えた半導体チップ１１を封止する外囲器１３中に、球状の磁性体粒１４を散在させたことを特徴とする。パッケージ１３中に磁性体粒１４が散在されていることにより、外部からの漏洩磁界等は磁性体粒１４に吸収され、磁性素子にはほとんど印加されない。そのため、磁性素子の誤動作の原因となる磁界を効果的に遮蔽することが出来る。また、球状に整形された磁性体粒１４は、形状磁気異方性が生じないため、外部からの漏洩磁界に応じてそのスピンの向きを変化することが容易となる。従って、より少量の磁性体粒で効果的な磁気シールド効果を実現し、ＭＲＡＭ製品の低コスト化と高信頼化が実現できる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
この発明は、磁気ランダムアクセスメモリ等のように磁性素子を備えた半導体装置に関する。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ； 以下ＭＲＡＭと略記）とは、情報の記録担体として強磁性体の磁化方向を利用した、記録情報を随時、書き換え、保持、読み出すことができる固体メモリの総称である。
【０００３】
ＭＲＡＭのメモリセルは、通常複数の強磁性体を積層した構造を有する。情報の記録は、メモリセルを構成する複数の強磁性体の磁化の相対配置が、平行か、反平行であるかを２進の情報“１”、“０”に対応させて行う。記録情報の書き込みは、各セルの強磁性体の磁化方向を、クロスストライプ状に配置された書き込み線に電流を流して生じる電流磁界によって反転させることによって行われる。記録保持時の消費電力は原理的にゼロであり、また電源を切っても記録保持が行われる不揮発性メモリである。記録情報の読み出しは、メモリセルの電気抵抗が、セルを構成する強磁性体の磁化方向とセンス電流との相対角、または複数の強磁性層間の磁化の相対角によって変化する現象、いわゆる磁気抵抗効果を利用して行う。
【０００４】
ＭＲＡＭは、従来の誘電体を用いた半導体メモリとその機能を比較すると、（１）完全な不揮発性であり、また１０１５回以上の書き換え回数が可能であること。（２）非破壊読み出しが可能であり、リフレッシュ動作を必要としないため読み出しサイクルを短くすることが可能であること。（３）電荷蓄積型のメモリセルに比べ、放射線に対する耐性が強いこと、等の多くの利点を有している。ＭＲＡＭの単位面積あたりの集積度、書き込み、及び読み出し時間は、おおむねＤＲＡＭと同程度となりうることが予想される。従って、不揮発性という大きな特色を生かし、携帯機器用の外部記録装置、ＬＳＩへの混載用途、さらにはパーソナルコンピュータの主記憶メモリへの応用等が期待されている。
【０００５】
しかしながら、従来のパッケージング技術を用いてＭＲＡＭを作製すると、以下のような問題が生じる。即ち、近年の実装技術の高密度化により、ＭＲＡＭの実使用環境において、電源ライン等が素子近傍を通過し、漏洩磁界により例えばＭＴＪ素子（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ 素子；以下ＭＴＪ素子と略記）の記憶データを破壊する可能性がある。
【０００６】
また、ＭＲＡＭのスイッチング磁界は５０［Ｏｅ］（エルステッド）程度であり、この値を上回る程度の磁界は、例えば電話の受話器等から発生する磁界のように日常至る所において存在する。
【０００７】
従って、ＭＲＡＭをこれらの磁界から保護する何らかの磁気シールド対策を施すことが必要となる。この対策としては、例えばパッケージング工程の後に、ＭＲＡＭ製品を磁性体の箱、つまりＮｉＦｅ製の板等で覆う構成が提案されている。しかし、実装技術の複雑化や高コスト化を招くという問題がある。
【０００８】
また、パッケージング工程内で、ＭＲＡＭチップ（ダイ）を上述したような磁性体の箱（ＮｉＦｅ製の板等）で覆う対策も可能であるが、パッケージング工程の複雑化や高コスト化は避けられない。
【０００９】
更に、パッケージング工程において、磁性体の粉末を利用した磁気シールド対策が提案されている（例えば、特許文献１参照）。この特許文献１に記載されている技術では、磁性体の粉末をパッケージ中に散在させることにより、製造工程の簡単化と低コスト化を図っている。しかし、形状磁気異方性によりスピンの向きが特定方向に固定されたり、磁気シールドの弱い部分が発生したりする恐れがある。このため、必ずしも所期の十分な磁気シールド効果が得られない。
【００１０】
【特許文献１】
米国特許第６，４２９，０４４号
【００１１】
【発明が解決しようとする課題】
上記のように、磁性素子を備えた従来の半導体装置では、データ保持特性を高めて信頼性を向上させようとすると、高コスト化を招くという問題があった。また、製造工程の簡単化と低コスト化を図る磁気シールド技術が提案されているが、必ずしも十分な効果が得られないという問題があった。
【００１２】
この発明は上記事情に鑑みてなされたもので、高コスト化を招くことなく、データ保持特性に優れた信頼性の高い磁性素子を備えた半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
この発明の一態様に係る半導体装置は、磁性素子を備えた半導体チップと、前記半導体チップを封止する外囲器と、前記外囲器中に散在され、球状の磁性体粒とを具備することを特徴とする。
【００１４】
また、この発明の一態様に係る半導体装置は、磁性素子を備えた半導体チップと、ベース材とキャップ材とをシーリング材を介在して接合することにより、前記半導体チップを封止する外囲器と、前記ベース材のチップ側の面及び前記キャップ材の内面に、前記半導体チップを囲むように設けられた磁性膜とを具備することを特徴とする。
【００１５】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。なお、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
【００１６】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体装置について説明するためのもので、プラスティック・パッケージ（外囲器）に封止したＭＲＡＭを例に取って模式的に示す断面図である。
【００１７】
図１に示すように、リードフレーム１５のインナーリード部の内側にはダイパット１７が配置されており、このダイパッド１７上に半導体チップ１１がダイボンディングされて搭載されている。上記半導体チップ１１中には、複数の強磁性体を積層して形成した磁性素子が設けられている（図示せず）。上記リードフレーム１５のインナーリード部と上記半導体チップ１１の外部接続電極（パッド）とは、ボンディングワイヤ１６によって電気的に接続されている。上記半導体チップ１１、上記ダイパッド１７、ボンディングワイヤ１６及び上記リードフレーム１５のインナーリード部はそれぞれ、プラスティック・パッケージ１３によって封止されている。
【００１８】
上記パッケージ１３は、例えばビフェニル系エポキシ樹脂やシリコーン樹脂を用いてモールド形成されており、磁性体粒１４が散在されている。この磁性体粒１４の材料としては、例えばフェライト（ＭＦｅ２Ｏ４、ここでＭ＝Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｍｇ、ＺｎＬｉ０．５Ｆｅ０．５、のいずれか）を含んだものが挙げられる。この磁性体粒１４の形状は、ほぼ球形（球状）であり、その直径が２０μｍ程度、またはそれ以下である。さらに、パッケージ１３中に散在する磁性体粒１４は、パッケージ１３の全体の重量のうち、１ｗｔ％［重量％］以上含まれている。
【００１９】
上記磁性素子としては、例えばＭＴＪ素子を適用する。一般に、ＭＴＪ素子は第１及び第２の書き込み用配線の交点に夫々形成される。このＭＴＪ素子は、スピンの向きが可変であるフリー層と、このフリー層に隣接して設けられたトンネルバリア層と、このトンネルバリア層に隣接して設けられたピン層と、このピン層に隣接して設けられ上記ピン層のスピンの向きを固定する固定層、により形成される。上記フリー層及びピン層は強磁性体から形成され、トンネルバリア層は非強磁性体から形成される。強磁性体としては、例えば遷移金属磁性元素（Ｆｅ、Ｃｏ、Ｎｉ等）またはそれらの合金（例えば、ＣｏＦｅ、ＣｏＦｅＮｉ、ＮｉＦｅ等）が用いられる。また、固定層は反強磁性体（例えば、ＦｅＭｎ、ＩｒＭｎ、ＰｔＭｎ等）により形成される。
【００２０】
上記ＭＴＪ素子の読み出しは、上記フリー層、トンネルバリア層、ピン層、固定層、に順次電流を流し、その抵抗値を増幅・検出することにより行われる。
【００２１】
尚、このようなトンネル型磁気抵抗素子であれば他の磁気抵抗素子、例えば、ＴＭＲ素子（Ｔｕｎｎｅｌ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ 素子）等を用いることも可能である。
【００２２】
上記のような構成によれば、パッケージ１３中に磁性体粒１４が散在されていることにより、外部からの漏洩磁界等は磁性体粒１４に吸収され、半導体チップ１１中の磁性素子にはほとんど印加されない。そのため、磁性素子の誤動作の原因となる磁界を効果的に遮蔽することが出来る。また、磁性体粒が未整形（例えば破砕直後）で表面に凹凸のある形状の場合は、その形状磁気異方性により、スピンの向きが特定方向に固定されやすくなり、外部からの漏洩磁界等に対する磁気シールド効果が低減する。しかし、球状に整形された磁性体粒１４は、形状磁気異方性が生じないため、外部からの漏洩磁界に応じてそのスピンの向きが容易に変化する。従って、より少量の磁性体粒１４で効果的な磁気シールド効果を実現し、ＭＲＡＭ製品の低コスト化と高信頼性化が実現できる。
【００２３】
また、通常の半導体チップは、例えばボンディングパッドの間隔が１００μｍ程度、ボンディングワイヤ１６の径が２０〜３０μｍ程度である。そのため磁性体粒１４が大きすぎると、パッケージ１３を形成する際の樹脂の注入不良や、ボンディングワイヤ１６の切断等の不都合が生じる可能性がある。しかし、磁性体粒１４の直径を２０μｍ程度またはそれ以下にすることにより、このような不都合を回避することが出来る。
【００２４】
さらに、典型的なパッケージ１３の膜厚を１ｍｍ、磁性体粒１４の直径を１０μｍとした場合に、膜厚方向に少なくとも１粒の磁性体粒１４が存在するための最小濃度を体積百分率で表すと以下のようになる。即ち、｛（４／３）×π×（１０／２）２｝／｛π×（１０／２）２×１０００｝＝０．６７［％］以上、であることが必要である。ここでは、パッケージ１３となる樹脂に比べて磁性体粒１４の比重が高いことを前提としている。
【００２５】
上記のように、パッケージ１３中に散在する磁性体粒１４が１ｗｔ％以上含まれることにより、外部漏洩磁界等に対して磁気的シールド効果の弱い部分が発生することを防止することが出来る。このように、パッケージ１３中に磁性体粒１４を混入させる量を予めある程度見積もることが出来る。
【００２６】
さらに、本実施形態のようにプラスティック・パッケージ１３を用いた場合には、半導体チップ１１はリードフレーム１５の引出し部分を除き、縦横ほぼ完全に連続した一体成形のパッケージ１３で覆うことが出来るので、外部磁界をより効果的に遮蔽することが出来る。
【００２７】
尚、上記パッケージ１３の材料としては、上述したビフェニル系エポキシ樹脂やシリコーン樹脂以外の樹脂を用いることも可能である。
【００２８】
また、磁性体粒１４には、フェライトの他にも、他の酸化物磁性体、例えばスピネル型酸化物磁性体（例えばクロマイト）、ガーネット型酸化物磁性体、あるいはペロブスカイト型酸化物磁性体を用いることも可能である。また磁性体粒１４は絶縁体であることが望ましいが、パッケージ１３としての絶縁性を確保できれば導電性の磁性体粒を用いることも可能である。
【００２９】
［変形例１］
次に、図２を用いて第１の実施形態に係る半導体装置の変形例を説明する。図２は、ＭＲＡＭをプラスティック・パッケージに封止した場合を模式的に示す断面図である。以下、この変形例においては第１の実施形態と相違する部分のみ記載し、その他の部分については第１の実施形態と同様であるので詳細な説明は省略する。
【００３０】
図２に示すように、リードフレーム１５のインナーリード部が複数の導電層と絶縁層との積層構造になっており、半導体チップ１１に接続されたボンディングワイヤ１６は夫々第１層目の導電層２３、第２層目の導電層２２、及び第３層目の導電層２１に選択的に接続されている。これら第１層目の導電層２３と第２層目の導電層２２、及び第２層目の導電層２２と第３層目の導電層２１の間には夫々絶縁層２５−１，２５−２が介在され、電気的に絶縁されている。さらに、絶縁層２５−１，２５−２にはスルーホールが形成され、このスルーホール内に埋め込まれた導電材料を介して第１層目の導電層２３と第２層目の導電層２２が、夫々選択的に第３層目の導電層２１に接続され、アウターリード部に導出されている（図示せず）。
【００３１】
このような構造であっても、基本的には第１の実施形態と同様な効果が得られる。
【００３２】
しかも、リードフレームのインナーリード部を多層化することにより、半導体チップ１１に外部接続端子としての多数のパッドが狭いピッチで配置されている場合にも、インナーリード部におけるリード先端部のピッチを確保することが出来る。そのため、半導体チップ１１の多ピン化に対応することが出来る。
【００３３】
［第２の実施形態］
本発明の第２の実施形態について図３を用いて説明する。図３は、ＭＲＡＭをセラミック・パッケージ（外囲器）に封止した構成を模式的に示す断面図である。以下、本第２の実施形態においては第１の実施形態と相違する部分のみ記載し、その他の部分については詳細な説明を省略する。
【００３４】
図３に示すように、リードフレーム１５のダイパッド１７上にダイボンディングされた半導体チップ１１は、セラミック・パッケージで封止されている。このセラミック・パッケージは、セラミックベース（ベース材）３１とセラミックキャップ（キャップ材）３２がシーリングガラス（シーリング材）３３を介在して接合されて形成されている。また、上記セラミックベース３１のチップ側の面と上記セラミックキャップ３２の内側には、上記半導体チップ１１を囲むように磁性膜３４が形成されている。この磁性膜３４は、例えばフェライト（ＭＦｅ２Ｏ４、ここでＭ＝Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｍｇ、ＺｎＬｉ０．５Ｆｅ０．５、のいずれか）により形成される。
【００３５】
このように、磁性膜３４が半導体チップ１１中の磁性素子の周りを囲う構造をとることにより、誤動作の原因となる外部からの漏洩磁界等はほとんど磁性膜３４に吸収される。従って、半導体チップ１１内の磁性素子には外部磁界はほとんど印加されず、効果的な磁気シールド効果を得ることが出来る。これにより、データ保持特性の優れ、誤動作のない信頼性の高いＭＲＡＭ製品を提供することが出来る。
【００３６】
なお、一般に、セラミックキャップ３１及びセラミックベース３２の材質としては、Ａｌ２Ｏ３が用いられる場合が多い。ここで、Ａｌ２Ｏ３は金属酸化物であり、磁性膜３４となる例えば上記フェライト膜等も金属酸化物である。さらに、この金属酸化物は界面での密着性が良好であるという特性がある。従って、金属酸化物同士の接合となるセラミックキャップ３２と磁性膜３４、及びセラミックベース３１と磁性膜３４との界面に、密着層等を設ける必要がない。以上により、安価で製造工程が簡易なＭＲＡＭ製品を提供することが出来る。
【００３７】
［変形例２］
次に図４を用いて、第２の実施形態に係る半導体装置の変形例を説明する。以下、本変形例２においては第２の実施形態と相違する部分のみ記載し、その他の部分については第２の実施形態と同様であるとしてその記載を省略する。
【００３８】
図４に示すように、本変形例２では、第２の実施形態における磁性膜３４を設ける代わりに、セラミックベース３１及びセラミックキャップ３２中に磁性体粒１４を散在させている。この磁性体粒１４の形状は球状となるように整形されている。また第１の実施形態と同様に、セラミックベース３１及びセラミックキャップ３２中に散在する磁性体粒１４は、セラミックベース３１及びセラミックキャップ３２の全体の重量のうち、１ｗｔ％［重量％］以上含まれている。
【００３９】
本変形例２では、磁性体粒１４の直径は、必ずしも２０μｍ程度またはそれ以下である必要ではない。何故なら、上記第１の実施形態及びその変形例では、半導体チップ１１及びボンディングワイヤ１６がパッケージ１３に埋め込まれるため、磁性体粒のサイズが大きいと、パッケージ１３を形成するための樹脂の注入不良やボンディングワイヤ１６の切断等の不都合が生じる恐れがある。
【００４０】
しかし、本変形例２では半導体チップ１１及びボンディングワイヤ１６の周りは、セラミックキャップ３２により空洞が形成されている。そのため、上記のような不都合が生じることはなく、磁性体粒１４が球状に整形されていればサイズは重要ではない。よって、例えば磁性体粒１４の直径がばらばらであるような場合であっても許容される。従って、製造コストを低減することが出来る。
【００４１】
このように、セラミックベース３１及びセラミックキャップ３２のセラミック原料（例えば、スラリー等）中に予め磁性体粒１４を混ぜておくことで、セラミック・パッケージを用いた場合であっても、第１の実施形態と同様に、セラミックベース３１及びセラミックキャップ３２中に磁性体粒１４を散在させることが出来る。よって、製造工程が複雑化することはなく、通常の製造方法とほぼ同様な製造工程で形成できる。従って、安価で信頼性の高いＭＲＡＭ製品を実現できる。
【００４２】
尚、セラミック材料としては、Ａｌ２Ｏ３の他に例えば、ＡｌＮやＢｅＯ等の他の材料を用いることも可能である。また、セラミックベース３１及びセラミックキャップ３２中に散在する磁性体粒１４の材料としては、フェライトの他に、他の酸化物磁性体、例えばスピネル型酸化物磁性体（例えば、クロマイト）、ガーネット型酸化物磁性体、あるいはペロブスカイト型酸化物磁性体等を用いることも可能である。
【００４３】
［変形例３］
次に図５及び図６を用いて、第２の実施形態の他の変形例を説明する。本変形例３においては第２の実施形態及び変形例２と相違する部分のみ記載し、その他の部分についてはその記載を省略する。
【００４４】
図５に示す変形例は、図３に示した構成において、インナーリード部を図２に示したような積層構造にしたものである。また、図６に示す変形例は、図４に示した構成において、インナーリード部を図２に示したような積層構造にしたものである。
【００４５】
このように、セラミックキャップ３１内部のインナーリード部を多層化することにより、半導体チップ１１の実質的な接続ピッチ（幅）を広げることが出来る。そのため、半導体チップ１１のパッド数の増加や狭ピッチ化に対応することが出来る。
【００４６】
尚、以上の第１，第２の実施の形態及びその変形例の説明において、磁性体粒１４は必ずしも真球である必要はない。即ち、その形状磁気異方性により磁気シールド効果が低減しない形状であればよく、その効果が達成できる範囲であれば厳密に球形に整形する必要はない。
【００４７】
また、上記各実施の形態とその変形例の説明中ではＭＲＡＭを例に用いて説明したが、磁性素子を有する他の半導体装置にも同様に適用可能である。
【００４８】
さらに、半導体チップをリードフレームに搭載する場合を例に取って説明したが、例えばＴＡＢテープ等に搭載する場合にも、ポッティング樹脂中に磁性体粒を散在させることにより同様な作用効果が得られるのは勿論である。
【００４９】
以上、第１，第２の実施の形態及び変形例１乃至３を用いて本発明の説明を行ったが、この発明は上記各実施の形態やその変形例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００５０】
【発明の効果】
以上説明したように、この発明によれば、高コスト化を招くことなく、データ保持特性に優れた信頼性の高い磁性素子を備えた半導体装置が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る半導体装置について説明するためのもので、ＭＲＡＭを例に取って示しており、プラスティック・パッケージに封止した例を模式的に示す断面図。
【図２】この発明の第１の実施形態の変形例について説明するためのもので、ＭＲＡＭを例に取って示しており、プラスティック・パッケージに封止した例を模式的に示す断面図。
【図３】この発明の第２の実施形態に係る半導体装置について説明するためのもので、ＭＲＡＭを例に取って示しており、セラミック・パッケージに封止した例を模式的に示す断面図。
【図４】この発明の第２の実施形態の変形例について説明するためのもので、ＭＲＡＭを例に取って示しており、セラミック・パッケージに封止した例を模式的に示す断面図。
【図５】この発明の第２の実施形態の他の変形例について説明するためのもので、ＭＲＡＭを例に取って示しており、セラミック・パッケージに封止した例を模式的に示す断面図。
【図６】この発明の第２の実施形態の更に他の変形例について説明するためのもので、ＭＲＡＭを例に取って示しており、セラミック・パッケージに封止した例を模式的に示す断面図。
【符号の説明】
１１…半導体チップ、１３…パッケージ（外囲器）、１４…磁性体粒、１５…リードフレーム、１６…ボンディングワイヤ、１７…ダイパット。

Claims (12)

  1. 磁性素子を備えた半導体チップと、
    前記半導体チップを封止する外囲器と、
    前記外囲器中に散在され、球状の磁性体粒とを具備すること
    を特徴とする半導体装置。
  2. 磁性素子を備えた半導体チップと、
    ベース材とキャップ材とをシーリング材を介在して接合することにより、前記半導体チップを封止する外囲器と、
    前記ベース材のチップ側の面及び前記キャップ材の内面に、前記半導体チップを囲むように設けられた磁性膜とを具備すること
    を特徴とする半導体装置。
  3. 前記外囲器は、プラスティック・パッケージまたはセラミック・パッケージであること
    を特徴とする請求項１に記載の半導体装置。
  4. 前記外囲器は、セラミック・パッケージであること
    を特徴とする請求項２に記載の半導体装置。
  5. 前記プラスティック・パッケージは、エポキシ樹脂またはシリコーン樹脂を含むこと
    を特徴とする請求項３に記載の半導体装置。
  6. 前記セラミック・パッケージは、Ａｌ２Ｏ３、ＡｌＮ、及びＢｅＯの少なくともいずれか１つを含むこと
    を特徴とする請求項３または請求項４に記載の半導体装置。
  7. ダイパッド上に前記半導体チップが搭載され、インナーリード部が前記外囲器で封止され、アウターリード部が前記外囲器の外部に導出されるリードフレームを更に有すること
    を特徴とする請求項１乃至請求項６のいずれか１項に記載の半導体装置。
  8. 前記リードフレームのインナーリード部は、複数の導電層が絶縁層を介在して積層された積層構造であり、前記複数の導電層と前記半導体チップ上の外部接続電極とがボンディングワイヤによって電気的に接続されること
    を特徴とする請求項７に記載の半導体装置。
  9. 前記磁性素子は、トンネル型磁気抵抗素子であること
    を特徴とする請求項１乃至請求項８のいずれか１項に記載の半導体装置。
  10. 前記磁性体粒は、絶縁体、酸化物、及びフェライトの少なくともいずれか１つを含むこと
    を特徴とする請求項１、請求項３、請求項５乃至請求項９のいずれか１項に記載の半導体装置。
  11. 前記磁性体粒の直径は、２０μｍ以下であること
    を特徴とする請求項１、請求項３、請求項５乃至請求項１０のいずれか１項に記載の半導体装置。
  12. 前記磁性体粒は、前記外囲器の１重量％以上を占めること
    を特徴とする請求項１、請求項３、請求項５乃至請求項１１のいずれか１項に記載の半導体装置。
JP2003144917A 2003-05-22 2003-05-22 半導体装置 Pending JP2004349476A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003144917A JP2004349476A (ja) 2003-05-22 2003-05-22 半導体装置
US10/649,731 US20040232536A1 (en) 2003-05-22 2003-08-28 Semiconductor device comprising magnetic element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003144917A JP2004349476A (ja) 2003-05-22 2003-05-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2004349476A true JP2004349476A (ja) 2004-12-09

Family

ID=33447544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003144917A Pending JP2004349476A (ja) 2003-05-22 2003-05-22 半導体装置

Country Status (2)

Country Link
US (1) US20040232536A1 (ja)
JP (1) JP2004349476A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005531928A (ja) * 2002-06-28 2005-10-20 モトローラ・インコーポレイテッド 磁性体を含む電子回路の磁気遮蔽
WO2011046091A1 (ja) * 2009-10-13 2011-04-21 日本電気株式会社 磁性体装置
WO2011046090A1 (ja) * 2009-10-13 2011-04-21 日本電気株式会社 磁性体装置
WO2011111593A1 (ja) * 2010-03-10 2011-09-15 日本電気株式会社 磁性体装置
JP2014036192A (ja) * 2012-08-10 2014-02-24 Toshiba Corp 不揮発性半導体記憶装置
JP2016103533A (ja) * 2014-11-27 2016-06-02 旭化成エレクトロニクス株式会社 ホールセンサ及びホールセンサの製造方法
JP2016148687A (ja) * 2016-05-27 2016-08-18 株式会社東芝 素子パッケージ及び電気回路
JP2017063123A (ja) * 2015-09-25 2017-03-30 Tdk株式会社 半導体パッケージ及びその製造方法
JP2018105868A (ja) * 2018-01-09 2018-07-05 株式会社東芝 素子パッケージ及び電気回路
US10070230B2 (en) 2012-11-20 2018-09-04 Kabushiki Kaisha Toshiba Microphone package
JP7513445B2 (ja) 2020-07-07 2024-07-09 キオクシア株式会社 メモリシステム

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
JP2006059839A (ja) * 2004-08-17 2006-03-02 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US7445942B2 (en) 2005-07-15 2008-11-04 Magic Technologies, Inc. Process for manufacturing segmented MRAM array with patterned segmented magnetic shields
US20090002969A1 (en) * 2007-06-27 2009-01-01 Rf Micro Devices, Inc. Field barrier structures within a conformal shield
US8053872B1 (en) * 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US8062930B1 (en) 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
DE102007017641A1 (de) * 2007-04-13 2008-10-16 Infineon Technologies Ag Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder
US20080315374A1 (en) * 2007-06-25 2008-12-25 Sung Soo Kim Integrated circuit package-in-package system with magnetic film
US9318403B2 (en) 2007-06-25 2016-04-19 Stats Chippac Ltd. Integrated circuit packaging system with magnetic film and method of manufacture thereof
EP2221867B1 (en) * 2007-10-30 2017-08-02 Kyocera Corporation Connection terminal, package using the same, and electronic device
JP2010212508A (ja) * 2009-03-11 2010-09-24 Sony Corp 発光素子実装用パッケージ、発光装置、バックライトおよび液晶表示装置
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US8466539B2 (en) * 2011-02-23 2013-06-18 Freescale Semiconductor Inc. MRAM device and method of assembling same
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
TWI435205B (zh) * 2011-05-12 2014-04-21 Subtron Technology Co Ltd 蓋板結構及其製作方法
TWI496323B (zh) * 2012-04-09 2015-08-11 Delta Electronics Inc 發光模組
EP2757582A1 (en) * 2013-01-17 2014-07-23 Nxp B.V. Packaged electrical components
ITPI20130044A1 (it) * 2013-05-24 2014-11-25 Marco Ariani Struttura perfezionata di supporto per articoli di vario genere
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
JP6353763B2 (ja) * 2014-09-30 2018-07-04 新光電気工業株式会社 半導体装置及びその製造方法
JP6280014B2 (ja) * 2014-09-30 2018-02-14 新光電気工業株式会社 半導体装置及びその製造方法
CN104658624B (zh) * 2015-01-27 2017-04-12 华东理工大学 辐射屏蔽电子封装材料及其制备方法
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
CN111332231B (zh) * 2018-06-22 2021-07-20 浙江航芯科技有限公司 汽车用智能座舱系统及使用该系统的汽车
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
JP7070532B2 (ja) * 2019-11-19 2022-05-18 Tdk株式会社 磁気センサ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4524238A (en) * 1982-12-29 1985-06-18 Olin Corporation Semiconductor packages
KR950702068A (ko) * 1993-04-06 1995-05-17 쓰지 가오루 반도체 소자용 패키지(package for semiconductor chip)
US6452253B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Method and apparatus for magnetic shielding of an integrated circuit
US6940153B2 (en) * 2003-02-05 2005-09-06 Hewlett-Packard Development Company, L.P. Magnetic shielding for magnetic random access memory card

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005531928A (ja) * 2002-06-28 2005-10-20 モトローラ・インコーポレイテッド 磁性体を含む電子回路の磁気遮蔽
WO2011046091A1 (ja) * 2009-10-13 2011-04-21 日本電気株式会社 磁性体装置
WO2011046090A1 (ja) * 2009-10-13 2011-04-21 日本電気株式会社 磁性体装置
JPWO2011046090A1 (ja) * 2009-10-13 2013-03-07 日本電気株式会社 磁性体装置
JPWO2011046091A1 (ja) * 2009-10-13 2013-03-07 日本電気株式会社 磁性体装置
JP5574281B2 (ja) * 2010-03-10 2014-08-20 日本電気株式会社 磁性体装置
WO2011111593A1 (ja) * 2010-03-10 2011-09-15 日本電気株式会社 磁性体装置
JP2014036192A (ja) * 2012-08-10 2014-02-24 Toshiba Corp 不揮発性半導体記憶装置
US10070230B2 (en) 2012-11-20 2018-09-04 Kabushiki Kaisha Toshiba Microphone package
US10477323B2 (en) 2012-11-20 2019-11-12 Kabushiki Kaisha Toshiba Microphone package
JP2016103533A (ja) * 2014-11-27 2016-06-02 旭化成エレクトロニクス株式会社 ホールセンサ及びホールセンサの製造方法
JP2017063123A (ja) * 2015-09-25 2017-03-30 Tdk株式会社 半導体パッケージ及びその製造方法
JP2016148687A (ja) * 2016-05-27 2016-08-18 株式会社東芝 素子パッケージ及び電気回路
JP2018105868A (ja) * 2018-01-09 2018-07-05 株式会社東芝 素子パッケージ及び電気回路
JP7513445B2 (ja) 2020-07-07 2024-07-09 キオクシア株式会社 メモリシステム

Also Published As

Publication number Publication date
US20040232536A1 (en) 2004-11-25

Similar Documents

Publication Publication Date Title
JP2004349476A (ja) 半導体装置
US8492881B2 (en) Magnetic storage device
US6452253B1 (en) Method and apparatus for magnetic shielding of an integrated circuit
US6984867B2 (en) Magnetic memory device
US8258604B2 (en) Semiconductor device and method of manufacturing same
US7119419B2 (en) Detailed description of the presently preferred embodiments
JP4096302B2 (ja) 磁気メモリ装置
JP2003115578A (ja) 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
JP3879576B2 (ja) 磁気不揮発性メモリ素子の磁気シールドパッケージ
JP2005158985A (ja) 磁気メモリ装置の実装構造及び実装基板
US6791866B2 (en) Magnetoresistive film, method of manufacturing magnetoresistive film, and memory using magnetoresistive film
JP5397587B2 (ja) 磁気ランダムアクセスメモリ
JP3879566B2 (ja) 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料
JP2004193247A (ja) 磁気メモリ装置
US11380626B2 (en) Package structure and method for fabricating the same
US7932573B2 (en) Magnetic memory element and magnetic memory device
JP2004221289A (ja) 磁気メモリ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060307