JPWO2009057691A1 - 接続端子及びこれを用いたパッケージ並びに電子装置 - Google Patents
接続端子及びこれを用いたパッケージ並びに電子装置 Download PDFInfo
- Publication number
- JPWO2009057691A1 JPWO2009057691A1 JP2009539102A JP2009539102A JPWO2009057691A1 JP WO2009057691 A1 JPWO2009057691 A1 JP WO2009057691A1 JP 2009539102 A JP2009539102 A JP 2009539102A JP 2009539102 A JP2009539102 A JP 2009539102A JP WO2009057691 A1 JPWO2009057691 A1 JP WO2009057691A1
- Authority
- JP
- Japan
- Prior art keywords
- line conductor
- conductor
- line
- grounding
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6638—Differential pair signal lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Waveguides (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
Claims (10)
- 第1乃至第3誘電体層が順次積層され、第1端部と第2端部とを有する積層体と、
前記第1誘電体層の中央部から前記第1端部に向けて配設され、前記第1端部において露出された第1線路導体と、
該第1線路導体の両側に隣り合わせて設けられ、前記第1端部において露出された第1接地用線路導体と、
前記第2誘電体層の中央部から前記第2端部に向けて配設され、前記第2端部において露出された2本の第2線路導体と、
該第2線路導体のそれぞれの両側に隣り合わせて設けられ、前記第2端部において露出された第2接地用線路導体と、
前記第3誘電体層の中央部から前記第1端部に向けて配設され、前記第1端部において露出された第3線路導体と、
前記第3線路導体の両側に隣り合わせて設けられ、前記第1端部において露出された第3接地用線路導体と、
前記中央部において、前記第1線路導体と2本の前記第2線路導体のうち一方の前記第2線路導体とを、および前記第3線路導体と2本の前記第2線路導体のうち他方の前記第2線路導体とを接続する各々の接続導体と、
を備えた接続端子。 - 前記第1端部と前記第2端部とは前記積層体の相対する側にあることを特徴とする請求項1記載の接続端子。
- 前記第2線路導体は前記第1または第3線路導体よりも線幅が狭いことを特徴とする請求項1記載の接続端子。
- 前記第1線路導体の直上に前記第3接地用線路導体が配置されていることを特徴とする請求項1記載の接続端子。
- 前記第1線路導体または前記第3線路導体は互いに平行に配設された差動線路とされていることを特徴とする請求項1記載の接続端子。
- 前記第1線路導体と前記第3線路導体との間の前記第2誘電体層または前記第3誘電体層に接地層が形成されていることを特徴とする請求項1記載の接続端子。
- 前記第1端部の側面において、前記接地層と前記第1接地用線路導体および前記第3接地用線路導体とがキャスタレーション導体によって接続されていることを特徴とする請求項6に記載の接続端子。
- 前記接地層と前記第1接地用線路導体および前記第3接地用線路導体とがビアホール導体によって接続されていることを特徴とする請求項6記載の接続端子。
- キャビティを有する基体の壁部に前記キャビティの内外を導通する請求項1乃至8のいずれかに記載の接続端子を備えたパッケージ。
- 請求項9に記載のパッケージと、前記キャビティ内部に搭載された電子素子と、前記キャビティ内部を封止する蓋体とを具備した電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009539102A JP5189597B2 (ja) | 2007-10-30 | 2008-10-30 | 接続端子及びこれを用いたパッケージ並びに電子装置 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007281069 | 2007-10-30 | ||
JP2007281069 | 2007-10-30 | ||
JP2007308272 | 2007-11-29 | ||
JP2007308272 | 2007-11-29 | ||
PCT/JP2008/069749 WO2009057691A1 (ja) | 2007-10-30 | 2008-10-30 | 接続端子及びこれを用いたパッケージ並びに電子装置 |
JP2009539102A JP5189597B2 (ja) | 2007-10-30 | 2008-10-30 | 接続端子及びこれを用いたパッケージ並びに電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009057691A1 true JPWO2009057691A1 (ja) | 2011-03-10 |
JP5189597B2 JP5189597B2 (ja) | 2013-04-24 |
Family
ID=40591075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009539102A Expired - Fee Related JP5189597B2 (ja) | 2007-10-30 | 2008-10-30 | 接続端子及びこれを用いたパッケージ並びに電子装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8344259B2 (ja) |
EP (1) | EP2221867B1 (ja) |
JP (1) | JP5189597B2 (ja) |
WO (1) | WO2009057691A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102473686B (zh) * | 2009-09-29 | 2014-07-30 | 京瓷株式会社 | 元件收纳用封装及安装结构体 |
WO2013015216A1 (ja) * | 2011-07-26 | 2013-01-31 | 京セラ株式会社 | 半導体素子収納用パッケージ、これを備えた半導体装置および電子装置 |
CN104126224B (zh) | 2012-03-22 | 2017-02-22 | 京瓷株式会社 | 元件收纳用封装件 |
JP5902825B2 (ja) * | 2012-10-29 | 2016-04-13 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
CN104428888B (zh) * | 2012-10-30 | 2017-09-22 | 京瓷株式会社 | 电子部件收纳用容器以及电子装置 |
WO2015012405A1 (ja) * | 2013-07-26 | 2015-01-29 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
WO2015046292A1 (ja) * | 2013-09-25 | 2015-04-02 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
JP7279527B2 (ja) * | 2019-05-31 | 2023-05-23 | 株式会社オートネットワーク技術研究所 | 配線部材 |
TWI720898B (zh) * | 2020-05-28 | 2021-03-01 | 欣興電子股份有限公司 | 具有增加芯層走線面積的載板結構及其製作方法 |
GB2600918B (en) * | 2020-10-30 | 2022-11-23 | Npl Management Ltd | Ion microtrap assembly and method of making of making such an assembly |
WO2022230883A1 (ja) * | 2021-04-27 | 2022-11-03 | 京セラ株式会社 | 半導体パッケージ及び半導体電子装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6197954A (ja) * | 1984-10-19 | 1986-05-16 | Hitachi Ltd | 半導体装置 |
US7020958B1 (en) * | 1998-09-15 | 2006-04-04 | Intel Corporation | Methods forming an integrated circuit package with a split cavity wall |
US6936921B2 (en) * | 2002-11-11 | 2005-08-30 | Kyocera Corporation | High-frequency package |
JP2004349476A (ja) * | 2003-05-22 | 2004-12-09 | Toshiba Corp | 半導体装置 |
JP2004356391A (ja) | 2003-05-29 | 2004-12-16 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP4172783B2 (ja) | 2003-09-26 | 2008-10-29 | 京セラ株式会社 | 入出力端子および半導体素子収納用パッケージならびに半導体装置 |
US7504710B2 (en) * | 2004-06-28 | 2009-03-17 | Mitsubishi Electric Corporation | Multilayer dielectric substrate and semiconductor package |
US7947908B2 (en) * | 2007-10-19 | 2011-05-24 | Advantest Corporation | Electronic device |
-
2008
- 2008-10-30 US US12/739,937 patent/US8344259B2/en active Active
- 2008-10-30 WO PCT/JP2008/069749 patent/WO2009057691A1/ja active Application Filing
- 2008-10-30 JP JP2009539102A patent/JP5189597B2/ja not_active Expired - Fee Related
- 2008-10-30 EP EP08845868.2A patent/EP2221867B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
US20100252313A1 (en) | 2010-10-07 |
WO2009057691A1 (ja) | 2009-05-07 |
JP5189597B2 (ja) | 2013-04-24 |
EP2221867A4 (en) | 2013-02-13 |
US8344259B2 (en) | 2013-01-01 |
EP2221867A1 (en) | 2010-08-25 |
EP2221867B1 (en) | 2017-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5189597B2 (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
EP2237316B1 (en) | Connection terminal, package using the same and electronic device | |
JP6283094B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2009158511A (ja) | 入出力端子及び半導体素子収納用パッケージ | |
JP5926290B2 (ja) | 入出力部材ならびに電子部品収納用パッケージおよび電子装置 | |
JP5241609B2 (ja) | 構造体,接続端子,パッケージ、並びに電子装置 | |
JP4804373B2 (ja) | 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置 | |
JP4874177B2 (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
JP4511376B2 (ja) | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP7145311B2 (ja) | 配線基板、電子部品用パッケージおよび電子装置 | |
JP2005243970A (ja) | 複合回路基板 | |
JP4522010B2 (ja) | 入出力端子および半導体素子収納用パッケージおよび半導体装置 | |
JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP2004356391A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2004134413A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP6042773B2 (ja) | 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置 | |
WO2024014433A1 (ja) | 配線構造体および電子モジュール | |
JP4000093B2 (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
JP2004349568A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2003273276A (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2002314190A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP3810334B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3612292B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5189597 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |