JP6304974B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6304974B2
JP6304974B2 JP2013175269A JP2013175269A JP6304974B2 JP 6304974 B2 JP6304974 B2 JP 6304974B2 JP 2013175269 A JP2013175269 A JP 2013175269A JP 2013175269 A JP2013175269 A JP 2013175269A JP 6304974 B2 JP6304974 B2 JP 6304974B2
Authority
JP
Japan
Prior art keywords
lead terminal
semiconductor device
case
semiconductor element
sealing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013175269A
Other languages
English (en)
Other versions
JP2015046416A (ja
Inventor
井本　裕児
裕児 井本
吉松　直樹
直樹 吉松
藤野　純司
純司 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013175269A priority Critical patent/JP6304974B2/ja
Priority to US14/222,402 priority patent/US9455215B2/en
Priority to DE102014212519.7A priority patent/DE102014212519B4/de
Priority to CN201410429065.8A priority patent/CN104425471B/zh
Publication of JP2015046416A publication Critical patent/JP2015046416A/ja
Application granted granted Critical
Publication of JP6304974B2 publication Critical patent/JP6304974B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、ケースを利用して構成される半導体装置および半導体装置の製造方法に関する。
ケース型のパワー半導体モジュールでは、一般的に、当該パワー半導体モジュール内の内部リード端子と、ケースの一部である筒状部に設けられた、外部接続端子としての外部リード端子とは別部品で構成されている（例えば、特許文献１参照）。
具体的には、当該内部リード端子は、ベース板（支持部材）上に配列された半導体素子と、はんだ等で接続される。また、内部リード端子の端部は、パワー半導体モジュール内の中継部に一次接続される。次に、ケースの筒状部を、接着剤などでベース板に固定し、外部リード端子を中継部に二次接続する。これにより、半導体素子と外部接続端子とを導通させる構造とされる。
さらに、上記組立て後に封止材を注入し、パワー半導体モジュール内部を封止する構造が一般的となっている。
しかしながら、上記パワー半導体モジュールの構成では、部品点数が多くなり、構造が複雑になるという問題点があった。そこで、上記問題を解決するために特許文献２では、ケースに一体化されたリード端子（リードフレーム）を、半導体チップに直接接続する技術（以下、関連技術Ａという）が開示されている。
特開２００７−０８１１５５号公報 特開２００６−０９３２５５号公報
しかしながら、関連技術Ａでは、以下の問題点がある。具体的には、関連技術Ａでは、例えば、製造工程等において、リード端子に圧力が加わることにより当該リード端子において大きな応力（抵抗力）が発生した場合、当該リード端子が変形する場合がある。この場合、パワー半導体モジュールとしての半導体装置は、正常に動作しないという、当該リード端子に起因する不具合が生じる可能性がある。
本発明は、このような問題を解決するためになされたものであり、ケースを利用した半導体装置のリード端子において応力が発生した場合でも、当該リード端子に起因する不具合の発生を抑制可能な半導体装置等を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る半導体装置は、基板に設けられた半導体素子を含む導電部と、前記導電部を収容するケースと、前記ケースと一体化され、かつ、前記半導体素子、または、前記基板の配線に直接接続されるリード端子と、を備え、前記リード端子は、該リード端子において発生する応力を緩和する応力緩和形状を有し、前記リード端子は、前記応力緩和形状を有する第１部分および第２部分を含み、前記リード端子の前記第１部分は、前記ケースに埋没されており、前記リード端子の前記第２部分は、前記ケースと前記半導体素子との間に存在し、前記リード端子は、一方端部および他方端部を有し、前記リード端子において、前記一方端部側には前記ケースに埋没されている部分が存在し、かつ、当該一方端部の先端は、前記ケースの外部に露出しており、前記他方端部の先端は、前記ケースの内側に埋没されている。
本発明によれば、半導体装置は、基板に設けられた半導体素子を含む導電部と、前記導電部を収容するケースと、前記ケースと一体化され、かつ、前記半導体素子、または、前記基板の配線に直接接続されるリード端子と、を備える。前記リード端子は、該リード端子において発生する応力を緩和する応力緩和形状を有する。
これにより、ケースを利用した半導体装置のリード端子において応力が発生した場合でも、当該リード端子に起因する不具合の発生を抑制することができる。
本発明の実施の形態１に係る半導体装置の断面図である。 リード端子の構成を説明するための図である。 製造処理Ｎのフローチャートである。 製造処理Ｎを説明するための図である。 応力緩和形状の効果を説明するための図である。 複数の応力緩和形状の一例を示す図である。 本発明の実施の形態１の変形例１に係る半導体装置の断面図である。 本発明の実施の形態１の変形例１に係る半導体装置の拡大図である。 本発明の実施の形態１の変形例２に係る半導体装置の断面図である。 製造処理Ｎを説明するための図である。 本発明の実施の形態２に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の効果を説明するための図である。 実施の形態２に係る半導体装置の効果を説明するための図である。 本発明の実施の形態３に係るリード端子の構成を示す斜視図である。 実施の形態３に係るリード端子の効果を説明するための図である。 本発明の実施の形態３に係るリード端子の変形例を示す平面図である。 本発明の実施の形態４に係る半導体装置の断面図である。 図１７に示される構成の右半分の上面図である。 本発明の実施の形態４に係るリード端子の変形例を示す平面図である。 本発明の実施の形態４に係るリード端子の変形例を示す平面図である。 リード端子の内部端部が固定されていない構成を説明するための図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の構成要素には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明を省略する場合がある。
なお、実施の形態において例示される各構成要素の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるものであり、本発明はそれらの例示に限定されるものではない。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は、例えば、電気自動車、電車等のモータを制御するインバータ、回生用のコンバータ等に使用される。半導体装置１００は、主に、シリコンカーバイト（ＳｉＣ）を用いて構成される。なお、図１では、図の簡略化のため、後述のリード端子４の形状を簡略化して示している。
図１を参照して、半導体装置１００は、基板２と、複数の半導体素子３と、ケース５と、リード端子４と、封止材７とを備える。
ケース５は、基板２、複数の半導体素子３および図示しない配線等を収容する。ケース５の側面の形状は、略矩形状である。ケース５は、筒状の筒状部５ａと、ベース板１とから構成される。筒状部５ａは、樹脂で構成される。筒状部５ａは、ベース板１上の端部に固定される。
基板２には、電気回路が構成される。基板２は、例えば、セラミックで構成される。また、基板２は、ベース板１上に設けられる。
半導体素子３は、半導体装置１００の動作に使用される導電部である。当該導電部は、当該導電部の一部または全てが導電性を有する部材である。なお、ケース５に収容される、基板２の配線（図示せず）も導電部である。
半導体素子３は、当該半導体素子３の一部が導電性を有する。半導体素子３は、はんだ６を介して、基板２に実装されている。すなわち、半導体素子３は、基板２に設けられている。半導体素子３は、例えば、ワイドバンドギャップパワー半導体素子である。ワイドバンドギャップパワー半導体素子とは、バンドギャップの大きいパワー半導体素子である。なお、半導体素子３は、ワイドバンドギャップパワー半導体素子に限定されず、その他のパワー半導体素子であってもよい。
リード端子４は、ケース５と一体化される。具体的には、リード端子４は、ケース５の筒状部５ａを樹脂で形成する際に、当該筒状部５ａと一体化される。
また、リード端子４の端部は、はんだ６を介して、半導体素子３に直接接続される。具体的には、リード端子４の一方の端部は、はんだ６を介して、半導体素子３の上面に直接接続される。
なお、上記構成に限定されず、リード端子４の端部は、半導体素子３に接続されず、基板２の配線（図示せず）に直接接続されてもよい。すなわち、リード端子４の端部は、半導体素子３、または、基板２の配線に直接接続される。なお、リード端子４の端部は、半導体素子３、および、基板２の配線の両方に直接接続されてもよい。
一方、リード端子４の他方の端部は、ケース５の外部に露出している。
以下においては、リード端子４と半導体素子３とが接合（接続）されている部分を、接合部ともいう。接合部は、リード端子４および半導体素子３に存在する。本実施の形態では、リード端子４の一方の端部に、複数の接合部が存在するとする。また、以下においては、ケース５の外部に露出している、リード端子４の端部を、露出部ともいう。
封止材７は、例えば、エポキシ樹脂である。封止材７は、ケース５の内部に充填される。封止材７は、複数の半導体素子３と、リード端子４の一部（接合部）とを封止する。すなわち、ケース５内において、リード端子４のうち半導体素子３に接続されている部分（接合部）は、封止材７により封止される。これにより、接合部の信頼性を向上させることができる。封止材７は、ケース５を構成する材料とは異なる材料である。
なお、封止材７は、ケース５を構成する材料とは異なる材料に限定されず、封止材７は、ケース５を構成する材料と同じ材料であってもよい。
また、リード端子４は、さらに、応力緩和形状を有する。応力緩和形状とは、リード端子４に圧力が加わった場合にリード端子４において発生する応力を緩和（低減）する形状である。応力緩和形状の一例は、クランク形状である。クランク形状とは、２つの直角形状がつながっている形状である。
図２は、クランク形状を有するリード端子４を示す図である。なお、図２では、リード端子４を見やすくするために、封止材７を示していない。図２を参照して、リード端子４のうち露出部と接合部との間の部分は、クランク形状を有する。
次に、半導体装置１００の製造方法（以下、製造処理Ｎともいう）について説明する。図３は、製造処理Ｎのフローチャートである。図４は、製造処理Ｎを説明するための図である。
図３および図４を参照して、製造処理Ｎでは、まず、端子加工工程（Ｓ１０１）が行われる。端子加工工程は、前述の応力緩和形状をリード端子４が有するように該リード端子４を加工する工程である。具体的には、端子加工工程では、リード端子４が応力緩和形状を有するように、リード端子４を加工する。
次に、一体形成工程（Ｓ１１０）が行われる。一体形成工程は、リード端子４を筒状部５ａと一体化させる工程である。具体的には、リード端子４は、前述したように、筒状部５ａを樹脂で形成する際に、当該筒状部５ａと一体化される。
次に、配置工程（Ｓ１２０）が行われる。配置工程は、基板２に設けられた半導体素子３が筒状部５ａに収容され、かつ、半導体素子３がリード端子４に直接接続されるように、半導体素子３を配置する工程である。
具体的には、配置工程は、実装工程と、はんだ塗布工程と、固定工程とを含む。配置工程では、まず、実装工程（Ｓ１２１）が行われる。
実装工程は、半導体素子３をベース板１に実装する工程である。具体的には、実装工程では、まず、基板２が、ベース板１上に固定される。次に、各半導体素子３が、はんだ６を介して、基板２上に実装される。すなわち、各半導体素子３は、基板２を介して、ベース板１に実装される。
次に、はんだ塗布工程（Ｓ１２２）が行われる。はんだ塗布工程は、各半導体素子３の一部にはんだ６を設ける工程である。具体的には、はんだ塗布工程では、図２および図４に示すように、各半導体素子３の上面と、基板２のうちリード端子４と接続される部分とにはんだ６が設けられる。はんだ６は、溶融、超音波接合などを使用して、各半導体素子３の上面等に設けられる。すなわち、後述のように、筒状部５ａがベース板１に固定される前に、半導体素子３にあらかじめはんだ６が設けられる。
なお、はんだ塗布工程においてはんだ６が設けられる箇所は、上記箇所に限定されない。例えば、はんだ塗布工程は、リード端子４の一部にはんだ６を設ける構成（以下、変形構成Ｎともいう）としてもよい。
変形構成Ｎのはんだ塗布工程は、筒状部５ａと一体化されたリード端子４の一部にはんだ６を設ける工程である。具体的には、変形構成Ｎのはんだ塗布工程では、リード端子４のうち基板２と接続される部分と、リード端子４のうち各半導体素子３の上面と接続される部分とにはんだ６が設けられる。
次に、固定工程（Ｓ１２３）が行われる。固定工程は、リード端子４が、はんだ６を介して、半導体素子３と直接接続されるように、筒状部５ａをベース板１に固定する工程である。
具体的には、固定工程では、リード端子４が、はんだ６を介して、各半導体素子３の上面と基板２の一部とに接続されるように、筒状部５ａをベース板１に固定する。この固定工程により、筒状部５ａとベース板１との接着と、半導体素子３とリード端子４との接合とを同時に行うことができる。
なお、前述したように、リード端子４の端部は、半導体素子３に接続されず、基板２の配線（図示せず）に直接接続される構成としてもよい。この構成の場合、前述の配置工程（Ｓ１２０）は、基板２に設けられた半導体素子３を含む導電部が筒状部５ａに収容され、かつ、基板２の配線がリード端子４に直接接続されるように、当該導電部を配置する工程である。
また、前述したように、リード端子４の端部は、半導体素子３、および、基板２の配線の両方に直接接続される構成としてもよい。この構成の場合、前述の配置工程（Ｓ１２０）は、基板２に設けられた半導体素子３と基板２の配線とを含む導電部が筒状部５ａに収容され、かつ、半導体素子３と基板２の配線とがリード端子４に直接接続されるように、当該導電部を配置する工程である。
次に、封止工程（Ｓ１３０）が行われる。封止工程では、図２に示される、筒状部５ａとベース板１とにより構成されたケース５内の空間に、封止材７を充填する。以上により、製造処理Ｎは終了し、半導体装置１００が製造される。
以上説明したように、本実施の形態によれば、半導体装置１００は、基板２に設けられた半導体素子３を含む導電部と、当該導電部を収容するケース５と、ケース５と一体化され、かつ、半導体素子３、または、基板２の配線に直接接続されるリード端子４と、を備える。リード端子４は、リード端子４において発生する応力を緩和する応力緩和形状を有する。
これにより、ケース５を利用した半導体装置１００のリード端子４において応力が発生した場合でも、当該リード端子４に起因する不具合の発生を抑制することができる。
また、リード端子４が応力緩和形状を有することにより、例えば、リード端子の接合部の高さのばらつき、封止材７の収縮によりリード端子の接合部に発生する応力等を低減することができる。また、ケースの変形、はんだ接合時のリード端子の弾性変形等により、リード端子に発生する応力を緩和（低減）することができる。その結果、接合部の品質を安定させることができ、封止材の剥離を抑制することができる。したがって、接合部の信頼性を向上させることができる。
また、本実施の形態によれば、リード端子４は、クランク形状（応力緩和形状）を有する。ここで、例えば、図５に示すように、各半導体素子３と基板２とを固定するはんだ６の厚み（高さ）にばらつきあったとする。すなわち、各半導体素子３下のはんだ６の厚みにばらつきが発生し、隣り合う各半導体素子３の接合部の高さが異なっているとする。
この場合においても、クランク形状（応力緩和形状）を有するリード端子４が弾性変形することにより、リード端子４に発生する応力は緩和される。これにより、各接合部の高さの違いを吸収することができる。
したがって、筒状部５ａとベース板１との接着面に生じる反力が低減されて、安定した接着状態を作り出すことが可能である。また、封止材７の封止後の収縮により各接合部に発生する応力も軽減することも可能である。これにより、接合部の信頼性を向上させることができる。
また、本実施の形態によれば、リード端子４が筒状部５ａと一体化されているため、別途、半導体素子３を接合する内部リード端子が不要となる。その結果、半導体装置１００を構成する部品点数を削減することができる。したがって、半導体装置１００のサイズを小さくすることができる。すなわち、半導体装置１００の小型化および軽量化を実現することができる。
また、本実施の形態の製造処理Ｎによれば、図４に示すように、筒状部５ａとベース板１との接着と、半導体素子３とリード端子４との接合とを同時に行うことができる。これにより、半導体装置１００の製造工程を削減することができる。すなわち、半導体装置１００の製造方法（組み立て）を簡略化することができる。
また、半導体素子３またはリード端子４にあらかじめはんだ６を設けた後に、固定工程を行うことにより、ペーストはんだと異なり、はんだ６の厚みをより均一に確保することができる。
また、本実施の形態によれば、半導体装置１００において使用される半導体素子３は、ワイドバンドギャップパワー半導体素子である。これにより、高温状態においても安定した動作を実現することができる。
なお、関連技術Ａでは、基板上に搭載する半導体素子下のはんだの厚みがばらつくことによる、半導体素子表面の接合面の高さが変動するという問題を解決することができない。なお、この問題は、内部リード端子と、ケースに設けた外部リード端子を直接接続せず、ケースに設けた中継部に、内部リード端子と外部リード端子とを別々に接続する構成により解決できる。しかしながら、この構成では、中継部を設ける領域が別途必要なため、ベース板の床面積を大きくする必要があり、モジュールサイズが大きくなるという問題がある。
また、関連技術Ａでは、ケースの収縮によるリード端子の位置の変動により、半導体素子の接続面と内部リード端子の接続面とのギャップが大きくなるという問題を解決することができない。
また、関連技術Ａでは、封止材によりリード端子の接続部を封止した後、封止材とリード端子との線膨張係数の違いにより、リード端子表面と封止材との密着性が悪化し、封止材がリード端子から剥離するという問題を解決することができない。
一方、本実施の形態によれば、半導体装置１００は上記のように構成されているため、関連技術Ａが解決できない上記問題を解決することができる。
なお、筒状部５ａとベース板１との接着と、半導体素子３とリード端子４との接合とは、同時に行われなく、別々に行われる構成としもよい。この構成においても、部品点数の削減効果ならびに製造工程の簡略化を実現することができる。
なお、本実施の形態において、リード端子４が有する応力緩和形状は、クランク形状としたがこれに限定されない。リード端子４が有する応力緩和形状は、例えば、図６（ａ）に示すように、複数のクランク形状から構成されるクランク多段形状であってもよい。
また、リード端子４が有する応力緩和形状は、例えば、図６（ｂ）に示すように、Ｓベンド形状であってもよい。また、リード端子４が有する応力緩和形状は、例えば、図６（ｃ）に示すように、ベンド形状であってもよい。
なお、本実施の形態では、リード端子４は、樹脂成形の際に、リード端子４をケース５（筒状部５ａ）と一体化する構成としたがこれに限定されない。例えば、ケース５（筒状部５ａ）を成形後に、リード端子４を圧入することにより、リード端子４をケース５（筒状部５ａ）に後付けしても良い。
また、本実施の形態によれば、従来のように、中継部を設ける必要がない。そのため、中継部のスペースが不要なため、中継部を設ける従来の構成よりも、半導体装置１００のサイズをコンパクト化できる。また、従来のように、中継部で接合する必要がないため、この部分のリード端子の接合品質の悪化による、配線抵抗の上昇などの不具合を防止することができる。
また、半導体素子３と基板２との接合、半導体素子３とリード端子４との接合を、はんだ６を用いて行う接合としたが、はんだ６を用いない超音波接合などであってもよい。
また、封止材７は、エポキシ樹脂に限定されず、例えば、シリコンゲル、その他の樹脂等であってもよい。
＜実施の形態１の変形例１＞
本実施の形態の変形例１では、リード端子４を、外部端子としての外部のバスバー９と接続する構成（以下、変形構成Ａともいう）について説明する。変形構成Ａは、実施の形態１、実施の形態１の変形例２および後述の実施の形態２〜４のいずれにも適用してよい。
図７は、本発明の実施の形態１の変形例１に係る半導体装置１００の断面図である。なお、図７では、図の簡略化のため、リード端子４の形状を簡略化して示している。本実施の形態の変形例１に係る半導体装置１００のリード端子４は、実施の形態１と同様、応力緩和形状を有する。
図８は、変形構成Ａを有する半導体装置１００の拡大図である。変形構成Ａを有する半導体装置１００は、外部端子としてのバスバー９と接続自在に構成される。この構成により、変形構成Ａを有する半導体装置１００は、外部端子としてのバスバー９を介して、外部に接続されている。なお、前述したように、ケース５の外部に露出している、リード端子４の端部を、露出部ともいう。
図７および図８を参照して、変形構成Ａを有する半導体装置１００において、外部に露出しているケース５（筒状部５ａ）には、外部接続部２０が一体化される。外部接続部２０は、バスバー９をリード端子４の端部（露出部）に接続するための部分である。外部接続部２０は、筒状部５ａを樹脂で形成する際に、当該筒状部５ａと一体化される。外部接続部２０は、端子台８と、ナット１０とから構成される。端子台８には、ナット１０が挿入される。
外部接続部２０のナット１０とボルト１１とにより、バスバー９およびリード端子４を挟む。これにより、リード端子４とバスバー９とが接続される。
以上、本実施の形態の変形例１によれば、外部に露出しているケース５（筒状部５ａ）に外部接続部２０を設けることにより、リード端子４をバスバー９（外部端子）に簡単に接続することができる。そのため、外付けの端子台が不要となり、半導体装置１００の小型化が可能である。
なお、バスバー９の固定方法は、溶接、リベット等を利用した構成であってもよい。この構成においても、同様の効果が得られる。また、本実施の形態の変形例１では、筒状部５ａを樹脂で形成する際に、端子台８（外部接続部２０）をケース５（筒状部５ａ）に一体化する構成としたが、これに限定されない。外部接続部２０は、後付で、ケース５に一体化する構成としてもよい。この構成においても、同様の効果が得られる。
＜実施の形態１の変形例２＞
本実施の形態の変形例２では、ベース板１に、冷却フィン１２を固定する構成（以下、変形構成Ｂともいう）について説明する。変形構成Ｂは、実施の形態１、実施の形態１の変形例１および後述の実施の形態２〜４のいずれにも適用してよい。
図９は、本発明の実施の形態１の変形例２に係る半導体装置１００の断面図である。図９が示す半導体装置１００は、変形構成Ｂおよび変形構成Ａを有する。なお、図９では、図の簡略化のため、リード端子４の形状を簡略化して示している。本実施の形態の変形例２に係る半導体装置１００のリード端子４は、実施の形態１と同様、応力緩和形状を有する。
図９を参照して、半導体装置１００は、さらに、冷却フィン１２を含む。冷却フィン１２は、放熱する機能を有する。冷却フィン１２は、ベース板１の下面に固定される。すなわち、冷却フィン１２は、ケース５に一体化される。この構成により、半導体装置１００を、効率よく冷却することができる。
また、冷却フィン１２がケース５に一体化されているため、半導体装置１００をさらにコンパクト化することができる。なお、半導体装置１００は、変形構成Ｂに加え、前述の変形構成Ａも有することにより、例えば、車両のインバータユニット側に端子台を形成する必要がなく、利便性が高くなる。
なお、変形構成Ｂを有する半導体装置１００の製造方法は、実施の形態１の製造処理Ｎにおいて、図１０のように、ベース板１の代わりに、冷却フィン１２が予め固定されたベース板１を用いる点のみが異なる。
なお、実施の形態１の変形例２に係る半導体装置１００は、変形構成Ｂおよび変形構成Ａを有する構成としたが、変形構成Ａを有さず、変形構成Ｂを有する構成としてもよい。
＜実施の形態２＞
図１１は、本発明の実施の形態２に係る半導体装置１００の断面図である。なお、図１１では、図の簡略化のため、封止材７を示さず、図２の構成よりも少ない数の半導体素子３を示している。
前述したように、リード端子４と半導体素子３とが接合（接続）されている部分を、接合部ともいう。以下においては、リード端子４の２つの端部のうち、露出部以外の端部を、内部端部ともいう。詳細は後述するが、内部端部は、ケース５の内部に固定される。
本実施の形態では、複数の半導体素子３が、リード端子４の中央部と接合されている。また、本実施の形態では、ケース５の側面に、リード端子４の内部端部を挿入するための穴Ｈ１が設けられる。リード端子４の内部端部は、穴Ｈ１に挿入される。すなわち、リード端子４の内部端部は、ケース５の内側に埋没されている。
また、本実施の形態に係る半導体装置１００のリード端子４は、実施の形態１と同様、応力緩和形状を有する。
ここで、図１２のように、中央の半導体素子３下のはんだ６の厚みが、他の半導体素子３下のはんだ６の厚みより大きいとする。すなわち、３つの半導体素子３のうち、中央の半導体素子３における接合部が、他の半導体素子３における接合部より高いとする。
この場合、中央の半導体素子３により、リード端子４が持上げられるが、リード端子４の内部端部とリード端子４の露出部との２箇所がケース５に固定されている。そのため、リード端子４の変形が抑制され、リード端子４を半導体素子３の上面に確実に接続できる。
ここで、図１３のように、３つの半導体素子３のうち、両側の半導体素子３における接合部が、中央の半導体素子３における接合部より高いとする。すなわち、中央の半導体素子３における接合部が、他の半導体素子３における接合部より低いとする。
この場合、リード端子４にあらかじめ略下方向へ力を付与し、リード端子４の形状をＶ字状にする。これにより、リード端子４を、各半導体素子３の上面に確実に接続することが可能である。なお、本形状は、図１１の場合についても影響することはない。また、本形状に、前述の応力緩和形状をさらに加えることによって、より良い効果が得られる。
図２１は、仮に、リード端子４の内部端部が固定されていない構成を説明するための図である。図２１のように、リード端子４の内部端部が固定されてない場合、リード端子４における各接合部の高さがばらつく。この構成では、リード端子４と、半導体素子３との接合が不確実となるという問題がある。
一方、本実施の形態では、リード端子４の内部端部がケース５に固定されているため、図２１の構成における問題を解決することができる。
以上、本実施の形態によれば、リード端子４の両端部がケース５に固定される。そのため、ケース５に対するリード端子４の位置のばらつきを抑制することができる。これにより、各接合部の高さのばらつきを抑制することができる。したがって半導体素子３上のはんだ６の厚みの精度を向上させることができる。その結果、接合部の信頼性の向上、熱抵抗のばらつき等を抑制し、損失を低減することができる。
なお、本実施の形態では、リード端子４に、３つの半導体素子３を接合する構成を示したが、本実施の形態はこれに限定されない。本実施の形態では、リード端子４の内部端部が固定されているため、リード端子４の高さを安定して制御できる。そのため、リード端子４に接合される半導体素子３の数は、単数および複数においても幅広く対応できる。
また、リード端子４の内部端部が挿入される穴Ｈ１の数は、１つに限定されず、必要な位置に２つ以上設ける構成としもよい。この構成により、さらに、リード端子４の内部端部を強固に固定することができる。
なお、本実施の形態に係る半導体装置１００は、前述の変形構成Ａ，Ｂの両方、または、変形構成Ａ，Ｂの一方をさらに有してもよい。
＜実施の形態３＞
本実施の形態では、リード端子４にスリットを設けた構成（以下、変形構成Ｃともいう）について説明する。変形構成Ｃは、実施の形態１、実施の形態１の変形例１，２、実施の形態２および後述の実施の形態４のいずれにも適用してよい。
図１４は、本発明の実施の形態３に係るリード端子４の構成を示す斜視図である。具体的には、図１４は、スリットＳＬ１を設けたリード端子４を利用した半導体装置１００の一部の斜視図である。なお、図１４では、図２の構成の右半分の構成を、簡略化して示す図である。
図１４を参照して、リード端子４には、１つの半導体素子３に対し接合部４ａ，４ｂが生じるように、スリットＳＬ１が設けられる。リード端子４の接合部４ａ，４ｂの各々は、はんだ６を介して、半導体素子３に接続される。接合部４ａ，４ｂの各々が、対応するはんだ６の高さの違いを吸収するために独立して上下方向に移動自在になるように、リード端子４は構成される。
半導体素子３上ではリード端子４の接続箇所が広い場合、半導体素子３の複数個所をリード端子４により同時に接続する場合等に、各接合部の高さに違いが発生することがある。
ここで、一例として、図１５のように、接合部４ｂの下のはんだ６の厚さが、接合部４ａの下のはんだ６の厚さより十分に大きいとする。この場合においても、リード端子４の接合部４ａ，４ｂの各々は、独立して上下方向に移動自在に構成される。そのため、接合部の高さのばらつきを吸収し、リード端子４と半導体素子３との確実な接続が可能である。また、接合部に発生する応力を緩和することができ、接続部の信頼性を向上させることができる。
なお、本実施の形態では半導体素子３の上面にリード端子４が接続される構成を説明したが、基板２上に、変形構成Ｃのリード端子４を接続する構成としてもよい。この構成の場合においても、例えば、基板２に傾き等が生じていても、リード端子４を基板２に確実に接続することができるという良好な効果が得られる。
なお、スリットＳＬ１が設けられる位置は、図１４で示す位置に限定されない。例えば、図１６のように、リード端子４のうち半導体素子３と接合される部分（接合部）にスリットＳＬ１を設ける構成としてもよい。図１６は、図１４の構成を上から視た図である。
この構成においても、同様に、スリットＳＬ１に隣接した部分の高さ変動を吸収することができ、リード端子４と半導体素子３との良好な接続状態を得ることができる。
＜実施の形態４＞
本実施の形態では、リード端子４に貫通穴を設けた構成（以下、変形構成Ｄともいう）について説明する。変形構成Ｄは、実施の形態１、実施の形態１の変形例１，２および実施の形態２，３のいずれにも適用してよい。
図１７は、本発明の実施の形態４に係る半導体装置１００の断面図である。具体的には、図１７は、リード端子４に貫通穴を設けた構成の断面図である。図１８は、図１７に示される構成の右半分の上面図である。なお、図１８は、図の簡略化のため、封止材７を示していない。
図１７および図１８を参照して、リード端子４のうち封止材７と接触する部分には、貫通穴Ｈ２が設けられる。貫通穴Ｈ２は、リード端子４のうち半導体素子３と接合される部分（接合部）に設けられる。なお、貫通穴Ｈ２内には、封止材７が充填される。
ここで、例えば、リード端子４はＣｕ（銅）で構成されており、リード端子４の線膨張係数は１６．７ｐｐｍ／℃であるとする。なお、封止材７の線膨張係数はその製造過程で調整可能である。
しかしながら、封止材７の線膨張係数を、Ｃｕの線膨張係数にあわせると、半導体素子３下の基板２（セラミック）の線膨張係数４〜７ｐｐｍ／℃との差が大きくなる。この場合、剥離などが発生する可能性がある。
そこで、封止材７に、セラミックの線膨張係数に近い線膨張係数（１０〜１３ｐｐｍ／℃）を設定すると、Ｃｕとの線膨張係数との差が大きくなる。この場合、封止材７とリード端子４との密着性が悪化する。
そこで、本実施の形態では、リード端子４に複数の貫通穴Ｈ２を設ける。また、各貫通穴Ｈ２内に封止材７を充填する。これにより、封止材７がリード端子４に確実に固定される。その結果、封止材７とリード端子４とにおける線膨張係数の差による剥離を抑制することができる。
特に、リード端子４のうち半導体素子３と接合される部分の周囲に貫通穴Ｈ２を設ける構成は、接合部の信頼性を向上させるために有効である。そのため、シリコンカーバイト（ＳｉＣ）を主とする半導体装置１００を、より高温において安定した動作さることができる。
また、本実施の形態によれば、リード端子４と封止材７の接合強度を向上させることができる。そのため、リード端子４と封止材７の間への水分の進入を防ぐことができる。その結果、半導体装置１００の信頼性を向上させることができる。
また、変形構成Ｄを、実施の形態１〜３に適用すれば、半導体素子３とリード端子４との接合状態を良好にすることができる。その結果、より信頼性の優れた半導体装置を提供することができる。
なお、図１９のように、リード端子４のうち封止材７と接触する部分には、凹部Ｖ１が設けられる構成（以下、変形構成Ｅともいう）としてもよい。凹部Ｖ１は、溝である。なお、凹部Ｖ１は、溝に限定されず、凹凸形状により構成される凹凸部でもよい。
変形構成Ｅにより、リード端子４と封止材７との接合面積が多くなる。これにより、リード端子４と封止材７との密着力を向上させることができる。すなわち、リード端子４と封止材７との接合強度を向上させることができる。そのため、リード端子４と封止材７の間への水分の進入を防ぐことができる。その結果、半導体装置１００の信頼性を向上させることができる。
また、リード端子４に平行な方向に対して、アンカー効果が生じるため、同様な効果を得ることができる。
なお、変形構成Ｅは、実施の形態１、実施の形態１の変形例１，２および実施の形態２，３のいずれにも適用してよい。
また、図２０のように、変形構成Ｄと変形構成Ｅとを組み合わせた構成としてもよい。この構成により、リード端子４と封止材７との密着力を、より向上させることができる。
なお、変形構成Ｄと変形構成Ｅとを組み合わせた構成は、実施の形態１、実施の形態１の変形例１，２および実施の形態２，３のいずれにも適用してよい。
なお、本発明は、その発明の範囲内において、実施の形態、実施の形態の変形例を自由に組み合わせたり、各実施の形態、実施の形態の各変形例を適宜、変形、省略することが可能である。
１ ベース板、３ 半導体素子、４ リード端子、５ ケース、５ａ 筒状部、７ 封止材、２０ 外部接続部、１００ 半導体装置、Ｖ１ 凹部。

Claims (10)

  1. 基板に設けられた半導体素子を含む導電部と、
    前記導電部を収容するケースと、
    前記ケースと一体化され、かつ、前記半導体素子、または、前記基板の配線に直接接続されるリード端子と、を備え、
    前記リード端子は、該リード端子において発生する応力を緩和する応力緩和形状を有し、
    前記リード端子は、前記応力緩和形状を有する第１部分および第２部分を含み、
    前記リード端子の前記第１部分は、前記ケースに埋没されており、
    前記リード端子の前記第２部分は、前記ケースと前記半導体素子との間に存在し、
    前記リード端子は、一方端部および他方端部を有し、
    前記リード端子において、前記一方端部側には前記ケースに埋没されている部分が存在し、かつ、当該一方端部の先端は、当該ケースの外部に露出しており、
    前記他方端部の先端は、前記ケースの内側に埋没されている
    半導体装置。
  2. 前記応力緩和形状は、クランク形状またはベンド形状である
    請求項１に記載の半導体装置。
  3. 前記半導体装置は、外部端子と接続自在に構成され、
    前記リード端子の前記一方端部は、前記ケースの外部に露出しており、
    外部に露出している前記ケースには、前記外部端子を前記リード端子の前記一方端部に接続するための外部接続部が一体化される
    請求項１または２に記載の半導体装置。
  4. 前記リード端子には、スリットが設けられる
    請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記半導体装置は、さらに、封止材を備え、
    前記封止材は、前記導電部と、前記リード端子の一部とを封止する
    請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記ケース内において、前記リード端子のうち前記導電部に接続されている部分は、前記封止材により封止される
    請求項５に記載の半導体装置。
  7. 前記封止材は、前記ケースを構成する材料とは異なる材料である
    請求項６に記載の半導体装置。
  8. 前記リード端子のうち前記封止材と接触する部分には、貫通穴が設けられる
    請求項５〜７のいずれか１項に記載の半導体装置。
  9. 前記リード端子のうち前記封止材と接触する部分には、凹部が設けられる
    請求項５〜８のいずれか１項に記載の半導体装置。
  10. 前記半導体素子は、ワイドバンドギャップパワー半導体素子である
    請求項１〜９のいずれか１項に記載の半導体装置。
JP2013175269A 2013-08-27 2013-08-27 半導体装置 Active JP6304974B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013175269A JP6304974B2 (ja) 2013-08-27 2013-08-27 半導体装置
US14/222,402 US9455215B2 (en) 2013-08-27 2014-03-21 Semiconductor device and method for manufacturing the same
DE102014212519.7A DE102014212519B4 (de) 2013-08-27 2014-06-27 Halbleitervorrichtung
CN201410429065.8A CN104425471B (zh) 2013-08-27 2014-08-27 半导体装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013175269A JP6304974B2 (ja) 2013-08-27 2013-08-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2015046416A JP2015046416A (ja) 2015-03-12
JP6304974B2 true JP6304974B2 (ja) 2018-04-04

Family

ID=52470654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013175269A Active JP6304974B2 (ja) 2013-08-27 2013-08-27 半導体装置

Country Status (4)

Country Link
US (1) US9455215B2 (ja)
JP (1) JP6304974B2 (ja)
CN (1) CN104425471B (ja)
DE (1) DE102014212519B4 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6305302B2 (ja) 2014-10-02 2018-04-04 三菱電機株式会社 半導体装置およびその製造方法
WO2016071982A1 (ja) * 2014-11-06 2016-05-12 三菱電機株式会社 半導体モジュールおよび半導体モジュール用の導電部材
JP6433590B2 (ja) * 2015-06-11 2018-12-05 三菱電機株式会社 電力用半導体装置の製造方法および電力用半導体装置
JP6668626B2 (ja) * 2015-07-16 2020-03-18 セイコーエプソン株式会社 電子デバイス、電子機器、および移動体
JP6685143B2 (ja) * 2016-02-03 2020-04-22 三菱電機株式会社 電極端子、半導体装置及び電力変換装置
DE112017001646T5 (de) * 2016-03-30 2019-01-03 Mitsubishi Electric Corporation Leistungsmodul und verfahren zum herstellen desselben, sowie leistungselektronik-vorrichtung und verfahren zum herstellen derselben
JP6838298B2 (ja) * 2016-06-22 2021-03-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE102016217007A1 (de) * 2016-09-07 2018-03-08 Siemens Aktiengesellschaft Leistungsmodul
US10770376B2 (en) 2016-11-11 2020-09-08 Mitsubishi Electric Corporation Semiconductor device, inverter unit and automobile
CN109997221B (zh) * 2016-11-29 2024-03-12 三菱电机株式会社 半导体装置、控制装置以及半导体装置的制造方法
JP6625044B2 (ja) * 2016-12-28 2019-12-25 三菱電機株式会社 半導体装置およびその製造方法
US10566316B2 (en) * 2017-01-17 2020-02-18 Mitsubishi Electric Corporation Semiconductor device and power conversion apparatus
US11101225B2 (en) * 2017-02-09 2021-08-24 Mitsubishi Electric Corporation Semiconductor device and power conversion device
WO2018185974A1 (ja) * 2017-04-06 2018-10-11 三菱電機株式会社 半導体装置およびその製造方法、ならびに電力変換装置
JP6907670B2 (ja) * 2017-04-17 2021-07-21 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6891621B2 (ja) * 2017-04-27 2021-06-18 富士電機株式会社 半導体装置及び半導体装置の製造方法
US10978366B2 (en) 2017-05-11 2021-04-13 Mitsubishi Electric Corporation Power module having a hole in a lead frame for improved adhesion with a sealing resin, electric power conversion device, and method for producing power module
US11251098B2 (en) 2017-11-01 2022-02-15 Mitsubishi Electric Corporation Semiconductor device, production method therefor, and automobile
JP6812535B2 (ja) * 2018-03-02 2021-01-13 新電元工業株式会社 リード端子及び樹脂封止型半導体装置
JP7001960B2 (ja) * 2018-03-23 2022-01-20 株式会社オートネットワーク技術研究所 回路構成体
DE102018214059A1 (de) * 2018-08-21 2020-02-27 Robert Bosch Gmbh Gehäuserahmen für ein Steuergerät, welcher zur elektrischen Außenkontaktierung eines Schaltungsträgers des Steuergeräts geeignet ist
DE112018008155T5 (de) 2018-11-20 2021-07-29 Mitsubishi Electric Corporation Halbleitervorrichtung
JP7278077B2 (ja) * 2019-01-10 2023-05-19 三菱電機株式会社 半導体装置およびその製造方法
JP7108567B2 (ja) * 2019-03-20 2022-07-28 株式会社東芝 パワーモジュール
JP7244339B2 (ja) * 2019-04-19 2023-03-22 株式会社三社電機製作所 半導体モジュール用外部端子
JP7090580B2 (ja) * 2019-05-15 2022-06-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR102199360B1 (ko) * 2019-06-20 2021-01-06 제엠제코(주) 반도체 패키지
JP7422696B2 (ja) 2021-02-09 2024-01-26 三菱電機株式会社 半導体装置および半導体装置の製造方法
DE102021212895A1 (de) 2021-11-17 2022-09-22 Vitesco Technologies Germany Gmbh Leistungselektronikanordnung und Verfahren zum Herstellen einer Leistungselektronikanordnung
WO2024053084A1 (ja) * 2022-09-09 2024-03-14 三菱電機株式会社 半導体装置
DE102022209559A1 (de) 2022-09-13 2024-02-15 Zf Friedrichshafen Ag Halbbrückenmodul
WO2024095712A1 (ja) * 2022-11-04 2024-05-10 富士電機株式会社 半導体モジュール

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS542067A (en) * 1977-06-07 1979-01-09 Hitachi Ltd Semiconductor device
JPH0334561A (ja) * 1989-06-30 1991-02-14 Mitsubishi Electric Corp 半導体装置
US5446244A (en) * 1990-07-19 1995-08-29 Toyo Communication Equipment Co., Ltd. Printed wiring pattern
JP2854785B2 (ja) * 1993-08-30 1999-02-03 三菱電機株式会社 半導体装置およびその製造方法
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
JPH09129797A (ja) 1995-10-27 1997-05-16 Hitachi Ltd パワー半導体装置
US6078102A (en) * 1998-03-03 2000-06-20 Silicon Bandwidth, Inc. Semiconductor die package for mounting in horizontal and upright configurations
JP2000124398A (ja) * 1998-10-16 2000-04-28 Mitsubishi Electric Corp パワー半導体モジュール
JP3920486B2 (ja) * 1999-02-23 2007-05-30 株式会社小糸製作所 車両用灯具
JP3602763B2 (ja) * 2000-01-11 2004-12-15 株式会社三社電機製作所 電力用半導体モジュールの製造方法
JP2002057253A (ja) * 2000-08-10 2002-02-22 Nec Corp 半導体装置およびその製造方法
JP2002203942A (ja) 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
JP4112816B2 (ja) * 2001-04-18 2008-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
JP2002359334A (ja) * 2001-05-31 2002-12-13 Toyota Industries Corp 半導体装置の端子構造
US20050132648A1 (en) * 2003-11-27 2005-06-23 Kyocera Corporation Fuel reformer housing container and fuel reforming apparatus
JP4453498B2 (ja) 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
JP4499577B2 (ja) 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
JP2006253516A (ja) * 2005-03-14 2006-09-21 Hitachi Ltd パワー半導体装置
JP4459883B2 (ja) * 2005-04-28 2010-04-28 三菱電機株式会社 半導体装置
JP2007081155A (ja) 2005-09-14 2007-03-29 Hitachi Ltd 半導体装置
JP4609296B2 (ja) * 2005-12-05 2011-01-12 株式会社日立製作所 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
JP5076440B2 (ja) 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
US7838980B1 (en) * 2007-09-27 2010-11-23 National Semiconductor Corporation TO263 device package having low moisture sensitivity
JP5239291B2 (ja) * 2007-10-24 2013-07-17 富士電機株式会社 半導体装置およびその製造方法
JP2009164240A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置
JP5876669B2 (ja) * 2010-08-09 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置
DE112012004381B4 (de) * 2011-10-18 2023-08-10 Fuji Electric Co., Ltd. Halbleiterbauelement und Halbleiterbauelementherstellungsverfahren

Also Published As

Publication number Publication date
DE102014212519A1 (de) 2015-03-05
US20150061098A1 (en) 2015-03-05
DE102014212519B4 (de) 2022-01-13
CN104425471B (zh) 2017-07-28
US9455215B2 (en) 2016-09-27
JP2015046416A (ja) 2015-03-12
CN104425471A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
JP6304974B2 (ja) 半導体装置
JP5518000B2 (ja) パワーモジュールとその製造方法
JP5930565B1 (ja) 半導体モジュール
JP2006269721A (ja) 熱電モジュール及びその製造方法
JP2006287101A (ja) パワーモジュール、及び、その製造方法
JP2008294275A (ja) 電力半導体装置
JP6200759B2 (ja) 半導体装置およびその製造方法
WO2013118275A1 (ja) 半導体装置
JP6755197B2 (ja) 半導体装置およびその製造方法
JP5440427B2 (ja) 半導体装置およびその製造方法
JP2009283656A (ja) 半導体装置およびその製造方法
JP6407300B2 (ja) 半導体モジュールおよび半導体モジュール用の導電部材
JP2015119121A (ja) パワー半導体装置
JP5793295B2 (ja) 半導体装置
JP2009094164A (ja) インバータ装置における電力用半導体素子
JP5040418B2 (ja) 半導体装置
JP2006303375A (ja) 電力変換装置及びその製造方法
JP2018107414A (ja) 半導体装置およびその製造方法
JP5217014B2 (ja) 電力変換装置およびその製造方法
EP3477690B1 (en) Semiconductor module
WO2023047451A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP6342278B2 (ja) 半導体モジュールの製造方法
KR200472484Y1 (ko) 전력용 반도체 고정기구
JP5924213B2 (ja) 半導体モジュール
JP2013069911A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180306

R150 Certificate of patent or registration of utility model

Ref document number: 6304974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250