JPH0334561A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0334561A JPH0334561A JP17027589A JP17027589A JPH0334561A JP H0334561 A JPH0334561 A JP H0334561A JP 17027589 A JP17027589 A JP 17027589A JP 17027589 A JP17027589 A JP 17027589A JP H0334561 A JPH0334561 A JP H0334561A
- Authority
- JP
- Japan
- Prior art keywords
- case
- bonded
- electrode
- semiconductor chip
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 10
- 238000005219 brazing Methods 0.000 description 8
- 239000000945 filler Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はトランジスタモジュール等の半導体装置に関し
、特にその外部接続用電極の取付は構造に関するもので
ある。
、特にその外部接続用電極の取付は構造に関するもので
ある。
従来のこの種の半導体装置は第２図に示すように構成さ
れていた。
れていた。
第２図は従来の半導体装置のうちトランジスタモジュー
ルを示す断面図である。同図において、１は半導体チッ
プ、２は前記半導体チップ１を搭載するための絶縁基板
で、この絶縁基板２はセラミック材によって形成され、
その上面には銅等の電気導電性および熱伝導性の良好な
材料によって形成された導体３．４が設けられており、
前記半導体チップ１および後述する電極端子がこの導体
３゜４上に半田等のろう材によって接合されている。
ルを示す断面図である。同図において、１は半導体チッ
プ、２は前記半導体チップ１を搭載するための絶縁基板
で、この絶縁基板２はセラミック材によって形成され、
その上面には銅等の電気導電性および熱伝導性の良好な
材料によって形成された導体３．４が設けられており、
前記半導体チップ１および後述する電極端子がこの導体
３゜４上に半田等のろう材によって接合されている。
５は半導体チップ１で発生した熱を放散させるための放
熱板で、この放熱板５は銅等の熱伝導性の良好な材料で
形成されており、前記絶縁基板２がこの放熱板５上に半
田等のろう材によって接合されている。６および７は前
記半導体チップ１と外部回路（図示せず）とを接続する
ための電極端子で、これら電極端子６．７は前記導体３
．４上に接合される固定部６ａ 、７ａと、側面視略Ｓ
字状に曲げて形成された湾曲部６ｂ 、７ｂと、後述す
るケースの上方へ突出される外部接続部６ｃ、７ｃとか
ら構成されており、電極端子６は前記半導体チップｌが
接合された導体３に、また、電極端子７はもう一方の導
体４にそれぞれ半田等のろう材によって接合されている
。この電極端子６，７に設けられた湾曲部６ｂ 、７ｂ
は、後述するケースが熱膨張によって変形されて生じる
応力が固定部６ａ、７ａと各導体３．４との接合部に加
えられるのを緩和するために設けられたもので、通常Ｓ
ベンドと呼ばれている。８は半導体チップ１上の電極（
図示せず）と電極端子７とを接続するための金属ワイヤ
で、この金属ワイヤ８はアル電線等からなり、一端が半
導体チップ１上の電極にボンディングされ、他端が前記
導体４にボンディングされている。９はトランジスタモ
ジュールのパッケージを構成するためのケースで、この
ケース９は一般にＰＰＳ等の樹脂で一体戒形され、前記
放熱板５上に接着剤によって接着されている。また、こ
のケース９は半導体チンブｌ、絶縁基板２．金属ワイヤ
８等を囲む枠状に金型によって成形され、その枠部分の
上部には前記電極端子６，７が一体的に埋設されている
。１０ａおよび１０ｂは半導体チップ１や金属ワイヤ８
等の外部雰囲気から保護するための充填材で、充填材Ｉ
Ｑａはシリコンゲルによって形成され、また、充填材１
０ｂはエポキシ樹脂によって形成されており、これらの
充填材１０ａ、ｌＯｂは前記ケース９内に順次充填され
、硬化されている。さらにまた、前記充填材１０ａは、
電極端子６，７の湾曲部６ｂ 、７ｂがこの充填材１０
ａによって完全に覆われる量をもってケース９内に充填
されており、これによって湾曲部６ｂ、 ７ｂの応力緩
和作用が充分に発揮されることになる。
熱板で、この放熱板５は銅等の熱伝導性の良好な材料で
形成されており、前記絶縁基板２がこの放熱板５上に半
田等のろう材によって接合されている。６および７は前
記半導体チップ１と外部回路（図示せず）とを接続する
ための電極端子で、これら電極端子６．７は前記導体３
．４上に接合される固定部６ａ 、７ａと、側面視略Ｓ
字状に曲げて形成された湾曲部６ｂ 、７ｂと、後述す
るケースの上方へ突出される外部接続部６ｃ、７ｃとか
ら構成されており、電極端子６は前記半導体チップｌが
接合された導体３に、また、電極端子７はもう一方の導
体４にそれぞれ半田等のろう材によって接合されている
。この電極端子６，７に設けられた湾曲部６ｂ 、７ｂ
は、後述するケースが熱膨張によって変形されて生じる
応力が固定部６ａ、７ａと各導体３．４との接合部に加
えられるのを緩和するために設けられたもので、通常Ｓ
ベンドと呼ばれている。８は半導体チップ１上の電極（
図示せず）と電極端子７とを接続するための金属ワイヤ
で、この金属ワイヤ８はアル電線等からなり、一端が半
導体チップ１上の電極にボンディングされ、他端が前記
導体４にボンディングされている。９はトランジスタモ
ジュールのパッケージを構成するためのケースで、この
ケース９は一般にＰＰＳ等の樹脂で一体戒形され、前記
放熱板５上に接着剤によって接着されている。また、こ
のケース９は半導体チンブｌ、絶縁基板２．金属ワイヤ
８等を囲む枠状に金型によって成形され、その枠部分の
上部には前記電極端子６，７が一体的に埋設されている
。１０ａおよび１０ｂは半導体チップ１や金属ワイヤ８
等の外部雰囲気から保護するための充填材で、充填材Ｉ
Ｑａはシリコンゲルによって形成され、また、充填材１
０ｂはエポキシ樹脂によって形成されており、これらの
充填材１０ａ、ｌＯｂは前記ケース９内に順次充填され
、硬化されている。さらにまた、前記充填材１０ａは、
電極端子６，７の湾曲部６ｂ 、７ｂがこの充填材１０
ａによって完全に覆われる量をもってケース９内に充填
されており、これによって湾曲部６ｂ、 ７ｂの応力緩
和作用が充分に発揮されることになる。
しかるに、上述したように構成された従来のトランジス
タモジュールにおいては、電極端子６．７の湾曲部６ｂ
、７ｂが充填材１０ａによって完全に覆われるように
、充填材１０ａをケース９内に充填しなければならない
ため、ケース９の高さを高く設定しなければならず、し
かも、絶縁基板２上に電極端子６，７をろう付けするた
めのパッド部を設ける必要があるため、パンケージが大
型化されてしまうという問題があった。また、電極端子
６．７が半田等のろう材によって導体３．４に接合され
る構造であるため、ろう付は不良等の不具合が発生され
易いものであった。
タモジュールにおいては、電極端子６．７の湾曲部６ｂ
、７ｂが充填材１０ａによって完全に覆われるように
、充填材１０ａをケース９内に充填しなければならない
ため、ケース９の高さを高く設定しなければならず、し
かも、絶縁基板２上に電極端子６，７をろう付けするた
めのパッド部を設ける必要があるため、パンケージが大
型化されてしまうという問題があった。また、電極端子
６．７が半田等のろう材によって導体３．４に接合され
る構造であるため、ろう付は不良等の不具合が発生され
易いものであった。
本発明に係る半導体装置は、外部接続用電極を、その上
端部を外囲ケースの上側へ突出させると共に下側基部を
外囲ケース内に臨ませた状態で外囲ケースの側部内に埋
設し、この外部接続用電極の下側基部を、金属細線を介
して半導体チップに接続したものである。
端部を外囲ケースの上側へ突出させると共に下側基部を
外囲ケース内に臨ませた状態で外囲ケースの側部内に埋
設し、この外部接続用電極の下側基部を、金属細線を介
して半導体チップに接続したものである。
外部接続用電極に熱応力緩和用湾曲部が不要になるから
外囲ケース内における封止樹脂の液面の位置を下げるこ
とができると共に、絶縁板においては外部接続用電極を
搭載する部分が不要になるからその寸法を小さく設定す
ることができる。
外囲ケース内における封止樹脂の液面の位置を下げるこ
とができると共に、絶縁板においては外部接続用電極を
搭載する部分が不要になるからその寸法を小さく設定す
ることができる。
以下、本発明の一実施例を第１図によって詳細に説明す
る。
る。
第１図は本発明に係る半導体装置を示す断面図で、同図
において前記第２図で説明したものと同一もしくは同等
部材については同一符号を付し、ここにおいて詳細な説
明は省略する。第１図において、１１は本発明に係る半
導体装置のパッケージを構成するケースで、このケース
１１は平坦に形成された基部１１ａと、この基部１１ａ
に一体に立設され、半導体チップｌおよび後述する金属
ワイヤ等を囲む枠部１１ｂとから構成されており、基部
１１ａを放熱板５に接着することによって放熱板５上に
固定されている。１２および１３は電極端子で、これら
電極端子１２．１３は半導体チップ１に後述する金属ワ
イヤを介して接続される内部接続部１２ａ 、１３ａと
、外部回路（図示せず）に接続される外部接続部１２ｂ
、１３ｂとを有し、全体がそれぞれ断面路り字状に形
成されている。また、この電極端子１２．１３はその外
部接続部１２ｂ 、１３ｂをケース１１の上側へ突出さ
せると共に内部接続部１２ａ 、１３ａの上面をケース
１１の内側底部に露出させた状態でケース１１の基部ｔ
ｉａおよび枠部１１ｂ内に一体的に埋設されている。１
４および１５は前記電極端子１２．１３と半導体チップ
１とを接続するための金属ワイヤで、この金属ワイヤ１
４．１５はアルミ線等からなり、金属ワイヤ１４は一端
が電極端子１２における内部接続部１２ａの露出部分に
ボンディングされ、他端が導体３にボンディングされて
おり、また、もう一方の金属ワイヤ１５は一端が電極端
子１３における内部接続部１３ａの露出部分にボンディ
ングされ、他端が半導体チップ１上の電極にボンディン
グされている。
において前記第２図で説明したものと同一もしくは同等
部材については同一符号を付し、ここにおいて詳細な説
明は省略する。第１図において、１１は本発明に係る半
導体装置のパッケージを構成するケースで、このケース
１１は平坦に形成された基部１１ａと、この基部１１ａ
に一体に立設され、半導体チップｌおよび後述する金属
ワイヤ等を囲む枠部１１ｂとから構成されており、基部
１１ａを放熱板５に接着することによって放熱板５上に
固定されている。１２および１３は電極端子で、これら
電極端子１２．１３は半導体チップ１に後述する金属ワ
イヤを介して接続される内部接続部１２ａ 、１３ａと
、外部回路（図示せず）に接続される外部接続部１２ｂ
、１３ｂとを有し、全体がそれぞれ断面路り字状に形
成されている。また、この電極端子１２．１３はその外
部接続部１２ｂ 、１３ｂをケース１１の上側へ突出さ
せると共に内部接続部１２ａ 、１３ａの上面をケース
１１の内側底部に露出させた状態でケース１１の基部ｔ
ｉａおよび枠部１１ｂ内に一体的に埋設されている。１
４および１５は前記電極端子１２．１３と半導体チップ
１とを接続するための金属ワイヤで、この金属ワイヤ１
４．１５はアルミ線等からなり、金属ワイヤ１４は一端
が電極端子１２における内部接続部１２ａの露出部分に
ボンディングされ、他端が導体３にボンディングされて
おり、また、もう一方の金属ワイヤ１５は一端が電極端
子１３における内部接続部１３ａの露出部分にボンディ
ングされ、他端が半導体チップ１上の電極にボンディン
グされている。
また、本発明の半導体装置に使用される絶縁基板２は、
半導体チップｌが接合される導体３のみが接合されてい
るだけであり、それ以外には電極端子接続用導体等の特
別な部材は設けられていない。
半導体チップｌが接合される導体３のみが接合されてい
るだけであり、それ以外には電極端子接続用導体等の特
別な部材は設けられていない。
したがって、このように構成された半導体装置は、電極
端子１２．１３がケース１１に固定され、かつ電極端子
１２．１３と絶縁基板２とが金属ワイヤ１４゜１５のみ
によって接続される構造であり、ケース１１が熱膨張に
よって変形されて生じる応力は絶縁基板２に伝えられに
くくなるから、従来必要とした電極端子の湾曲部が不要
になる。このため、充填材１０ａは金属ワイヤ１４を覆
うだけの充填量で済み、ケース１１の高さを低く設定す
ることができる。さらに、絶縁基板２においては電極端
子１２．１３を接合するためのパッド部分が不要になる
からその寸法を小さく設定することができる。すなわち
、本発明によれば、ケース１１の高さおよび幅寸法を小
さく設定することができる。また、電極端子１２゜１３
は従来のもののようにろう付けによって接続される構造
ではないために、ろう付は不良やこれに起因する不具合
等を解消することができる。
端子１２．１３がケース１１に固定され、かつ電極端子
１２．１３と絶縁基板２とが金属ワイヤ１４゜１５のみ
によって接続される構造であり、ケース１１が熱膨張に
よって変形されて生じる応力は絶縁基板２に伝えられに
くくなるから、従来必要とした電極端子の湾曲部が不要
になる。このため、充填材１０ａは金属ワイヤ１４を覆
うだけの充填量で済み、ケース１１の高さを低く設定す
ることができる。さらに、絶縁基板２においては電極端
子１２．１３を接合するためのパッド部分が不要になる
からその寸法を小さく設定することができる。すなわち
、本発明によれば、ケース１１の高さおよび幅寸法を小
さく設定することができる。また、電極端子１２゜１３
は従来のもののようにろう付けによって接続される構造
ではないために、ろう付は不良やこれに起因する不具合
等を解消することができる。
なお、本実施例では電極端子１２．１３の内部接続部１
２ａ 、１３ａをケース１１の基部１１ａ内に埋設した
例を示したが、この内部接続部１２ａ 、１３ａはケー
ス１１とは別体に設けられた絶縁性樹脂等によって固定
してもよい。
２ａ 、１３ａをケース１１の基部１１ａ内に埋設した
例を示したが、この内部接続部１２ａ 、１３ａはケー
ス１１とは別体に設けられた絶縁性樹脂等によって固定
してもよい。
（発明の効果）
以上説明したように本発明に係る半導体装置は、外部接
続用電極を、その上端部を外囲ケースの上側へ突出させ
ると共に下側基部を外囲ケース内に臨ませた状態で外囲
ケースの側部内に埋設し、この外部接続用電極の下側基
部を、金属細線を介して半導体チップに接続したため、
外部接続用電極に熱応力緩和用湾曲部が不要になるから
外囲ケース内における封止樹脂の液面の位置を下げるこ
とができると共に、絶縁板においては外部接続用電極を
搭載する部分が不要になるからその寸法を小さく設定す
ることができる。したがって、外囲ケースの高さおよび
幅寸法を小さく設定することができるから、パッケージ
の小型化を図ることができる。また、絶縁板が小型化さ
れると共に外部接続電極の装着工程が単純化されるため
に、各部材の製造コストを低く抑えることができるとい
う効果もある。さらにまた、外部接続用電極と半導体チ
ップとの接続は金属細線を介して行われるため、外部接
続用電極のろう付けが不要になるから、接続部分の信頼
性を向上させることができる。
続用電極を、その上端部を外囲ケースの上側へ突出させ
ると共に下側基部を外囲ケース内に臨ませた状態で外囲
ケースの側部内に埋設し、この外部接続用電極の下側基
部を、金属細線を介して半導体チップに接続したため、
外部接続用電極に熱応力緩和用湾曲部が不要になるから
外囲ケース内における封止樹脂の液面の位置を下げるこ
とができると共に、絶縁板においては外部接続用電極を
搭載する部分が不要になるからその寸法を小さく設定す
ることができる。したがって、外囲ケースの高さおよび
幅寸法を小さく設定することができるから、パッケージ
の小型化を図ることができる。また、絶縁板が小型化さ
れると共に外部接続電極の装着工程が単純化されるため
に、各部材の製造コストを低く抑えることができるとい
う効果もある。さらにまた、外部接続用電極と半導体チ
ップとの接続は金属細線を介して行われるため、外部接
続用電極のろう付けが不要になるから、接続部分の信頼
性を向上させることができる。
このように、本発明によれば信頼性の高い半導体装置を
安価に得ることができる。
安価に得ることができる。
第１図は本発明に係る半導体装置を示す断面図、第２図
は従来の半導体装置のうちトランジスタモジュールを示
す断面図である。 １・・・・半導体チップ、２・・・・絶縁基板、５・・
・・放熱板、１０ａ 、１０ｂ・・・・充填材、１１・
・・・ケース、１１ｂ・・・・枠部、１２．１３・・・
・電極端子、１２ａ 、１３ａ・・・・内部接続部、１
４．１５・・・・金属ワイヤ。
は従来の半導体装置のうちトランジスタモジュールを示
す断面図である。 １・・・・半導体チップ、２・・・・絶縁基板、５・・
・・放熱板、１０ａ 、１０ｂ・・・・充填材、１１・
・・・ケース、１１ｂ・・・・枠部、１２．１３・・・
・電極端子、１２ａ 、１３ａ・・・・内部接続部、１
４．１５・・・・金属ワイヤ。
Claims (1)
- 半導体チップが搭載されかつ放熱板上に接合される絶縁
基板と、前記放熱板上に接着される封止樹脂充填用樹脂
製外囲ケースとを備え、前記半導体チップに接続される
外部接続用電極が前記絶縁基板に対して垂直に立てた状
態で設けられた半導体装置において、前記外部接続用電
極を、その上端部を外囲ケースの上側へ突出させると共
に下側基部を外囲ケース内に臨ませた状態で外囲ケース
の側部内に埋設し、この外部接続用電極の下側基部を、
金属細線を介して半導体チップに接続したことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17027589A JPH0334561A (ja) | 1989-06-30 | 1989-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17027589A JPH0334561A (ja) | 1989-06-30 | 1989-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0334561A true JPH0334561A (ja) | 1991-02-14 |
Family
ID=15901928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17027589A Pending JPH0334561A (ja) | 1989-06-30 | 1989-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0334561A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19522172C1 (de) * | 1995-06-19 | 1996-11-21 | Siemens Ag | Leistungs-Halbleitermodul mit Anschlußstiften |
| JP2015046416A (ja) * | 2013-08-27 | 2015-03-12 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| DE102019126923A1 (de) * | 2019-10-08 | 2020-06-04 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls |
-
1989
- 1989-06-30 JP JP17027589A patent/JPH0334561A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19522172C1 (de) * | 1995-06-19 | 1996-11-21 | Siemens Ag | Leistungs-Halbleitermodul mit Anschlußstiften |
| US5753971A (en) * | 1995-06-19 | 1998-05-19 | Siemens Aktiengesellschaft | Power semiconductor module with terminal pins |
| EP0750344A3 (de) * | 1995-06-19 | 1999-04-21 | Siemens Aktiengesellschaft | Leistungs-Halbleitermodul mit Anschlussstiften |
| KR100457170B1 (ko) * | 1995-06-19 | 2005-02-07 | 지멘스 악티엔게젤샤프트 | 접속핀을갖는파워반도체모듈 |
| JP2015046416A (ja) * | 2013-08-27 | 2015-03-12 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| DE102019126923A1 (de) * | 2019-10-08 | 2020-06-04 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627981B2 (en) | Resin-packaged semiconductor device | |
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| KR101505551B1 (ko) | 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법 | |
| US7179686B2 (en) | Manufacturing method of semiconductor device | |
| US5834835A (en) | Semiconductor device having an improved structure for storing a semiconductor chip | |
| JPH06216266A (ja) | 電子装置パッケージ・アセンブリー | |
| KR970030728A (ko) | 수지패키지를 갖는 장치 및 그 제조방법 | |
| JPH04233262A (ja) | 脱熱体及び多重取付パッド・レードフレームのパッケージ及び半導体ダイの電気的絶縁方法 | |
| US6114750A (en) | Surface mount TO-220 package and process for the manufacture thereof | |
| JP3764687B2 (ja) | 電力半導体装置及びその製造方法 | |
| JPH03108744A (ja) | 樹脂封止型半導体装置 | |
| KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
| JPH10242385A (ja) | 電力用混合集積回路装置 | |
| JPH0334561A (ja) | 半導体装置 | |
| JPH11307721A (ja) | パワーモジュール装置およびその製造方法 | |
| JP3381447B2 (ja) | 半導体装置 | |
| JP2792377B2 (ja) | 半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3147157B2 (ja) | 半導体素子を含む電子回路装置 | |
| JP2654035B2 (ja) | 半導体ｉｃ装置 | |
| JP2904154B2 (ja) | 半導体素子を含む電子回路装置 | |
| JP3172393B2 (ja) | 混成集積回路装置 | |
| CN217280757U (zh) | 用于小型表面安装器件的半导体封装结构 | |
| JPH06334070A (ja) | 混成集積回路装置 | |
| JP2003197828A (ja) | 樹脂封止型半導体装置 |