CN217280757U - 用于小型表面安装器件的半导体封装结构 - Google Patents
用于小型表面安装器件的半导体封装结构 Download PDFInfo
- Publication number
- CN217280757U CN217280757U CN202220808363.8U CN202220808363U CN217280757U CN 217280757 U CN217280757 U CN 217280757U CN 202220808363 U CN202220808363 U CN 202220808363U CN 217280757 U CN217280757 U CN 217280757U
- Authority
- CN
- China
- Prior art keywords
- semiconductor package
- discrete semiconductor
- lead
- discrete
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Die Bonding (AREA)
Abstract
本实用新型涉及一种分立半导体封装,其包括引线框架组件、半导体芯片和夹片。引线框架组件的特征是左引线和右引线。半导体芯片位于左引线上。夹片将半导体芯片在左引线上保持就位,但是夹片钎焊到右引线上。
Description
技术领域
本公开的实施例涉及半导体封装结构,并且更具体地,涉及用于小型表面安装器件的封装结构。
背景技术
分立半导体是被指定执行基本电子功能的装置,并且自身不可分成独立的功能部件。二极管、晶体管、晶体闸流管和整流器是分立半导体的示例。
分立半导体容纳在越来越小的封装中。小外形尺寸123扁平型(SOD123FL)是小型封装的一个示例。TPSMA和TPSMB也是小型封装样式,尽管它们比SOD123FL大。
半导体封装在封装结构中使用分立引线框架、芯片和夹片。为了保护半导体封装内部的芯片不受潮,引线在芯片的上侧(第一接触区域)上弯曲,并且使用环氧树脂将芯片固定在其底侧(第二接触区域)上。
分立半导体封装的发展方向之一是使其更小并且能够支持更高的功率。不幸的是,随着接触面积变小,热传递性能下降。也就是说,由于热传递较慢,所以半导体芯片保持高温的时间过长,并且温度较高时的热应力会损坏芯片,并且降低其工作寿命。为了解决这个问题,可以降低半导体芯片的功率特性。然而,客户希望在更小的半导体器件封装中具有更高的功率容量。
就这些和其它考虑而言,本改进可能是有用的。
实用新型内容
提供此概述是为了以简化形式介绍将在下文的详细描述中进一步描述的一系列概念。本概述不旨在标识所要求保护的主题的关键或必要特征,也不旨在用于帮助确定所要求保护的主题的范围。
根据本公开的分立半导体封装的示例性实施例可以包括引线框架组件、半导体芯片和夹片。引线框架组件的特征是左引线和右引线。半导体芯片位于左引线上。夹片将半导体芯片在左引线上保持就位,但是夹片钎焊到右引线上。
附图说明
图1是示出根据现有技术的分立半导体封装的示意图;
图2A和2B是示出根据示例性实施例的分立半导体封装的示意图;
图3是示出根据示例性实施例的图2A-2B的分立半导体封装中使用的引线框架组件的示意图;以及
图4A-4E是示出根据示例性实施例的图2A-2B的分立半导体封装的示意图。
具体实施方式
一种分立半导体封装公开为对小型半导体器件封装的改进。分立半导体封装的特征是具有左端子和右端子的扁平引线框架组件,其中每个端子具有两个保护角。左引线的特征是芯片托盘平台被保护垫包围,该保护垫保护半导体芯片不受潮。右引线在一端处连接到特殊形状的夹片上,而夹片的另一端将半导体芯片保持就位。夹片包括由不同宽度和形状的单一整体结构形成的部分。
为了方便和清楚起见,比如“顶部”、“底部”、“上部”、“下部”、“竖直”、“水平”、“侧向”、“横向”、“径向”、“内”、“外”、“左”和“右”的术语可以在本文中用于描述特征和部件的相对放置和定向,它们分别相对于在本文提供的透视图、分解透视图和剖视图中出现的其他特征和部件的几何结构和定向。所述术语并非旨在是限制性的,并且包括具体提及的词语、其中的衍生词以及类似含义的词语。
图1是根据现有技术的分立半导体封装100的代表图。分立半导体封装100的特征是半导体芯片104。分立半导体封装100可以是SOD123FL、TPSMA或TPSMB小型封装样式。
引线框架是在半导体装置组件中用来将电路板和电子装置上的电路连接至蚀刻在半导体芯片104的表面上的微小电端子的金属薄层。在分立半导体封装100中,半导体芯片104连接到设置在半导体芯片一侧(图1中的下方)上的引线框架左引线106和设置在半导体芯片的相对的第二侧(图1中的上方)上的夹片110;夹片110连接到引线框架右引线108(下文中称为“左引线106”和“右引线108”)。使用焊膏114将左引线106连接到半导体芯片104;类似地,使用焊膏112将夹片110连接到半导体芯片104。分立半导体封装100的内部结构被包封在化合物102,比如环氧树脂复合材料中。
修改分立半导体封装,比如减小其大小、增加其功率容量、或者两者可能是具有挑战性的。如图1所示,分立半导体封装100在封装结构中使用包封在化合物102中的左引线106、右引线108、半导体芯片104和夹片110。减小这种封装的大小具有挑战性,因为一个或更多个零部件将被制作得更小。为了保护半导体芯片104不受潮,左引线106在向上的方向上弯曲,并且夹片110至少部分覆盖半导体芯片的顶面。此外,包围部件的化合物102有助于保护半导体芯片104不受潮。
此外,通过减小半导体芯片104、左引线106、右引线108和夹片110的大小,部件之间的接触面积被减小。左引线106和半导体芯片104之间的施加焊膏114的接触面积将更小。夹片110和半导体芯片104之间的施加焊膏112的接触面积也将更小。较小的接触面积对分立半导体封装100从半导体芯片104传热的能力有负面影响。因此,当接触面积减小时,热传递性能降低,这增加了半导体芯片104的温度。反复使半导体芯片104遭受过热会有芯片失效或至少芯片可使用寿命缩短的风险。
可以将半导体芯片104更改为具有较低额定功率的芯片,以解决分立半导体封装100内的热传递性能问题。对于那些既想要小型封装又想要具有更高额定功率的半导体芯片的客户来说,这不是一个好的解决方案。
图2A和2B是根据示例性实施例的分立半导体封装200的代表图。图2A是分立半导体封装200的侧视图,并且图2B是剖视图。分立半导体封装200的特征是半导体芯片204。分立半导体封装200是SOD123FL、TPSMA或TPSMB小型封装式半导体封装的图示。如将要示出的,分立半导体封装200包括用于解决图1中分立半导体封装100的缺点的新颖特征。
半导体芯片204连接到设置在半导体芯片一侧(图中的下方)上的引线框架左引线206、设置在半导体芯片的相对的第二侧(图中的上方)上的夹片210和设置在半导体芯片一侧(图中的右侧)上的引线框架右引线208(下文中称为“左引线206”和“右引线208”)。使用焊膏214将左引线206连接到半导体芯片204;类似地,使用焊膏212将右引线208连接到半导体芯片204。使用焊膏220将夹片210连接到右引线208。左引线206和右引线208设置在底部环氧树脂模制化合物(EMC)218上。分立半导体封装200的内部结构被包封在化合物202,比如环氧树脂复合材料中。
在示例性实施例中,左引线206的特征是用于安置半导体芯片204的保护垫。在图2A和2B中示出了保护垫的左侧216a和右侧216b(统称为“保护垫216”)。保护垫216包围半导体芯片204的四个侧面。在示例性实施例中,保护垫216是倒圆矩形形状。图3示出了保护垫216的俯视图,并且图4A-4E示出了保护垫的透视图。在示例性实施例中,保护垫216是防止半导体芯片204受潮的防潮凹槽。
夹片210被设计为作为另一个电端子将半导体芯片204连结到左引线208上就位。在示例性实施例中,夹片210具有四个部分:第一部分210a、第二部分210b、第三部分210c和第四部分210d。构成夹片210的四个部分210a-d在图4C-4D中也可见。使用焊膏220将与右引线208垂直的第一部分210a连接到右引线208。第一部分210a在远离右引线208的一端处具有弯曲部。第二部分210b基本是扁平的并且平行于右引线208并且设置在第一部分210a和第三部分210c之间。第三部分210c也是弯曲的并且设置在第二部分210b和第四部分210d之间。第四部分210d基本是扁平的并且平行于右引线208并且邻近第三部分210c。在示例性实施例中,夹片210的部分210a-d由导电材料,比如铜或铜合金的单一整体结构形成。
参见图2A-2B,在示例性实施例中,从夹片210附接的右引线208开始,第一部分210a垂直于右引线,向左弯曲到扁平的第二部分210b,然后第三部分210c向下弯曲,并且第四部分210d也是扁平的,但位于低于第二部分的平面内。第四部分210d是夹片210要(用焊膏212)钎焊到半导体芯片204的部分。
在示例性实施例中,如图4C所示,夹片210的部分210a-d的宽度不同。第一部分210a具有宽度w1、第二部分210b具有宽度w2、并且第三和第四部分210c-d具有相同的宽度w3。在示例性实施例中,第二部分210b比第一部分210a、第三部分210c和第四部分210d宽。换句话说,w2>w1,w2>w3。此外,在示例性实施例中,第一部分210a比第三部分210c-d宽。换句话说,w1>w3。
图3是根据示例性实施例的图2A-2B的分立半导体封装200所使用的引线框架组件300的代表图。已经介绍了引线框架组件300的一些元件:左引线206、右引线208和保护垫216。左引线206的特征是芯片托盘平台302,在示例性实施例中,该芯片托盘平台被保护垫216周向包围。在示例性实施例中,半导体芯片204位于芯片托盘平台302上,其中保护垫216包围半导体芯片。如图4A-4D的透视图所示,保护垫216相对于芯片托盘平台302升高并且围绕半导体芯片204形成一种壁。然而,如图2A-2B、图4B和图4D所示,在一些实施例中,保护垫216没有上升得和半导体芯片204高度一样高。芯片托盘平台302和保护垫216设置在左引线206的底部引线318的顶部。
此外,在示例性实施例中,左引线206的特征是具有保护角304和306的左端子308。类似地,右引线208的特征是右端子316以及保护角312和314。在分立半导体封装200的制造过程中,需要保护半导体芯片204免受修整过程中出现的机械应力。在示例性实施例中,保护角304、306、312和314有助于保护半导体芯片204免受修整应力。此外,在示例性实施例中,一旦分立半导体封装200被使用,保护角304、306、312和314有助于保护半导体芯片204免受额外的未知机械应力。在示例性实施例中,引线框架组件是导电的铜或铜合金。
图4A-4E是根据示例性实施例的图2A-2B的分立半导体封装200的部件的代表性透视图。图4A的特征是单独的引线框架组件300(图3);图4B示出了具有半导体芯片204的引线框架组件;图4C示出了具有夹片210的引线框架组件;图4D示出了引线框架组件、半导体芯片和夹片;并且图4E示出了整个分立半导体封装200,其包括包围其他零部件的化合物202。
在示例性实施例中,引线框架组件300(图4A)是扁平的,其中左引线206与右引线208处于同一平面中。如图所示和所描述的,左引线206的特征是用于安置半导体芯片204的专用芯片托盘平台302。沿着芯片托盘平台302的周界设置的引线框架保护垫216也有助于安置半导体芯片204,但是在一些实施例中,额外地为半导体芯片提供保护,特别是从下面。左引线206上的保护角304和306以及右引线208上的保护角312和314既在制造过程中的修整操作期间又在现场可能出现额外的未知机械应力的情况下为半导体芯片204提供保护。在示例性实施例中,引线框架组件300将直接与印刷电路板组件(PCBA)连结,这有助于从半导体芯片204传热并且将热量传递到PCBA。为了进一步的保护,在一些实施例中,在半导体芯片204周围使用特殊的密封剂来保护芯片不受潮并且提高分立半导体封装200的可靠性。
引线框架组件300的设计也考虑了新的夹片310。如图4C-4D所示,夹片210是改进的设计,即使在夹片210和半导体芯片204之间以及在夹片和右引线208之间存在较小接触面积的情况下,该设计也能很好地工作,其中右引线在本文中也被称为夹片连结件。夹片210具有四个部分,其成型为便于连接到右引线208和半导体芯片204。在示例性实施例中,右引线208(夹片连结件)在右侧具有环氧树脂锁设计,作为保护角312和314,以及包围分立半导体封装200的化合物202。环氧树脂锁设计可以保护半导体芯片204免受来自外部的一些未知机械应力,比如修整应力、熔焊应力等。
因此,与现有技术分立半导体封装100相比,新颖的分立半导体封装200包括能够减小封装以及封装内的部件(例如,引线框架组件300、半导体芯片204和夹片210)的大小的特征,同时仍能够提供从半导体芯片204出来的良好热传递性能。
如本文所使用的,以单数形式叙述并以单词“一”或“一个”开头的元件或步骤应理解为不排除多个元件或步骤,除非明确叙述了这种排除。此外,对本公开的“一个实施例”的引用不旨在被解释为排除也包含所述特征的额外实施例的存在。
虽然本公开参考了某些实施例,但是在不脱离如所附(多个)权利要求中限定的本公开的领域和范围的情况下,可以对所描述的实施例进行许多修改、变更和改变。因此,本公开不限于所描述的实施例,而是具有由所附权利要求及其等同物的语言定义的全部范围。
Claims (20)
1.一种分立半导体封装,包括:
引线框架组件,该引线框架组件包括左引线和右引线;
半导体芯片,该半导体芯片设置在所述左引线上;以及
夹片,该夹片用于将所述半导体芯片在所述左引线上保持就位,其中,所述夹片钎焊到所述右引线上。
2.根据权利要求1所述的分立半导体封装,所述左引线进一步包括:
芯片托盘平台,所述半导体芯片位于所述芯片托盘平台上;以及
保护垫,该保护垫周向包围所述芯片托盘平台。
3.根据权利要求2所述的分立半导体封装,其中,所述保护垫相对于所述芯片托盘平台升高。
4.根据权利要求2所述的分立半导体封装,其中,所述保护垫形成围绕所述半导体芯片的壁。
5.根据权利要求2所述的分立半导体封装,所述左引线进一步包括具有第一保护角和第二保护角的左端子,其中,所述第一保护角和所述第二保护角保护所述半导体芯片免受机械应力。
6.根据权利要求1所述的分立半导体封装,所述右引线进一步包括具有第一保护角和第二保护角的右端子,其中,所述第一保护角和所述第二保护角保护所述半导体芯片免受机械应力。
7.根据权利要求1所述的分立半导体封装,所述夹片进一步包括:
第一部分,该第一部分钎焊到所述右引线;
第二部分,该第二部分联接到所述第一部分;
第三部分,该第三部分联接到所述第二部分,其中,所述第二部分设置在所述第一部分和所述第三部分之间;以及
第四部分,该第四部分联接到所述第三部分,其中,所述第三部分设置在所述第二部分和所述第四部分之间。
8.根据权利要求7所述的分立半导体封装,其中,所述第一部分垂直于所述右引线并且包括弯曲部。
9.根据权利要求7所述的分立半导体封装,其中,所述第二部分和所述第四部分平行于所述右引线。
10.根据权利要求9所述的分立半导体封装,其中,所述第四部分处于与所述第二部分不同的平面中。
11.根据权利要求7所述的分立半导体封装,其中,所述第三部分是弯曲的。
12.根据权利要求7所述的分立半导体封装,其中,所述第二部分比所述第一部分、所述第三部分和所述第四部分宽。
13.根据权利要求7所述的分立半导体封装,其中,所述第三部分具有第一宽度,并且所述第四部分具有所述第一宽度。
14.根据权利要求1所述的分立半导体封装,进一步包括用于包封所述引线框架组件、所述半导体芯片和所述夹片的化合物。
15.根据权利要求14所述的分立半导体封装,其中,所述化合物是环氧树脂复合材料。
16.根据权利要求1所述的分立半导体封装,其中,所述引线框架组件是导电铜合金。
17.根据权利要求1所述的分立半导体封装,其中,所述分立半导体封装是小外形尺寸123扁平型的小型封装样式。
18.根据权利要求1所述的分立半导体封装,其中,所述分立半导体封装是TPSMA小型封装样式。
19.根据权利要求1所述的分立半导体封装,其中,所述分立半导体封装是TPSMB小型封装样式。
20.根据权利要求1所述的分立半导体封装,其中,所述半导体芯片在一侧上钎焊到所述左引线,并且在相对的第二侧钎焊到所述夹片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220808363.8U CN217280757U (zh) | 2022-04-08 | 2022-04-08 | 用于小型表面安装器件的半导体封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220808363.8U CN217280757U (zh) | 2022-04-08 | 2022-04-08 | 用于小型表面安装器件的半导体封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217280757U true CN217280757U (zh) | 2022-08-23 |
Family
ID=82874364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220808363.8U Active CN217280757U (zh) | 2022-04-08 | 2022-04-08 | 用于小型表面安装器件的半导体封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217280757U (zh) |
-
2022
- 2022-04-08 CN CN202220808363.8U patent/CN217280757U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6731015B2 (en) | Super low profile package with stacked dies | |
US7042071B2 (en) | Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same | |
KR970006533B1 (ko) | 반도체장치 및 그 제조방법 | |
US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
US6429513B1 (en) | Active heat sink for cooling a semiconductor chip | |
US20020175401A1 (en) | Semiconductor package with stacked chips | |
US20050056918A1 (en) | Power module package having improved heat dissipating capability | |
US20020140085A1 (en) | Semiconductor package including passive elements and method of manufacture | |
JPH06216266A (ja) | 電子装置パッケージ・アセンブリー | |
US20100193922A1 (en) | Semiconductor chip package | |
KR20050109502A (ko) | 내장형 수동 소자를 갖는 리드 프레임 | |
GB2317989A (en) | Lead frames for semiconductor packages | |
CN108155172B (zh) | 集成电路封装 | |
US5796162A (en) | Frames locking method for packaging semiconductor chip | |
EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
TW571406B (en) | High performance thermally enhanced package and method of fabricating the same | |
US6753597B1 (en) | Encapsulated semiconductor package including chip paddle and leads | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
KR20230144969A (ko) | 디스크리트 전력 반도체 패키지 | |
CN217280757U (zh) | 用于小型表面安装器件的半导体封装结构 | |
JP2651427B2 (ja) | 半導体装置の製造方法 | |
CN217280759U (zh) | 小外形tvs封装结构 | |
JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
CN219267648U (zh) | 一种半导体芯片封装结构 | |
US20230027138A1 (en) | Power module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |