JP2002057253A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002057253A
JP2002057253A JP2000242207A JP2000242207A JP2002057253A JP 2002057253 A JP2002057253 A JP 2002057253A JP 2000242207 A JP2000242207 A JP 2000242207A JP 2000242207 A JP2000242207 A JP 2000242207A JP 2002057253 A JP2002057253 A JP 2002057253A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
semiconductor device
chip
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000242207A
Other languages
English (en)
Inventor
Mitsuto Kanetake
光人 金竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000242207A priority Critical patent/JP2002057253A/ja
Priority to EP01119051A priority patent/EP1179845A3/en
Priority to US09/922,721 priority patent/US20020020923A1/en
Priority to TW090119593A priority patent/TW499744B/zh
Publication of JP2002057253A publication Critical patent/JP2002057253A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

(57)【要約】 【課題】 １次封止樹脂による半導体チップの汚染を防
止して、デバイスの特性を劣化させず、また、リード端
子の先端ぶれによる段差を生じさせず実装不能を無くす
ことができる半導体装置およびその製造方法を提供す
る。 【解決手段】 リードフレームのチップ搭載部に半導体
チップを実装した半導体装置において、チップ搭載部の
裏面側に設けた樹脂テープ１５と、半導体チップ１１と
樹脂テープ１５との間に空間ｓを形成するように、樹脂
テープ１５が設けられた範囲で半導体チップ１１を封止
する１次封止樹脂１６と、１次封止樹脂１６を樹脂テー
プ１５と共に包み込んで二重封止構造を形成する２次封
止樹脂１７とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、打ち抜き加工された金属
製リードフレームを使用した半導体装置およびその製造
方法に関する。
【０００２】
【従来の技術】従来、金属製リードフレームを使用し、
半導体チップの周囲を中空にした中空パッケージ構造を
有する半導体装置として、例えば、可撓性フィルム基板
を対象にした樹脂封止型半導体装置（特開平５−２９１
３１９号公報参照）、或いはモールド樹脂パッケージを
用いた樹脂封止型高周波用半導体装置及びその組立て方
法（特開平５−２１８２２２号公報参照）が知られてい
る。
【０００３】図９は、従来の中空パッケージ構造を有す
る半導体装置を示し、（ａ）は断面図、（ｂ）〜（ｄ）
は製造方法を説明する工程図である。図９（ａ）に示す
ように、半導体装置１は、金属リードフレーム２にバン
プ３を介してフリップチップ接続された半導体チップ４
を有する。この半導体チップ４は、周囲が中空構造とな
るように、モールド樹脂５により樹脂封止されている。
【０００４】この半導体装置１を製造する場合、先ず、
リードフレーム２にバンプ３を打ち（（ｂ）参照）、そ
のバンプ３を介して、リードフレーム２に半導体チップ
４をフリップチップ接続する（（ｃ）参照）。
【０００５】その後、半導体チップ４に１次封止用樹脂
６を塗布して、半導体チップ４とその周辺のリードフレ
ーム２を１次封止用樹脂６により覆う（（ｄ）参照）。
更に、半導体チップ４を内包する１次封止用樹脂６ごと
モールド樹脂５で封止する。
【０００６】このとき、封止時の熱により１次封止用樹
脂６が溶融してモールド樹脂５に吸収され、半導体チッ
プ４の周囲を中空構造にする（（ａ）参照）。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た中空パッケージ構造を有する半導体装置１において
は、半導体チップ４の表面活性部位が１次封止用樹脂６
に汚染され易く、汚染した場合、高周波特性の劣化が避
けられなかった。
【０００８】これは、２次封止工程中において１次封止
樹脂６が吸収されるが、完全に吸収されずに半導体チッ
プ４の表面に１次封止用樹脂６が残ったり、一旦吸収さ
れた１次封止用樹脂６が、再度熱を加えたときに中空層
に戻ってきて半導体チップ４の表面に付着してしまった
りするからである。従って、半導体チップ４の活性部位
周囲には、空気より誘電率の高い樹脂が残ってしまい、
高周波特性を劣化させることになる。
【０００９】また、半導体チップ４に塗布される１次封
止用樹脂６は、その塗布形状が不安定であり封止工程も
複雑である。これは、リードフレーム２が、一般に打ち
抜き構造であるため、塗布された液状樹脂が重力により
打ち抜き部から滴ってしまって、形状が不安定になるか
らである。なお、金型を使って封止することも可能であ
るが、液状樹脂を塗布するのに比べ工程が複雑になって
しまう。
【００１０】更に、バンプ実装部分の各リード端子２ａ
間の高さが均一でないことから、フリップチップ実装が
困難となり、また、チップ実装後の工程でリード端子２
ａの先端がぶれると、バンプリード接続部が断絶してし
まう。
【００１１】これは、リードフレーム２の作成には大略
エッチング法或いはプレス法が用いられ、エッチング法
はプレス法に比べて大量生産が難しく生産工程も長いた
め一般にプレス法が使われるが、打ち抜きで各リード端
子２ａを造る工程では、プレスによる外力で各リード端
子２ａの高さのばらつきが生じてしまうからである。
【００１２】図１０は、図９の半導体装置においてリー
ド端子の高さにばらつきが生じた状態を示し、（ａ）は
チップ取付時の説明図、（ｂ）はチップ取付後の説明図
である。図１０に示すように、リード端子２ａの高さに
ばらつきが生じた場合、半導体チップ４をほぼ水平状態
に保持して実装すると（（ａ）参照）、リード端子２ａ
間に発生した段差が原因で、接続不良が発生してしまう
（（ｂ）参照）。
【００１３】また、フリップチップ接続後にリード端子
２ａの先端ぶれが発生すると、フレキシブルなワイヤ接
続と違って応力を吸収することができず、バンプ３とリ
ードフレーム２の接続面が剥離してしまう。
【００１４】このため、通常、バンプ３を介してのフリ
ップチップ接続は困難であり、実装不能を生じさせてし
まうことになるため、当然、歩留まり等の悪化が避けら
れない。
【００１５】この発明の目的は、１次封止樹脂による半
導体チップの汚染を防止して、デバイスの特性を劣化さ
せず、また、リード端子の先端ぶれによる段差を生じさ
せず実装不能を無くすことができる半導体装置およびそ
の製造方法を提供することである。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係る半導体装置は、リードフレームのチ
ップ搭載部に半導体チップを実装した半導体装置におい
て、前記チップ搭載部の裏面側に設けた樹脂受け部と、
前記半導体チップと前記樹脂受け部との間に空間を形成
するように、前記樹脂受け部が設けられた範囲で前記半
導体チップを封止する１次封止樹脂と、前記１次封止樹
脂を前記樹脂受け部と共に包み込んで二重封止構造を形
成する２次封止樹脂とを有することを特徴としている。
【００１７】上記構成を有することにより、半導体チッ
プが実装されるリードフレームのチップ搭載部の裏面側
に樹脂受け部が設けられ、この樹脂受け部と半導体チッ
プとの間に空間を形成するように、樹脂受け部が設けら
れた範囲で半導体チップが１次封止樹脂により封止さ
れ、１次封止樹脂を樹脂受け部と共に包み込む二重封止
構造が２次封止樹脂により形成される。これにより、１
次封止樹脂による半導体チップの汚染を防止して、デバ
イスの特性を劣化させず、また、リード端子の先端ぶれ
による段差を生じさせないので、実装不能を無くすこと
ができる。
【００１８】また、この発明に係る半導体装置の製造方
法により、上記半導体装置を製造することができ、更
に、この発明に係る半導体装置の製造方法に使用する製
造装置により、上記半導体装置の製造方法を実施するこ
とができる。
【００１９】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
【００２０】図１は、この発明の一実施の形態に係る半
導体装置の断面図である。図１に示すように、半導体装
置１０は、半導体チップ１１とリードフレーム１２の間
の一部又は全部に空間ｓを形成して樹脂封止した、中空
パッケージ構造を有している。
【００２１】半導体チップ１１は、打ち抜き加工により
形成された金属（例えば、銅）製リードフレーム１２の
上面側のチップ搭載部に、バンプ１３を介してフリップ
チップ接続されている（ここでは、一例として４端子の
場合を示す）。
【００２２】リードフレーム１２に実装された半導体チ
ップ１１の下面側には、複数のリード端子１２ａから離
間し、且つ対向するリード端子１２ａの先端間に形成さ
れる間隙（先端間隙）に臨んで、配線パターン１４が位
置している。
【００２３】リード端子１２ａの下面側ほぼ全域、即
ち、チップ搭載部の裏面側には、この先端間隙を含むリ
ードフレーム１２の打ち抜き部を塞ぐように、樹脂受け
部としての樹脂テープ１５が貼付されている。また、リ
ード端子１２ａの上面には、バンプ１３及び半導体チッ
プ１１を包み込むように、１次封止樹脂１６により封止
されており、この１次封止樹脂１６をリード端子１２ａ
と共に包み込むように、２次封止樹脂１７で封止されて
いる。
【００２４】つまり、バンプ１３及び半導体チップ１１
を覆う山形の１次封止樹脂１６は、更に、樹脂テープ１
５と共にリードフレーム１２も含んで、２次封止樹脂１
７により覆われ、二重封止構造を有している。
【００２５】従って、リードフレーム１２上に半導体チ
ップ１１とバンプ１３により形成された、配線パターン
１４が露出する空間ｓは、リード端子１２ａが形成する
先端間隙を樹脂テープ１５により塞ぎ、バンプ１３が形
成する間隙を１次封止樹脂１６により塞いで、密閉され
ることになる。
【００２６】即ち、半導体チップ１１は、配線パターン
１４近傍の表面側が中空構造となるように、１次封止樹
脂１６、及び樹脂テープ１５を介した２次封止樹脂１７
からなる、封止用樹脂により封止され（樹脂封止）実装
されている。
【００２７】図２は、図１の半導体装置の製造方法を示
す断面図（その１）、図３は、図１の半導体装置の製造
方法を示す断面図（その２）である。図２及び図３に示
すように、先ず、金属板１８（図２（ａ）参照）の打ち
抜き加工或いはエッチング加工により、リードフレーム
１２を作成する（図２（ｂ）参照）。
【００２８】次に、プレス機（図示しない）の押圧作用
部１９により、対向するリード端子１２ａを上下両方向
（図中矢印参照）から同時に挟み込み、各リード端子１
２ａを平行状態にする平行出しプレスを行う（図２
（ｃ）参照）。これにより、各リード端子１２ａの高さ
を揃えてほぼ同一にすることができる。
【００２９】平行出しプレスの後、各リード端子１２ａ
が互いに平行、平坦となったリードフレーム１２の、半
導体チップ１１を搭載するチップ搭載部の裏面に、樹脂
テープ１５を熱圧着する（図３（ｄ）参照）。従って、
樹脂テープ１５は、各々の高さが揃った各リード端子１
２ａの裏面側ほぼ全域に貼付される。
【００３０】次に、リードフレーム１２のチップ搭載部
側の電極上に、バンプ１３を介して、半導体チップ１１
をフリップチップ接続し（図３（ｅ）参照）、その後、
半導体チップ１１の上から、樹脂テープ１５が貼付され
た範囲で半導体チップ１１を覆うように、低流動性の１
次封止樹脂１６を塗布する（図３（ｆ）参照）。
【００３１】１次封止樹脂１６の塗布は、リードフレー
ム１２に接続された半導体チップ１１の、リードフレー
ム１２側に向けた活性部、即ち配線パターン１４の近傍
のみに、空気を閉じこめた中空構造を形成するように行
われる。つまり、塗布された１次封止樹脂１６は半導体
チップ１１の４つの側面を覆い、半導体チップ１１のチ
ップ活性部面（配線パターン１４側の面）と樹脂テープ
１５との間には、空間ｓが形成される。
【００３２】このとき、空間ｓに空気を閉じ込めるが、
４つの側面からの空気の逃げ道を同時に塞がないと、毛
細管現象によりチップ活性部位近傍に１次封止樹脂１６
が流入してしまう。この流入を防ぐために、半導体チッ
プ１１の実装後、半導体チップ１１の上面から高圧で１
次封止樹脂１６を塗布し、１次封止樹脂１６を等方的に
半導体チップ１１の側面へと広げる。
【００３３】低流動性の１次封止樹脂１６は、活性部位
近傍に中空構造を形成するために必要な樹脂であり、粘
度が５０００ｐｓ程度の低流動性樹脂が好ましい。この
ような低流動性樹脂には、例えば、エポキシ樹脂等の液
状樹脂がある。また、１次封止樹脂１６が等方的に広が
ることで、空気の逃げ道ができるのを防いでおり、等方
的に広がらない場合は、一辺一辺各辺毎に行う。
【００３４】次に、１次封止樹脂１６をキュアした後、
更に、１次封止樹脂１６を両リード端子１２ａ及び樹脂
テープ１５と共に包み込むように、２次封止樹脂１７で
封止する。この２次封止樹脂１７の封止により、１次封
止樹脂１６ごと半導体チップ１１が封止される（図１参
照）。このとき、２次封止樹脂１７は、樹脂テープ１５
と１次封止樹脂１６に遮られ、チップ活性部近傍へ流入
することがない。
【００３５】このため、金属製のリードフレーム１２を
用いて、半導体チップ１１の活性部位近傍が中空構造と
され、且つ半導体チップ１１の強固な保持が可能となる
半導体装置１０を作成することができる。
【００３６】図４は、図３の１次封止樹脂の塗布方法を
示す説明図である。以下、低流動性の１次封止樹脂１６
を半導体チップ１１に塗布する各種方法を示す。
【００３７】図４（ａ）に示すように、半導体チップ１
１の上方に位置させた、製造装置（図示しない）のニー
ドル２０から、半導体チップ１１に向けて１次封止樹脂
１６を滴下させ、半導体チップ１１の全体を覆う。これ
により、半導体チップ１１が１次封止樹脂１６に囲ま
れ、活性部位近傍に空間ｓを有する中空構造が形成され
る。
【００３８】図４（ｂ）に示すように、半導体チップ１
１の上方に位置させたニードル２０を、半導体チップ１
１を囲うように半導体チップ１１の周辺に沿って移動さ
せながら（矢印参照）、半導体チップ１１に向けて１次
封止樹脂１６を滴下させる。これにより、半導体チップ
１１の周囲が１次封止樹脂１６に囲まれ、活性部位近傍
に空間ｓを有する中空構造が形成される。
【００３９】図４（ｃ）に示すように、半導体チップ１
１の上方に位置させたニードル２０から、半導体チップ
１１の上面に横並びとなるように１次封止樹脂１６を棒
状に滴下させ、半導体チップ１１の全体を覆う。これに
より、半導体チップ１１が１次封止樹脂１６に囲まれ、
活性部位近傍に空間ｓを有する中空構造が形成される。
【００４０】図４（ｄ）に示すように、加熱により固体
→液体→固体へと変化する樹脂からなる１次封止樹脂１
６を板状に加工して、半導体チップ１１の上面に載置し
加熱する。加熱により、柔らかくなった１次封止樹脂１
６がチップサイドを覆い再び硬化する。これにより、半
導体チップ１１が１次封止樹脂１６に囲まれ、活性部位
近傍に空間ｓを有する中空構造が形成される。
【００４１】また、上述した封止樹脂による封止方法に
ついて説明する。この発明に係る半導体装置１０は、中
空構造を作るため、低流動性樹脂で１次封止を行った後
に２次封止を行う、二重封止構造を有している。
【００４２】二重封止構造においては、各樹脂の熱膨張
係数の違いによる樹脂界面での剥離、更に剥離により引
き起こされるパッケージクラックが懸念される。低流動
性樹脂は、一般に熱膨張係数が高いものが用いられる。
【００４３】この低流動性樹脂の熱膨張係数を下げるた
めには、フィラーの含有量を多くすればよいが、そうす
ると粘度が必要以上に高くなってしまう。このため、も
ともと流動性が低い樹脂を使用するため、更に粘度が高
くなると、低流動性樹脂をチップ上面からチップを覆う
ように塗布して中空構造を作ることは、極端に流動性が
低くなるために非常に困難となる。
【００４４】そこで、このように粘度が高くても中空構
造を作ることができるように、チップ上面から樹脂を滴
らして塗布するのではなく、樹脂の吐出口であるニード
ルをチップに被せ、樹脂をチップ側面に押し込むように
してチップ側面を樹脂で囲う塗布方法を採用した。
【００４５】図５は、図３に示す１次封止樹脂の塗布に
用いた塗布方法を説明する断面図である。図５に示すよ
うに、先ず、リードフレーム１２にフリップチップ接続
した半導体チップ１１（図３（ｅ）参照）を、ニードル
２０の先端開口内径内に位置させ、チップ１１にニード
ル２０を被せる。このとき、ニードル２０の開口端をリ
ードフレーム１２の上面にほぼ接触した状態にさせる
（図５（ａ）参照）。
【００４６】次に、ニードル２０から吐出された低流動
性の１次封止樹脂１６を、チップ１１の側面に押し込む
ように塗布する。塗布に際しては、１次封止樹脂１６の
ニードル２０からの吐出圧力と吐出時間を調整して、１
次封止樹脂１６が空間ｓに入り込まないようにする。従
って、空間ｓに閉じ込められた空気層の圧力ａが１次封
止樹脂１６の吐出圧力ｂに抗して、空間ｓへの１次封止
樹脂１６の入り込みを防ぎ、半導体チップ１１の活性部
位近傍に中空構造を形成する（図５（ｂ）参照）。
【００４７】この結果、高周波特性を改善することがで
きる。これは、１次封止用の低流動性封止樹脂１６を、
上記塗布方法により半導体チップ１１を覆うように塗布
し、半導体チップ１１の表面（活性部位面）には塗布し
ないため、半導体チップ１１の表面に低誘電率の空気層
が形成されるからである。
【００４８】また、中空構造部分の形状を安定させるこ
とができる。これは、リードフレーム１２の打ち抜き部
の裏面側に、例えばポリイミド等の高耐熱性樹脂を使用
した樹脂テープ１５を貼り付け、チップ実装後に、その
上から１次封止樹脂１６を塗布するため、樹脂テープ１
５が１次封止樹脂１６の受け皿、即ち、漏れ止め用の樹
脂受け部となって、安定した塗布が可能になるからであ
る。
【００４９】その上、樹脂テープ１５が貼付されている
ことから、チップ表面の空気層は、周囲を樹脂テープ１
５と１次封止樹脂１６とチップ表面とで完全に覆われる
ため、１次封止樹脂１６による外部圧力と内部空気圧と
が釣り合い、安定した中空構造を形成することができ
る。
【００５０】更に、フリップチップ実装時及び実装後に
おける、リードフレーム１２とバンプ１３の接続不良の
発生を低減することができる。これは、リード加工後に
平行出しプレスを行い、また、リードフレーム１２のパ
ンプ実装部裏面に樹脂テープ１５を貼り付けているた
め、各リード端子１２ａの高さのばらつきやぶれを押さ
えられるからである。
【００５１】この塗布方法により、１次封止樹脂１６
を、半導体チップ１１に対し等方的、且つチップ側面へ
と広がるように塗布する（図５参照）が、このとき用い
られるニードル２０について説明する。
【００５２】図６は、図５の塗布方法に用いられるニー
ドルの説明図である。図６に示すように、ニードル２０
は、半導体チップ１１のサイズや形状に合わせて用いら
れ、開口形状が円形のもの（（ａ）参照）の他、矩形の
もの（（ｂ）参照）でも良い。
【００５３】また、リードフレーム１２の上面に接触す
る開口端に、樹脂１６や空気が抜け出ることができる間
隙２１を設けたもの（（ｃ）参照）、更に、チップ周辺
にほぼ同時に樹脂１６を塗布することができるように、
開口端面（一例として矩形の場合を示す）の周囲に複数
の吐出孔２２を設けたもの（（ｄ）参照）でも良い。
【００５４】上述した、１次封止樹脂１６の受け皿とし
て機能する樹脂テープ１５は、基材と接着材の２層構造
を有し、基材は、例えばポリイミド系の耐熱性のあるも
のが用いられ、接着材は、熱硬化性及び熱可塑性がある
ものが用いられる。
【００５５】上記実施の形態では、リードフレーム１２
に樹脂テープ１５を貼った後に半導体チップ１１を実装
したが、半導体チップ１１を実装した後に樹脂テープ１
５を貼っても良い。また、樹脂テープ１５を用いない他
の方法により、１次封止樹脂１６の受け皿としての機能
を得てもよい。
【００５６】図７は、図１の樹脂テープ以外に樹脂の受
け皿として機能する例を示す説明図（その１）である。
図７に示すように、半導体装置３０は、１次封止樹脂１
６の受け皿を、薄板状に形成した受け部材３１を用いて
形成する（（ａ）参照）他は、半導体装置１０（図１参
照）と同様の機能及び作用を有し、製造方法も、受け部
材３１による受け皿形成後は、半導体装置１０の場合
（図２，３参照）と同様である。
【００５７】この場合、先ず、半導体チップ１１を搭載
した（（ｂ）参照）後、リードフレーム１２のチップ搭
載部裏面に、例えば、エポキシ樹脂やポリイミド樹脂等
の非導電性部材からなる受け部材３１を配置し、押さえ
部材３２により位置決め固定する（（ｃ）参照）。
【００５８】次に、半導体チップ１１の上から１次封止
樹脂１６を塗布して空間ｓを有する中空構造を形成す
る。このとき、１次封止樹脂１６の粘着性により、受け
部材３１は押さえ部材３２を除いた後も配置状態のまま
保持され、樹脂テープ１５の代わりに受け部材３１によ
る受け皿が形成される。その後、受け部材３１を保持し
たまま１次封止樹脂１６が硬化する（（ｄ）参照）。
【００５９】次に、２次封止樹脂１７により封止し、１
次封止樹脂１６ごと半導体チップ１１を封止する
（（ａ）参照）。このとき、２次封止樹脂１７は、受け
部材３１と１次封止樹脂１６に遮られ、チップ活性部近
傍へ流入することがない。
【００６０】図８は、図１の樹脂テープ以外に樹脂の受
け皿として機能する例を示す説明図（その２）である。
図８に示すように、半導体装置３５は、１次封止樹脂１
６の受け皿を、樹脂で一体成型した受け部材３６により
形成する（（ａ）参照）他は、半導体装置１０（図１参
照）と同様の機能及び作用を有し、製造方法も、受け部
材３６による受け皿形成後は、半導体装置１０の場合
（図２，３参照）と同様である。
【００６１】この場合、先ず、リードフレーム１２のチ
ップ搭載部裏面に、樹脂テープ１５の代わりとして、例
えば、封止樹脂で一体成型した受け部材３６による受け
皿を形成する（（ｂ）参照）。
【００６２】次に、裏面側に受け部材３６による受け皿
が形成されたリードフレーム１２に、バンプ１３を介し
て半導体チップ１１を実装し、その後、半導体チップ１
１の上から１次封止樹脂１６を塗布して空間ｓを有する
中空構造を形成する。更に、１次封止樹脂１６を覆っ
て、２次封止樹脂１７で封止し、１次封止樹脂１６ごと
半導体チップ１１を封止する（（ａ）参照）。このと
き、２次封止樹脂１７は、受け部材３６と１次封止樹脂
１６に遮られ、チップ活性部近傍へ流入することがな
い。
【００６３】このように、この発明によれば、リードフ
レーム１２のチップ搭載面の裏面に貼付した樹脂テープ
１５等の樹脂受け部を、１次封止する封止樹脂１６の受
け皿として使用し、塗布する液状樹脂（例えば、エポキ
シ樹脂）が金属リードフレーム１２の打ち抜き部から滴
り落ちるのを防止する。
【００６４】これにより、２次封止する際の空間ｓへの
樹脂の入り込みを防止し、半導体チップ１１の表面側を
中空構造にする液状樹脂の塗布を、安定して行うことが
できる。
【００６５】つまり、フィルムで張り付けられたリード
フレームに、例えば受光素子等の半導体チップをフリッ
プチップ接続し、二重封止してチップ面を中空にした構
造において、半導体チップの活性部（動作部）に樹脂が
かからないような空間を確保することができれば良く、
そのために、活性部位近傍を中空構造にする。
【００６６】また、受け皿として機能する樹脂テープ１
５等の樹脂受け部を設けたことにより、リード端子１２
ａのぶれを無くして、リードフレーム１２の各端子間高
さの不均一を解消することができるという相乗効果が得
られる。
【００６７】従って、樹脂テープ１５等の樹脂受け部を
設けたことにより、半導体チップ１１のバンプ１３を介
したフリップチップ接続を可能にし、フリップチップ実
装されたリードフレーム１２の中空パッケージを安定し
て製造することができる。
【００６８】なお、上記実施の形態において、半導体チ
ップ１２は矩形に形成され４つの側面を有しているが、
この形状に限るものではなく、例えば、円形、多角形、
或いは球形等でも良い。また、リードフレーム１２は、
打ち抜き加工されたものに限らず、エッチング加工によ
るものでも良い。
【００６９】
【発明の効果】以上説明したように、この発明によれ
ば、半導体チップが実装されるリードフレームのチップ
搭載部の裏面側に樹脂受け部が設けられ、この樹脂受け
部と半導体チップとの間に空間を形成するように、樹脂
受け部が設けられた範囲で半導体チップが１次封止樹脂
により封止され、１次封止樹脂を樹脂受け部と共に包み
込む二重封止構造が２次封止樹脂により形成されるの
で、１次封止樹脂による半導体チップの汚染を防止し
て、デバイスの特性を劣化させず、また、リード端子の
先端ぶれによる段差を生じさせないので、実装不能を無
くすことができる。
【００７０】また、この発明に係る半導体装置の製造方
法により、上記半導体装置を製造することができ、更
に、この発明に係る半導体装置の製造方法に使用する製
造装置により、上記半導体装置の製造方法を実施するこ
とができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態に係る半導体装置の断
面図である。
【図２】図１の半導体装置の製造方法を示す断面図（そ
の１）である。
【図３】図１の半導体装置の製造方法を示す断面図（そ
の２）である。
【図４】図３の１次封止樹脂の塗布方法を示す説明図で
ある。
【図５】図３に示す１次封止樹脂の塗布に用いた塗布方
法を説明する断面図である。
【図６】図５の塗布方法に用いられるニードルの説明図
である。
【図７】図１の樹脂テープ以外に樹脂の受け皿として機
能する例を示す説明図（その１）である。
【図８】図１の樹脂テープ以外に樹脂の受け皿として機
能する例を示す説明図（その２）である。
【図９】従来の中空パッケージ構造を有する半導体装置
を示し、（ａ）は断面図、（ｂ）〜（ｄ）は製造方法を
説明する工程図である。
【図１０】図９の半導体装置においてリード端子の高さ
にばらつきが生じた状態を示し、（ａ）はチップ取付時
の説明図、（ｂ）はチップ取付後の説明図である。
【符号の説明】
１０，３０，３５ 半導体装置 １１ 半導体チップ １２ リードフレーム １２ａ リード端子 １３ バンプ １４ 配線パターン １５ 樹脂テープ １６ １次封止樹脂 １７ ２次封止樹脂 １８ 金属板 １９ 押圧作用部 ２０ ニードル ２１ 間隙 ２２ 吐出孔 ３１，３６ 受け部材 ３２ 押さえ部材 ｓ 空間

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】リードフレームのチップ搭載部に半導体チ
    ップを実装した半導体装置において、 前記チップ搭載部の裏面側に設けた樹脂受け部と、 前記半導体チップと前記樹脂受け部との間に空間を形成
    するように、前記樹脂受け部が設けられた範囲で前記半
    導体チップを封止する１次封止樹脂と、 前記１次封止樹脂を前記樹脂受け部と共に包み込んで二
    重封止構造を形成する２次封止樹脂とを有することを特
    徴とする半導体装置。
  2. 【請求項２】前記半導体チップは、チップ活性部を前記
    空間に露出させ、バンプを介して実装されていることを
    特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】前記樹脂受け部は、複数のリード端子の裏
    面側に配置され前記各リード端子の高さを揃えているこ
    とを特徴とする請求項１または２に記載の半導体装置。
  4. 【請求項４】前記樹脂受け部は、前記チップ搭載部の裏
    面側に貼付された樹脂テープであることを特徴とする請
    求項１から３のいずれかに記載の半導体装置。
  5. 【請求項５】前記リードフレームは、打ち抜き加工によ
    り形成されることを特徴とする請求項１から４のいずれ
    かに記載の半導体装置。
  6. 【請求項６】リードフレームのチップ搭載部に半導体チ
    ップを実装する半導体装置の製造方法において、 前記チップ搭載部の裏面側に樹脂受け部を設け、 前記半導体チップと前記樹脂受け部との間に空間を形成
    するように、前記樹脂受け部が設けられた範囲で前記半
    導体チップを覆うように１次封止樹脂で封止し、 更に、２次封止樹脂により、前記１次封止樹脂を前記樹
    脂受け部と共に包み込んで二重封止構造とすることを特
    徴とする半導体装置の製造方法。
  7. 【請求項７】前記樹脂受け部は、各リード端子を平行状
    態にする平行出しプレスを行った前記リードフレームに
    設けられることを特徴とする請求項６に記載の半導体装
    置の製造方法。
  8. 【請求項８】前記１次封止樹脂による封止は、樹脂を吐
    出するニードルの開口部内に前記半導体チップを位置さ
    せて行われることを特徴とする請求項６または７に記載
    の半導体装置の製造方法。
  9. 【請求項９】塗布された前記１次封止樹脂は、前記半導
    体チップの側面に押し込まれて前記半導体チップの側面
    を囲むことを特徴とする請求項８に記載の半導体装置の
    製造方法。
  10. 【請求項１０】前記樹脂受け部は、前記チップ搭載部の
    裏面側に貼付された樹脂テープであることを特徴とする
    請求項６から９のいずれかに記載の半導体装置の製造方
    法。
  11. 【請求項１１】前記リードフレームは、打ち抜き加工に
    より形成されることを特徴とする請求項６から１０のい
    ずれかに記載の半導体装置の製造方法。
  12. 【請求項１２】金属板の打ち抜き加工によりリードフレ
    ームを作成して、前記リードフレームのリード端子を平
    行状態にする平行出しプレスを行い、 前記リードフレームのチップ搭載部の裏面に、樹脂テー
    プを貼付し、 前記チップ搭載部に、バンプを介して半導体チップを接
    続した後、前記半導体チップの活性部位の近傍に空気を
    閉じこめた空間を形成するように、前記半導体チップの
    上から低流動性の１次封止樹脂を前記樹脂テープの貼付
    範囲に合わせて塗布し、 前記１次封止樹脂をキュアした後、更に、前記１次封止
    樹脂を前記リード端子及び前記樹脂テープと共に包み込
    むように、２次封止樹脂により封止したことを特徴とす
    る半導体装置の製造方法。
  13. 【請求項１３】前記１次封止樹脂は、樹脂を吐出するニ
    ードルの開口部内に前記半導体チップを位置させ、前記
    半導体チップの側方に押し込むようにして塗布されるこ
    とを特徴とする請求項１２に記載の半導体装置の製造方
    法。
  14. 【請求項１４】請求項６から請求項１３に記載された半
    導体装置の製造方法に使用する製造装置であって、 開口部内に前記半導体チップを位置させ、前記１次封止
    樹脂を前記半導体チップの側方に押し込むようにして吐
    出させるニードルを備えたことを特徴とする半導体装置
    の製造方法に使用する製造装置。
  15. 【請求項１５】前記ニードルから吐出される前記１次封
    止樹脂が、前記半導体チップの活性部位の近傍に入り込
    まないように、前記１次封止樹脂の吐出圧力と吐出時間
    を調整することを特徴とする請求項１４に記載の半導体
    装置の製造方法に使用する製造装置。
JP2000242207A 2000-08-10 2000-08-10 半導体装置およびその製造方法 Pending JP2002057253A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000242207A JP2002057253A (ja) 2000-08-10 2000-08-10 半導体装置およびその製造方法
EP01119051A EP1179845A3 (en) 2000-08-10 2001-08-07 Semiconductor device and manufacturing method thereof
US09/922,721 US20020020923A1 (en) 2000-08-10 2001-08-07 Semiconductor device and manufacturing method thereof
TW090119593A TW499744B (en) 2000-08-10 2001-08-09 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000242207A JP2002057253A (ja) 2000-08-10 2000-08-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002057253A true JP2002057253A (ja) 2002-02-22

Family

ID=18733259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000242207A Pending JP2002057253A (ja) 2000-08-10 2000-08-10 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20020020923A1 (ja)
EP (1) EP1179845A3 (ja)
JP (1) JP2002057253A (ja)
TW (1) TW499744B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW586203B (en) * 2002-11-04 2004-05-01 Siliconware Precision Industries Co Ltd Semiconductor package with lead frame as chip carrier and method for fabricating the same
TWI233194B (en) * 2002-12-03 2005-05-21 Advanced Semiconductor Eng Semiconductor packaging structure
US20070267758A1 (en) * 2002-12-03 2007-11-22 Advanced Semiconductor Engineering Inc. Semiconductor package
JP2005064479A (ja) * 2003-07-31 2005-03-10 Sanyo Electric Co Ltd 回路モジュール
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
JP4455158B2 (ja) * 2004-05-20 2010-04-21 株式会社ルネサステクノロジ 半導体装置
DE102005034011B4 (de) * 2005-07-18 2009-05-20 Infineon Technologies Ag Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben
US7638861B2 (en) * 2005-12-08 2009-12-29 Fairchild Semiconductor Corporation Flip chip MLP with conductive ink
TW200741902A (en) * 2006-04-17 2007-11-01 Siliconware Precision Industries Co Ltd Semiconductor package and, chip carrier thereof and method for fabricating the same
US9367712B1 (en) 2007-03-01 2016-06-14 Amkor Technology, Inc. High density memory card using folded flex
US7868471B2 (en) * 2007-09-13 2011-01-11 Stats Chippac Ltd. Integrated circuit package-in-package system with leads
JP2010109011A (ja) * 2008-10-28 2010-05-13 Nec Electronics Corp 半導体装置およびその製造方法
US9141157B2 (en) * 2011-10-13 2015-09-22 Texas Instruments Incorporated Molded power supply system having a thermally insulated component
JP6304974B2 (ja) * 2013-08-27 2018-04-04 三菱電機株式会社 半導体装置
US10504736B2 (en) * 2015-09-30 2019-12-10 Texas Instruments Incorporated Plating interconnect for silicon chip
DE102015120109B4 (de) 2015-11-19 2018-03-01 Danfoss Silicon Power Gmbh Leistungshalbleitermodul mit einer einen Leistungshalbleiter bedeckenden Glob-Top-Vergussmasse
TWI657237B (zh) * 2018-02-21 2019-04-21 茂達電子股份有限公司 光學偵測裝置及光學封裝結構
US11081422B2 (en) * 2019-03-14 2021-08-03 Toyota Motor Engineering & Manufacturing North America, Inc. Self-healing PDMS encapsulation and repair of power modules

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694650A (en) * 1979-12-27 1981-07-31 Hitachi Ltd Resin-sealed semiconductor device
WO1994016460A1 (en) * 1993-01-15 1994-07-21 Vilyam Lazarevich Sanderov Integrated microcircuit
WO1997002596A1 (fr) * 1995-06-30 1997-01-23 Kabushiki Kaisha Toshiba Composant electronique et son procede de fabrication
JP2842355B2 (ja) * 1996-02-01 1999-01-06 日本電気株式会社 パッケージ
JP3132449B2 (ja) * 1998-01-09 2001-02-05 日本電気株式会社 樹脂外装型半導体装置の製造方法

Also Published As

Publication number Publication date
EP1179845A2 (en) 2002-02-13
TW499744B (en) 2002-08-21
US20020020923A1 (en) 2002-02-21
EP1179845A3 (en) 2004-11-03

Similar Documents

Publication Publication Date Title
JP2002057253A (ja) 半導体装置およびその製造方法
TWI495021B (zh) 半導體封裝結構的製造方法
US7534652B2 (en) Microelectronic elements with compliant terminal mountings and methods for making the same
JPH06268020A (ja) 半導体装置
US10472231B2 (en) Assembly and packaging of MEMS device
JPH10242208A (ja) 半導体装置の製造方法
JP2001250889A (ja) 光素子の実装構造体およびその製造方法
JPH08111465A (ja) 半導体装置およびその製造方法
JP2586344B2 (ja) キャリアフィルム
JP2007258721A (ja) フリップチップパッケージの製造方法、フリップチップアセンブリを製造するための基板、および、フリップチップアセンブリ
JP2002368028A (ja) 半導体パッケージ及びその製造方法
TWI503929B (zh) 底部源極的功率裝置及製備方法
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JPH0817853A (ja) 半導体装置及びその製造方法
JP2002270627A (ja) 半導体装置の製造方法
JP2001298102A (ja) 機能素子の実装構造およびその製造方法
JPH08335593A (ja) 半導体装置およびその製造方法
JPH0269945A (ja) 半導体装置及びその製造方法
JP2001284400A (ja) フリップチップ実装部品
JP3147106B2 (ja) 半導体装置
JP6266350B2 (ja) 電子部品およびその製造方法
JP2004039886A (ja) 半導体装置及びその製造方法
JPH1074868A (ja) 半導体実装装置及び半導体装置の封止方法
JPH02143436A (ja) フィルムキャリヤ半導体装置の樹脂封止方法
KR100833593B1 (ko) 플립 칩 패키지의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060425