TWI503929B - 底部源極的功率裝置及製備方法 - Google Patents

底部源極的功率裝置及製備方法 Download PDF

Info

Publication number
TWI503929B
TWI503929B TW101124671A TW101124671A TWI503929B TW I503929 B TWI503929 B TW I503929B TW 101124671 A TW101124671 A TW 101124671A TW 101124671 A TW101124671 A TW 101124671A TW I503929 B TWI503929 B TW I503929B
Authority
TW
Taiwan
Prior art keywords
metal
wafer
pedestal
metal piece
package structure
Prior art date
Application number
TW101124671A
Other languages
English (en)
Other versions
TW201403762A (zh
Inventor
薛彥迅
約瑟 何
哈姆扎 依瑪茲
魯軍
石磊
趙良
黃平
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Priority to TW101124671A priority Critical patent/TWI503929B/zh
Publication of TW201403762A publication Critical patent/TW201403762A/zh
Application granted granted Critical
Publication of TWI503929B publication Critical patent/TWI503929B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

底部源極的功率裝置及製備方法
本發明一般涉及一種半導體功率裝置及其製備方法，更確切的說，本發明旨在提供一種具有底部源極的功率裝置及其製備方法。
我們都知道，功率裝置的功耗在一般情況下都是非常大，在類似於DC-DC功率裝置的應用中，基於提高裝置電氣性能和散熱性能的考慮，通常是將裝置的一部分金屬電極從包覆晶片的塑封材料中外露出來，以期獲得最佳的散熱效果。例如在美國專利申請US2003/0132531A1中就展示了一種晶片底部電極外露並用於支援表面貼裝技術的半導體封裝結構24，如第1圖所示，金屬罐狀結構12的凹槽內設置有功率晶片MOSFET 10，MOSFET 10一側的漏極通過導電銀漿14粘貼在金屬罐狀結構12的凹槽底部，從而其漏極被傳導到金屬罐狀結構12的凸起邊緣22上，而MOSFET 10另一側的源極接觸端18和柵極接觸端則剛好與凸起邊緣22位於同一側。在金屬罐狀結構12的凹槽內的圍繞在MOSFET10周圍的空隙處還填充有低應力高粘合能力的導電材料16。雖然該封裝結構24在一定程度上解決了散熱問題，但要製備金屬罐狀結構12這樣的物體，在實際生產中其成本不菲。另外一方面，其源極接觸端18和柵極接觸端的位置均被固定了，例如其柵極接觸端無法被調整至與凸起邊緣22位於同一列從而難以與PCB上的焊盤佈置相 適配，這無疑抑制了封裝結構24的適用範圍。
此外，應用在功率裝置中的晶片的襯底電阻通常都比較大，這致使裝置的通態電阻RDson也隨之增大，所以怎樣適當的降低晶片的襯底電阻是我們所需要解決的問題。在當前的技術中，晶圓級晶片尺寸封裝(WLCSP)是可供選擇的一種方式，該工藝是整片晶圓生產完成後，直接在晶圓上進行封裝測試並實施植球，之後才將晶圓切割製成幾乎等同于原晶粒的大小的單顆IC。考慮到晶圓級封裝所製備的晶片具有小型化薄型化的優勢，所以如何利用晶圓級封裝工藝來提供超薄的晶片並應用在功率裝置中，仍然是我們所面臨的問題之一。
本發明提供了一種底部源極的功率裝置，包括：一金屬基座單元，所述金屬基座單元包含彼此分隔開的第一基座和第二基座，及分別設置在第一基座兩側的第三、第四基座；一倒裝設置在第一、第二基座上的初級封裝結構，設置在所述初級封裝結構正面的多個焊接凸塊分別焊接在第一、第二基座上；一設置在所述初級封裝結構上方的橋形金屬片，所述橋形金屬片包含頂部金屬片及連接在頂部金屬片兩側並向下彎折的側部金屬片；其中，位於頂部金屬片兩側的所述側部金屬片分別延伸至設置在第三基座頂部的凹槽內和設置在第四基座頂部的凹槽內，及位於所述初級封裝結構背面的底部金屬層通過導電材料焊接在所述頂部金屬片的底面上；一將所述金屬基座單元、初級封裝結構、橋形金屬片予以包覆的塑封體，其中，第一、第三、第四基座各自的底 面均從所述塑封體的底面予以外露。
上述的底部源極的功率裝置，初級封裝結構包含有一晶片及覆蓋在晶片正面的頂部塑封層，多個焊接凸塊分別相對應的焊接於設置在所述晶片正面的多個金屬焊盤上；並且所述頂部塑封層包覆在所述焊接凸塊側壁的周圍，從而任意一個所述的焊接凸塊均從所述頂部塑封層中予以外露；以及所述底部金屬層設置在所述晶片的背面。
上述的底部源極的功率裝置，所述第二基座位於所述第三基座和所述第四基座之間或位於第三基座的延長線和第四基座的延長線之間。
上述的底部源極的功率裝置，初級封裝結構包含有一個晶片，多個所述的焊接凸塊分別相對應的焊接於設置在晶片正面的多個金屬焊盤上，多個金屬焊盤中至少包含構成晶片第一電極的金屬焊盤和構成晶片第二電極的金屬焊盤；其中，連接於構成第一電極的金屬焊盤上的焊接凸塊焊接在第一基座的頂面上，連接於構成第二電極的金屬焊盤上的焊接凸塊焊接在第二基座的頂面上。
上述的底部源極的功率裝置，所述第二基座的底面從所述塑封體的底面予以外露。
上述的底部源極的功率裝置，所述第二基座包含一個厚度小於第一基座厚度的並被包覆在塑封體內的延伸結構，和一個與該延伸結構連接在一起的外部引腳，所述外部引腳位於第四基座沿縱向的延長線上；其中，所述延伸結構向初級封裝結構的下方橫向延伸直至與一部分設置在初級封裝結構正面的焊接凸塊在垂直方向上交疊。
上述的底部源極的功率裝置，所述初級封裝結構包含有一個晶片，多個焊接凸塊分別相對應的焊接於設置在晶片正面的多個金屬焊盤上，多個金屬焊盤中至少包含構成晶片第一電極的金屬焊盤和構成晶片第二電極的金屬焊盤；其中，連接於構成第一電極的金屬焊盤上的焊接凸塊焊接在第一基座的頂面上，連接於構成第二電極的金屬焊盤上的焊接凸塊與延伸結構在垂直方向上交迭並焊接在該延伸結構上。
上述的底部源極的功率裝置，所述外部引腳的底面從所述塑封體的底面予以外露。
上述的底部源極的功率裝置，接觸第四基座的側部金屬片沿縱向的寬度，小於頂部金屬片沿縱向的寬度，以避免接觸第四基座的側部金屬片觸及到第二基座。
上述的底部源極的功率裝置，在所述頂部金屬片中設置有貫穿該頂部金屬片厚度的一個或多個通孔。
上述的底部源極的功率裝置，在所述頂部金屬片中設置有從頂部金屬片的底面凹陷至頂部金屬片內的一個或多個槽體結構。
上述的底部源極的功率裝置，在所述頂部金屬片的底面上設置有多個凸出於頂部金屬片底面的墊塊結構，所述墊塊結構位於所述底部金屬層與所述頂部金屬片的底面之間。
上述的底部源極的功率裝置，在所述頂部金屬片兩側的與側部金屬片的拐角連接處，均形成有從頂部金屬片的頂面向下凹陷的長條狀凹槽。
上述的底部源極的功率裝置，所述底部金屬層設置在晶片的背面並構成其第三電極，並且所述晶片為MOSFET，其第一電極為源極、第二電極為柵極、第三電 極為漏極。
上述的底部源極的功率裝置，所述塑封體將所述頂部金屬片的頂麵包覆在內。
上述的底部源極的功率裝置，所述頂部金屬片的頂面從所述塑封體的頂面予以外露。
本發明還提供一種製備底部源極的功率裝置的方法，主要包括以下步驟：提供一金屬基座單元，所述金屬基座單元包含彼此分隔開的第一基座和第二基座，及分別設置在第一基座兩側的第三、第四基座；將一初級封裝結構倒裝安裝到第一、第二基座上，其中設置在所述初級封裝結構正面的多個焊接凸塊分別焊接在第一、第二基座上；將一橋形金屬片安裝到所述初級封裝結構的上方，所述橋形金屬片包含頂部金屬片及連接在頂部金屬片兩側並向下彎折的側部金屬片；其中，位於頂部金屬片兩側的所述側部金屬片分別延伸到設置在第三基座頂部的凹槽內和設置在第四基座頂部的凹槽內，並且位於所述初級封裝結構背面的底部金屬層通過導電材料焊接在所述頂部金屬片的底面上；形成一塑封體，將所述金屬基座單元、初級封裝結構、橋形金屬片予以包覆，並且第一、第三、第四基座各自的底面均從所述塑封體的底面予以外露。
上述的方法，形成所述初級封裝結構的步驟包括：提供一包含有多個晶片的晶圓，在任意一個晶片的正面均設置有多個金屬焊盤；將多個焊接凸塊分別相對應的焊接在多個所述的金屬焊盤上； 在所述晶圓的正面覆蓋一層塑封層，所述塑封層同時將所述焊接凸塊予以覆蓋；對所述塑封層進行研磨減薄直至將所述焊接凸塊在所述塑封層中予以外露；在晶圓的背面進行研磨以減薄晶圓的厚度；在晶圓的背面沉積一層金屬層；對所述晶圓及塑封層、金屬層進行切割，形成多顆包含所述晶片的初級封裝結構。
上述的方法，所述塑封層被切割成覆蓋在晶片正面的頂部塑封層，並且所述頂部塑封層包覆在所述焊接凸塊側壁的周圍，從而任意一個所述的焊接凸塊均從所述頂部塑封層中予以外露；以及所述金屬層被切割成位於所述晶片的背面的底部金屬層。
上述的方法，將所述第二基座設置在第三基座和第四基座之間或設置在第三基座的延長線和第四基座的延長線之間。
上述的方法，所述初級封裝結構包含有一個晶片，多個焊接凸塊分別相對應的焊接於設置在晶片正面的多個金屬焊盤上，多個金屬焊盤中至少包含分別構成晶片第一電極的金屬焊盤和構成晶片第二電極的金屬焊盤；從而在將所述初級封裝結構倒裝安裝到第一、第二基座上時，將連接在構成第一電極的金屬焊盤上的焊接凸塊焊接到第一基座的頂面上，將連接在構成第二電極的金屬焊盤上的焊接凸塊焊接到第二基座的頂面上。
上述的方法，形成所述塑封體時，第二基座的底面從所形成的塑封體的底面予以外露。
上述的方法，所述第二基座包含一個延伸結構和一個與該延伸結構連接在一起的外部引腳，該外部引腳 位於第四基座沿縱向的延長線上；其中，所述延伸結構向初級封裝結構的下方橫向延伸直至與一部分設置在初級封裝結構正面的焊接凸塊在垂直方向上交迭；以及所述延伸結構的厚度小於第一基座的厚度，從而在形成所述塑封體時以將所述延伸結構包覆在塑封體內。
上述的方法，所述初級封裝結構包含有一個晶片，多個焊接凸塊分別相對應的焊接於設置在晶片正面的多個金屬焊盤上，多個金屬焊盤中至少包含分別構成晶片第一電極的金屬焊盤和構成晶片第二電極的金屬焊盤；所述延伸結構延伸至與連接在構成第二電極的金屬焊盤上的焊接凸塊在垂直方向上交迭，從而在將所述初級封裝結構倒裝安裝到第一、第二基座上時，將連接在構成第一電極的金屬焊盤上的焊接凸塊焊接到第一基座的頂面上，並將連接在構成第二電極的金屬焊盤上的焊接凸塊焊接到延伸結構上。
上述的方法，形成所述塑封體時，所述外部引腳的底面從所述塑封體的底面予以外露。
上述的方法，接觸第四基座的所述側部金屬片沿縱向的寬度小於頂部金屬片沿縱向的寬度，以避免接觸第四基座的所述側部金屬片觸及到第二基座。
上述的方法，在頂部金屬片中形成有貫穿該頂部金屬片厚度的一個或多個通孔。
上述的方法，在頂部金屬片中形成有從頂部金屬片的底面凹陷至頂部金屬片內的一個或多個槽體結構。
上述的方法，在所述頂部金屬片的底面上形成有多個凸出於頂部金屬片底面的墊塊結構，在橋形金屬片安裝在初級封裝結構上之後，所述墊塊結構位於底部金屬層與頂部金屬片的底面之間。
上述的方法，在所述頂部金屬片兩側的與側部金屬片的拐角連接處，形成有從頂部金屬片的頂面向下凹陷的長條狀凹槽。
上述的方法，所述底部金屬層設置在晶片的背面構成其第三電極，並且所述晶片為MOSFET，其第一電極為源極、第二電極為柵極、第三電極為漏極。
上述的方法，在利用塑封材料形成所述塑封體時，所述塑封體將所述頂部金屬片的頂麵包覆在內，同時塑封材料還填充在所述通孔內。
上述的底部源極的功率裝置，形成所述塑封體時，所述塑封體將所述頂部金屬片的頂面予以包覆。
上述的底部源極的功率裝置，形成所述塑封體時，將頂部金屬片的頂面從塑封體的頂面予以外露。
本領域的技術人員閱讀以下較佳實施例的詳細說明，並參照附圖之後，本發明的這些和其他方面的優勢無疑將顯而易見。
10‧‧‧功率晶片(MOSFET)
12‧‧‧金屬罐狀結構
14‧‧‧導電銀漿
16‧‧‧導電材料
18‧‧‧源極接觸端
22‧‧‧凸起邊緣
24‧‧‧封裝結構
100A、100B、100C、100D‧‧‧功率裝置
AA、BB‧‧‧虛線
111、112、113、114、212、214‧‧‧基座
113a、114a‧‧‧凹槽
113'、114'、214'‧‧‧引腳
120a、120b‧‧‧導電材料
130‧‧‧初級封裝結構
131‧‧‧晶片
132、132a、132b‧‧‧金屬焊盤
132a-1、132b-1‧‧‧焊接凸塊
133‧‧‧底部金屬層
134‧‧‧頂部塑封層
140‧‧‧導電材料
150‧‧‧橋形金屬片
151‧‧‧頂部金屬片
151a-1、151a-2‧‧‧縱向邊緣線
152‧‧‧通孔
152'‧‧‧槽體結構
153a、153b、153'b‧‧‧側部金屬片
154a、154b‧‧‧長條狀凹槽
155‧‧‧墊塊結構
160‧‧‧塑封體
212a‧‧‧延伸結構
212b‧‧‧外部引腳
1310‧‧‧晶圓
1330‧‧‧金屬層
1340‧‧‧塑封層
D1、D2‧‧‧寬度
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
第1圖是背景技術中的半導體封裝結構的截面示意圖。
第2A-2E圖是本發明實施例一中所展示的功率裝置的結構示意圖。
第3A-3F圖是製備本發明初級封裝結構的流程示意圖。
第4A-4C圖是製備本發明功率裝置的流程示意圖。
第5A-5B圖是實施例二中功率裝置的結構示意圖。
第6A-6D圖是實施例三中功率裝置的結構示意圖。
第7A-7C圖是實施例四中功率裝置的結構示意圖。
參見第2A圖及第2B圖，分別是第2C圖所示的功率裝置100A的頂面俯視示意圖和底面仰視示意圖，第2C圖是第2B圖所示的功率裝置100A經放大後的沿虛線AA在豎直方向的截面圖，第2D-1圖是沿虛線BB的截面圖。該功率裝置100A包含有一個金屬基座單元，該金屬基座單元至少包含有一個第一基座111以及設置在其周圍並與之分割斷開的第二基座112、第三基座113和第四基座114(如第2B圖)，它們厚度基本相同並位於同一平面。其中，第一基座111大體上為長方體或正方體，設置在第一基座111兩側的第三基座113和第四基座114分別沿著第一基座111的兩個縱向邊緣縱向延伸，位於第一基座111附近的第二基座112則可以設置在第三基座113與第四基座114之間的任意位置。在一個實施方式中，第三基座113和第四基座114相對於第一基座111的縱向中心軸彼此對稱，第二基座112則位於第三基座113和第四基座114的對稱線上。如果第三基座113或第四基座114沿縱向(第2C圖中垂直於紙面的方向)延伸的長度並不是很長，以致第二基座112剛好沒有位於第三基座113和第四基座114之間，則另一種未示意出的實施方式是，第二基座112可以設置在第三基座113沿縱向的延長線和第四基座114沿縱向的延長線之間。通常，一個引線框架包含有多個這樣的金屬基座單元，而金屬基座單元所包含的上述各個獨立的基座構件則通過未示意出的連筋連接在引線框架上，為了簡潔起見，這些本領域的公知內容本申請不再贅述。本申請中，術語縱向和橫向指分別相對於第三基座113、第四基座114延伸的方向大體平行和大體垂直的方向，垂直方向是指與第一基座111、第二基座112、第三基座113和第四基座114的公共平面垂直的方向。
參見第2C圖及第2D-1圖，功率裝置100A還包含有一個初級封裝結構130。值得注意的是，該初級封裝結構 130儘管已經不是一個裸晶片而是一個完整、獨立的封裝結構，但它還被用於第二次封裝，所以我們可以稱之為初級封裝體。初級封裝結構130被倒裝安裝在第一基座111和第二基座112上，主要是利用導電的粘合材料(如導電銀漿、焊錫等)將設置在初級封裝結構130正面的多個焊接凸塊132a-1、132b-1分別相對應的焊接在第二基座112和第一基座111上。作為一種選擇，如圖所示，初級封裝結構130包含有一個晶片131及覆蓋在晶片131正面的頂部塑封層134，該晶片131的正面設置有多個金屬焊盤，焊接凸塊132a-1、132b-1就分別相對應的焊接在這些金屬焊盤上，這在後續內容中有詳細解釋。其頂部塑封層134並沒有完全將焊接凸塊132a-1、132b-1覆蓋住，而是僅僅包覆在它們的側壁的周圍，從而讓焊接凸塊132a-1、132b-1均從頂部塑封層134中外露出來以實現與第二基座112和第一基座111實施焊接。其中，位於初級封裝結構130背面的底部金屬層133設置在晶片131的背面。
功率裝置100A還包含有一個安裝在初級封裝結構130上方的橋形金屬片150，橋形金屬片150除了被粘貼至初級封裝結構130上，還被粘接在第三基座113、第四基座114上。其中，橋形金屬片150包含有一個頂部金屬片151，以及包含有連接在頂部金屬片150相對的一組對邊上的側部金屬片153a、153b，側部金屬片153a、153b被向下彎折至傾斜的向下延伸。可以認為該側部金屬片153a、153b朝著彼此相互背離的方向向外擴張，使得側部金屬片153a、153b彎折到與頂部金屬片150之間的夾角為鈍角的位置。在一個實施方式中，側部金屬片153a、153b相對於頂部金屬片151的縱向中心軸彼此對稱。與之相適配的是，第三基座113的頂部設置有一個沿縱向延伸的條形凹槽113a，第四基座114的頂部設置有一個沿縱向延伸的條形凹 槽114a，以便在利用導電材料140將頂部金屬片151的底面粘貼到底部金屬層133的步驟中，同時還能將連接在頂部金屬片151一側的側部金屬片153a延伸至位於凹槽113a內並卡在其中，以及將連接在頂部金屬片151相對的另一側的側部金屬片153b延伸至位於凹槽114a內並卡在其中。凹槽113a、114a的結構有多種選擇，例如截面形狀為V形的槽等，以便與側部金屬片153a、153b相嚙合。可以通過設置在凹槽113a、114a內的導電粘合材料(未標注)分別將側部金屬片153a、153b相對應的粘接到第三基座113、第四基座114上。
此外，功率裝置100A還包含了可以將金屬基座單元、初級封裝結構130、橋形金屬片150均塑封住的塑封體160。在第2B圖所示的實施例中，由於功率裝置100A最終是用於安裝到PCB電路板上，而第一基座111、第二基座112、第三基座113、第四基座114是作為與PCB上的焊盤進行直接焊接的接觸端，所以需要將它們各自的底面均從塑封體160的底面中外露出來。此外，如第2B圖所示，第三基座113一般還帶有多個在橫向上膨脹而增大體積的部分即引腳113'，以及第四基座114帶有多個在橫向上增大體積的部分即引腳114'，所以在第三基座113和第四基座114中，也可以僅僅讓引腳113'、114'的底面從塑封體160的底面中外露出來而作為接觸端。
在第2C至2D-1圖所示的實施例中，在頂部金屬片151中還設置有穿過整個頂部金屬片151厚度的一個或多個通孔152，其在垂直方向上從頂部金屬片151的底面延伸到頂面。第2E圖展示了橋形金屬片150的俯視結構，同時也展示了一種通孔152的典型結構，其橫截面可以為"十"字形，或未示意出的"米"字形或圓形、矩形、多邊形或其他任意合適的形狀。通常，在利用導電材料140將頂部金屬片 151粘貼到底部金屬層133的過程中，導電材料140的內部通常會聚集一些未被排出的氣體而形成了一個個氣孔(Void)，這會影響到功率裝置100A的可靠性。設置通孔152的目的，一方面就是用於疏通釋放導電材料140中聚集的氣體。另外，考慮到塗覆在底部金屬層133上方的導電材料140的厚度並非完全均勻，這可能導致粘貼到底部金屬層133上的頂部金屬片151發生傾斜，以致整個橋形金屬片150發生不期望的移位。而所具備的通孔152，可以將頂部金屬片151與底部金屬層133間多餘的一部分導電材料140疏導引入至該通孔152內，使得整個導電材料140的最終厚度具有均勻性。
在第2D-2圖所示的另一個實施例中，橋形金屬片150的結構在上述基礎上可以稍作改動，不同於通孔152，該實施方式主要是在頂部金屬片151中設置一個或多個槽體結構152'，該槽體結構152'並未貫穿整個頂部金屬片151的厚度，相反，槽體結構152'僅僅只是從頂部金屬片151的底面凹陷至該頂部金屬片151內。槽體結構152'的形狀也有多種選擇，例如其橫截面形狀可以類似於通孔152。槽體結構152'同樣也可以容納導電材料140內部所釋放出的氣體或將多餘的一部分導電材料140引入該槽體結構152'內，起到排出導電材料140中聚集的氣體和提高導電材料140厚度均勻性的作用。
第2D-1圖的實施例與第2D-2圖的實施例的另一區別在於，第2D-1圖所示的頂部金屬片151的頂面不能從塑封體160中外露出來，而第2D-2圖所示的頂部金屬片151的頂面卻可以從塑封體160中外露出來。緣由在於，要製備如第2D-2圖所示的結構，需要在形成塑封體160之前，先行利用一擴展平鋪開的粘貼膜(未示意)覆蓋在頂部金屬片151的頂面上，並將環氧樹脂之類的塑封材料注入到粘貼膜 的下方，便可在粘貼膜下方形成將金屬基座單元、初級封裝結構130、橋形金屬片150包覆住的塑封體160，在塑封材料固化之後，再將粘貼膜從頂部金屬片151的頂面和塑封體160的頂面予以剝離，就可實現將頂部金屬片151的頂面從塑封體160的頂面中外露出來。此塑封過程一般是在塑封設備的模具裏完成的(例如晶圓級塑封常用到這一技術)，其已經被本領域的技術人員所熟悉，所以本申請不再詳細介紹。顯而易見的是，如果先用粘貼膜將第2D-1圖所示的頂部金屬片151的頂面覆蓋住，然後再在粘貼膜下方製備塑封體160，之後若是直接將粘貼膜移除掉，則在橋形金屬片150的粘貼工藝中湧入通孔152內的那一部分導電材料140將會直接暴露在空氣中，原因在於該塑封步驟中沒有任何塑封材料填充在通孔152內，而無法將該部分導電材料140覆蓋住。這不符合環境維護的要求，因為用於焊接的導電材料140可能是含有鉛等毒性元素的焊錫膏。雖然在額外的步驟中可以再以其他物質去填充通孔152也是可行的，但這無疑會增加成本。
此外，本發明的另一個如圖所示的優勢還在於，在頂部金屬片151與側部金屬片153a、153b的拐角連接處，形成有從頂部金屬片151的頂面向下凹陷的長條狀凹槽154a、154b，該長條狀凹槽154a、154b均沿縱向延伸，並分別與頂部金屬片151與側部金屬片153a、153b各自的連接邊相平行。從長條狀凹槽154a、154b的底部到頂部金屬片151的頂面構成了一臺階結構。第2C圖至第2E圖描述了橋形金屬片150這一結構。當前已知的一種製備側部金屬片153a、153b的典型方法，就是將原本與頂部金屬片151位於同一平面的側部金屬片153a、153b從頂部金屬片151所在的平面向下彎折一個角度(如利用衝壓的方法)，使得側部金屬片153a、153b分別沿著頂部金屬片151與側部金屬片 153a、153b的連接邊相對彎折到與頂部金屬片151的夾角成鈍角的位置，例如圖示的使其傾斜的向下延伸。實質上，如果直接以這種方式製備圖式的橋形金屬片150，一個不良後果是，致使最終所獲得的頂部金屬片151為帶有一定弧度的拱形結構，此時頂部金屬片151的頂面為一個圓弧形凸面(其底面相對應的是一個圓弧形凹面)而非期待的平面。另一個不良後果是，在頂部金屬片151與側部金屬片153a、153b的連接處，頂部金屬片151頂面沿縱向的邊緣線會呈現為鋸齒狀而非期望的直線，這將不利於後續的封裝工藝。反觀本發明，在將側部金屬片153a、153b向下彎折的步驟中，位於頂部金屬片151與側部金屬片153a、153b連接處的長條狀凹槽154a、154b能夠緩衝阻斷側部金屬片153a、153b在衝壓步驟中帶給頂部金屬片151的拉力影響，以保障所獲得頂部金屬片151不變形，而此時頂部金屬片151頂面兩側的縱向邊緣線151a-1、151a-2也呈現為直線，使得頂部金屬片151的頂面為規則的矩形。經上述彎折步驟後，最終所獲得的橋形金屬片150結構中，側部金屬片153a、153b除了傾斜的向下延伸外，還分別沿著長條狀凹槽154a、154b的長度方向(即頂部金屬片151與側部金屬片153a、153b的連接邊方向)延伸。
第3A-3F圖的工藝流程揭示了製備初級封裝結構130的方法。第3C圖所示的晶圓1310通常包含有大量鑄造連接在一起的晶片131(第3A圖為放大後的示意圖)，並以未示意出的切割線界定相鄰的晶片之間的邊界，而最終可以沿著切割線將晶片從晶圓上切割分離，由於這些技術特徵已經為本領域的技術人員所熟知，所以本發明不再在晶圓中特意對晶片進行額外的標記。晶片131的正面通常製備有多個金屬焊盤132，如鋁矽金屬襯墊，用作晶片的電極或是與外界進行信號傳輸的端子。在一個實施方式中，晶片 131為垂直式的功率金屬氧化物半導體場效應電晶體，這些金屬焊盤132中至少包含構成晶片131的第一電極(如源極)的金屬焊盤132b，和構成第二電極(如柵極)的金屬焊盤132a，而晶片131的漏極區則位於晶片131的背面。首先，在這些金屬焊盤132上通過植球或電鍍等方法形成一些焊接凸塊，焊接凸塊132a-1焊接在金屬焊盤132a上，焊接凸塊132b-1焊接在金屬焊盤132b上。因為構成源極的金屬焊盤132b的面積一般比較大，連接在其上的焊接凸塊132b-1的體積也要比焊接凸塊132a-1大很多，以承載大電流的通過。除了在金屬焊盤132a、132b上實施電鍍以外，要獲得第3B圖示的這種大尺寸的焊接凸塊132b-1，還可以在金屬焊盤132b上植一些尺寸比較小的焊球，並讓所植的這些焊球相互靠得近一些，從而在這些焊球受熱變軟以及熔化之後，就能彼此吸附而融為一體，形成一個尺寸較大的焊接凸塊132b-1。如第3C圖所示，利用塑封材料在晶圓1310的正面形成一層塑封層1340，此時塑封層1340還將所有的焊接凸塊132a-1、132b-1覆蓋住。然後再對塑封層1340進行研磨以將其減薄，直至將焊接凸塊132a-1、132b-1從在塑封層1340中外露出來，如第3D圖所示，焊接凸塊132a-1、132b-1各自露出的頂面與塑封層1340的頂面位於同一平面。由於塑封層1340的物理支撐作用，晶圓1310的機械強度獲得增加，所以在對晶圓1310進行研磨減薄時，晶圓1310就不會輕易碎裂，從而可以獲得足夠薄的晶片並最大限度的降低襯底電阻。再如第3E圖所示，在晶圓1310的背面進行研磨減薄其厚度之後，通常還需要在減薄後的晶圓1310的背面注入重摻雜的離子，之後再在減薄後的晶圓1310的背面沉積一層金屬層1330以與晶片背面的漏極區形成歐姆接觸。在這之後便可實施本領域所公知的晶圓切割技術，將單顆晶片從晶圓上切割下來。即對第3E圖所示的晶圓 1310及塑封層1340、金屬層1330進行切割，形成如第3F圖所示的包含有晶片131的初級封裝結構130，此步驟中塑封層1340被切割成覆蓋在晶片131正面的頂部塑封層134，此時頂部塑封層134僅僅包覆在焊接凸塊132a-1、132b-1各自的側壁的周圍，所有的焊接凸塊132a-1、132b-1均從頂部塑封層134中外露出來，且焊接凸塊132a-1、132b-1各自露出的頂面與頂部塑封層134的頂面位於同一平面。此步驟中，金屬層1330同時被切割成多個底部金屬層133，一個晶片131的背面相應的覆蓋有一個底部金屬層133，該底部金屬層133接觸位於晶片131的背面的漏極區從而構成晶片131的第三電極(如漏極)。
依第3F圖所揭示的初級封裝結構130，再對第2B至2D-2圖進行描述。如第2D-1圖所示，將連接在構成第一電極的金屬焊盤132b上的焊接凸塊132b-1焊接在第一基座111的頂面上；以及如第2C圖所示，將連接在構成第二電極的金屬焊盤132a上的焊接凸塊132a-1焊接在第二基座112的頂面上。如第2B圖所示，構成源極端的第一基座111的平面尺寸往往大於構成柵極端的第二基座112的平面尺寸，所以第一基座111外露的底面面積通常也大於第二基座112外露的底面面積，其除了承載大電流還主要作為散熱途徑。與晶片131之漏極電性連接的第三基座113、第四基座114作為功率裝置100A的漏極端。
第4A-4C圖所示的步驟公開了製備功率裝置100A的方法。在第4A圖中，先行提供一金屬基座單元，該金屬基座單元至少包含彼此分隔斷開的第一基座111和第二基座112，及分別設置在第一基座111兩側的第三基座113和第四基座114(這在前述內容中詳細介紹過)。然後利用導電的粘合材料將初級封裝結構130倒裝安裝(Flip chip bonding)到金屬基座單元上，實質上該初級封裝結構130 主要是安裝到其中的第一基座111、第二基座112上。此時設置在初級封裝結構130正面的多個焊接凸塊132b-1、132a-1(參考第3F圖)分別相對應的焊接在第一基座111、第二基座112上。該步驟中利用導電材料120a將焊接凸塊132a-1焊接到第二基座112的頂面上，以及利用導電材料120b將焊接凸塊132b-1焊接到第一基座111的頂面上。在第4B圖中，將一橋形金屬片150安裝到初級封裝結構130的上方，該橋形金屬片150包含了頂部金屬片151以及連接在頂部金屬片151兩側的向下彎折的側部金屬片153a、153b。在該步驟中，頂部金屬片151直接粘貼安裝到封裝結構130上，而位於頂部金屬片151兩側的側部金屬片153a、153b則分別對準第三基座113頂部的凹槽113a內和設置在第四基座114頂部的凹槽114a，使得側部金屬片153a、153b剛好分別嵌入到凹槽113a、114a內。凹槽113a、114a內可以塗覆一些導電的粘合材料以固定橋形金屬片150並增強橋形金屬片150與第三基座113、第四基座114之間的導電效果，凹槽113a、114a能保障橋形金屬片150精確定位並且不易移位。此時位於初級封裝結構130背面的底部金屬層133通過導電材料140焊接在頂部金屬片151的底面上。在第4C圖中，如同本領域通常所用的塑封工藝，利用塑封材料形成一個塑封體160，用於將金屬基座單元、初級封裝結構130和橋形金屬片150塑封起來，但金屬基座單元的第一基座111、第二基座112、第三基座113、第四基座114各自的底面均從塑封體160的底面中外露出來，而頂部金屬片151的頂面則可以根據需要選擇是否從塑封體160的頂面中外露出來。其中，如果頂部金屬片151上還設置有貫穿整個頂部金屬片151厚度的通孔152，則塑封步驟中還有部分塑封材料填充在該通孔152內。
第5A-5B圖所示的功率裝置100B與功率裝置 100A結構並無太大的區別，主要是橋形金屬片150的結構發生了改變。此時頂部金屬片151中並沒有設置任何通孔，而是在頂部金屬片151的底面上設置了多個墊塊結構155。這些墊塊結構155是凸出於頂部金屬片151底面的凸起結構，所以在將橋形金屬片150安裝到初級封裝結構130之上的步驟中，墊塊結構155就位於底部金屬層133與頂部金屬片151的底面之間。在將頂部金屬片151粘貼到底部金屬層133上之後，墊塊結構155的高度就決定了頂部金屬片151的底面與底部金屬層133之間的距離。即使剛塗覆到底部金屬層133上的導電材料140的厚度不均勻，但由於墊塊結構155的存在，就可以保障完成粘貼工序之後的導電材料140的厚度具有均一性。在功率裝置100B中，由於頂部金屬片151中不包含任何通孔，所以頂部金屬片151的頂面可以從塑封體160的頂面中外露出來。
第6A-6D圖所示的功率裝置100C與功率裝置100B相比，主要是第二基座212的結構及位置發生了改變。第6B、6C圖分別是沿第6A圖中虛線AA、BB在豎直方向的截面。如第6A、6B圖所示，第二基座212不再設置在第三基座113和第四基座114之間或兩者沿縱向的延長線之間。此時的第二基座212包含有一個延伸結構212a以及一個和該延伸結構212a連接在一起的外部引腳212b。在第二基座212中，延伸結構212a的厚度小於第一基座111的厚度並被包封在塑封體160內，僅僅是外部引腳212b的底面從塑封體160的底面外露出來，延伸結構212a的底面並未外露。
在一種實施方式中，如第6A圖所示，第四基座214在縱向上的長度短於第三基座113在縱向上的長度，同時外部引腳212b位於第四基座214沿縱向的延長線上(即兩者位於同一直線上)。確切的說，外部引腳212b是與第四基座214所包含的多個引腳214'位於同一直線上。而延伸結構 212a則向初級封裝結構130的下方橫向延伸，直至與一部分設置在初級封裝結構130正面的焊接凸塊(如焊接凸塊132a-1)在垂直方向上能夠上下交迭(即位於其正下方)，這樣便可利用導電材料120a將焊接凸塊132a-1焊接到延伸結構212a的頂面上。參見第6B-6C圖，實質上延伸結構212a的頂面與第一基座111的頂面位於同一平面，以便初級封裝結構130易於安裝在第一基座111和第二基座212所包含的延伸結構212a上。要求延伸結構212a的厚度小於第一基座111的厚度，主要是為了防止延伸結構212a從塑封體160中露出來而與PCB上的焊盤佈局不適配，以避免給後續的SMT工藝帶來任何不必要的負面影響。值得注意的是，由於此時外部引腳212b與第四基座214位於同一直線上，為了避免短路，外部引腳212b不能與橋形金屬片150發生接觸。如第6D圖所示，一種有效的方式是，在橋形金屬片150上形成一個缺口，該缺口主要形成在接觸第四基座214的側部金屬片153'b上。只要使側部金屬片153'b在縱向上的寬度D1小於頂部金屬片151在縱向上的寬度D2，便可避免側部金屬片153'b觸及到第二基座212，而側部金屬片153a在縱向上寬度可以與頂部金屬片151在縱向上的寬度D2保持一致。第7A-7C圖所示的功率裝置100D較於功率裝置100C，主要是頂部金屬片151的頂面從塑封體160中外露出來，第7C圖便是功率裝置100D的俯視圖。
以上，通過說明和附圖，給出了具體實施方式的特定結構的典型實施例，上述發明提出了現有的較佳實施例，但這些內容並不作為局限。對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的申請專利範圍書應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在申請專利範圍書範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意 圖和範圍內。
111、113、114‧‧‧基座
113a、114a‧‧‧凹槽
120b‧‧‧導電材料
130‧‧‧初級封裝結構
131‧‧‧晶片
133‧‧‧底部金屬層
132b-1‧‧‧焊接凸塊
134‧‧‧頂部塑封層
140‧‧‧導電材料
151‧‧‧頂部金屬片
152‧‧‧通孔
153a、153b‧‧‧側部金屬片
154a、154b‧‧‧長條狀凹槽
160‧‧‧塑封體

Claims (18)

  1. 一種底部源極的功率裝置，其特徵在於，包括：一金屬基座單元，所述金屬基座單元包含彼此分隔開的第一基座和第二基座，及分別設置在第一基座兩側的第三、第四基座；一倒裝設置在第一、第二基座上的初級封裝結構，設置在所述初級封裝結構正面的多個焊接凸塊分別焊接在第一、第二基座上；一設置在所述初級封裝結構上方的橋形金屬片，所述橋形金屬片包含頂部金屬片及連接在頂部金屬片兩側並向下彎折的側部金屬片；其中，位於頂部金屬片兩側的所述側部金屬片分別延伸至設置在第三基座頂部的凹槽內和設置在第四基座頂部的凹槽內，及位於所述初級封裝結構背面的底部金屬層通過導電材料焊接在所述頂部金屬片的底面上；一將所述金屬基座單元、初級封裝結構、橋形金屬片予以包覆的塑封體，其中，第一、第三、第四基座各自的底面均從所述塑封體的底面予以外露。
  2. 如申請專利範圍第1項所述的底部源極的功率裝置，其特徵在於，所述初級封裝結構包含有一晶片及覆蓋在晶片正面的頂部塑封層，多個焊接凸塊分別相對應的焊接於設置在所述晶片正面的多個金屬焊盤上；並且所述頂部塑封層包覆在所述焊接凸塊側壁的周圍，從而任意一個所述的焊接凸塊均從所述頂部塑封層中予以外露；以及所述底部金屬層設置在所述晶片的背面。
  3. 如申請專利範圍第2項所述的底部源極的功率裝置，其特徵在於，所述第二基座位於所述第三基座和所述第四基座之間或位於第三基座的延長線和第四基座的延長線之間。
  4. 如申請專利範圍第1項所述的底部源極的功率裝置，其特徵在於，所述第二基座包含一個厚度小於第一基座厚度的並被包覆在塑封體內的延伸結構，和一個與該延伸結構連接在一起的外部引腳，所述外部引腳位於第四基座沿縱向的延長線上；其中，所述延伸結構向初級封裝結構的下方橫向延伸直至與一部分設置在初級封裝結構正面的焊接凸塊在垂直方向上交疊。
  5. 如申請專利範圍第4項所述的底部源極的功率裝置，其特徵在於，所述初級封裝結構包含有一個晶片，多個焊接凸塊分別相對應的焊接於設置在晶片正面的多個金屬焊盤上，多個金屬焊盤中至少包含構成晶片第一電極的金屬焊盤和構成晶片第二電極的金屬焊盤；其中，連接於構成第一電極的金屬焊盤上的焊接凸塊焊接在第一基座的頂面上，連接於構成第二電極的金屬焊盤上的焊接凸塊與延伸結構在垂直方向上交疊並焊接在該延伸結構上。
  6. 如申請專利範圍第4項所述的底部源極的功率裝置，其特徵在於，接觸第四基座的側部金屬片沿縱向的寬度，小於頂部金屬片沿縱向的寬度，以避免接觸第四基座的側部金屬片觸及到第二基座。
  7. 如申請專利範圍第1項所述的底部源極的功率裝置，其特徵在於，在所述頂部金屬片中設置有從頂部金屬片的底面凹陷至頂部金屬片內的一個或多個槽體結構。
  8. 如申請專利範圍第1項所述的底部源極的功率裝置，其特徵在於，在所述頂部金屬片的底面上設置有多個凸出於頂部金屬片底面的墊塊結構，所述墊塊結構位於所述底部金屬層與所述頂部金屬片的底面之間。
  9. 如申請專利範圍第1項所述的底部源極的功率裝置，其特徵在於，在所述頂部金屬片兩側的與側部金屬片的拐角連接處，均形成有從頂部金屬片的頂面向下凹陷的長條狀凹槽。
  10. 如申請專利範圍第5項所述的底部源極的功率裝置，其特徵在於，所述底部金屬層設置在晶片的背面並構成其第三電極，並且所述晶片為MOSFET，其第一電極為源極、第二電極為柵極、第三電極為漏極。
  11. 一種製備底部源極的功率裝置的方法，其特徵在於，包括以下步驟：提供一金屬基座單元，所述金屬基座單元包含彼此分隔開的第一基座和第二基座，及分別設置在第一基座兩側的第三、第四基座；將一初級封裝結構倒裝安裝到第一、第二基座上，其中設置在所述初級封裝結構正面的多個焊接凸塊分別焊接在第一、第二基座上；將一橋形金屬片安裝到所述初級封裝結構的上方，所述橋形金屬片包含頂部金屬片及連接在頂部金屬片兩側並向下彎折的側部金屬片；其中，位於頂部金屬片兩側的所述側部金屬片分別延伸到設置在第三基座頂部的凹槽內和設置在第四基座頂部的凹槽內，並且位於所述初級封裝結構背面的底部金屬層通過導電材料焊接在所述頂部金屬片的底面上；形成一塑封體，將所述金屬基座單元、初級封裝結構、 橋形金屬片予以包覆，並且第一、第三、第四基座各自的底面均從所述塑封體的底面予以外露。
  12. 如申請專利範圍第11項所述的方法，其特徵在於，形成所述初級封裝結構的步驟包括：提供一包含有多個晶片的晶圓，在任意一個晶片的正面均設置有多個金屬焊盤；將多個焊接凸塊分別相對應的焊接在多個所述的金屬焊盤上；在所述晶圓的正面覆蓋一層塑封層，所述塑封層同時將所述焊接凸塊予以覆蓋；對所述塑封層進行研磨減薄直至將所述焊接凸塊在所述塑封層中予以外露；在晶圓的背面進行研磨以減薄晶圓的厚度；在晶圓的背面沉積一層金屬層；對所述晶圓及塑封層、金屬層進行切割，形成多顆包含所述晶片的初級封裝結構。
  13. 如申請專利範圍第11項所述的方法，其特徵在於，將所述第二基座設置在第三基座和第四基座之間或設置在第三基座的延長線和第四基座的延長線之間。
  14. 如申請專利範圍第13項所述的方法，其特徵在於，所述初級封裝結構包含有一個晶片，多個焊接凸塊分別相對應的焊接於設置在晶片正面的多個金屬焊盤上，多個金屬焊盤中至少包含分別構成晶片第一電極的金屬焊盤和構成晶片第二電極的金屬焊盤；從而在將所述初級封裝結構倒裝安裝到第一、第二基座上時，將連接在構成第一電極的金屬焊盤上的焊接凸塊焊接到第一基座的頂面上，將連接在構成第二電極的金屬焊盤上的焊接凸塊焊接到第二基座的頂面上。
  15. 如申請專利範圍第13項所述的方法，其特徵在於，形成所述塑封體時，所述第二基座的底面從所形成的塑封體的底面予以外露。
  16. 如申請專利範圍第11項所述的方法，其特徵在於，所述第二基座包含一個延伸結構和一個與該延伸結構連接在一起的外部引腳，該外部引腳位於第四基座沿縱向的延長線上；其中，所述延伸結構向初級封裝結構的下方橫向延伸直至與一部分設置在初級封裝結構正面的焊接凸塊在垂直方向上交疊；以及所述延伸結構的厚度小於第一基座的厚度，從而在形成所述塑封體時以將所述延伸結構包覆在塑封體內。
  17. 如申請專利範圍第16項所述的方法，其特徵在於，所述初級封裝結構包含有一個晶片，多個焊接凸塊分別相對應的焊接於設置在晶片正面的多個金屬焊盤上，多個金屬焊盤中至少包含分別構成晶片第一電極的金屬焊盤和構成晶片第二電極的金屬焊盤；所述延伸結構延伸至與連接在構成第二電極的金屬焊盤上的焊接凸塊在垂直方向上交疊，從而在將所述初級封裝結構倒裝安裝到第一、第二基座上時，將連接在構成第一電極的金屬焊盤上的焊接凸塊焊接到第一基座的頂面上，並將連接在構成第二電極的金屬焊盤上的焊接凸塊焊接到延伸結構上。
  18. 如申請專利範圍第11項所述的方法，其特徵在於，在頂部金屬片中形成有貫穿該頂部金屬片厚度的一個或多個通孔。
TW101124671A 2012-07-09 2012-07-09 底部源極的功率裝置及製備方法 TWI503929B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101124671A TWI503929B (zh) 2012-07-09 2012-07-09 底部源極的功率裝置及製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101124671A TWI503929B (zh) 2012-07-09 2012-07-09 底部源極的功率裝置及製備方法

Publications (2)

Publication Number Publication Date
TW201403762A TW201403762A (zh) 2014-01-16
TWI503929B true TWI503929B (zh) 2015-10-11

Family

ID=50345634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101124671A TWI503929B (zh) 2012-07-09 2012-07-09 底部源極的功率裝置及製備方法

Country Status (1)

Country Link
TW (1) TWI503929B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657554B (zh) 2015-09-30 2019-04-21 台達電子工業股份有限公司 封裝結構
US9870985B1 (en) * 2016-07-11 2018-01-16 Amkor Technology, Inc. Semiconductor package with clip alignment notch
TW202407897A (zh) * 2022-08-04 2024-02-16 創世電股份有限公司 半導體功率元件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7466012B2 (en) * 2004-09-13 2008-12-16 International Rectifier Corporation Power semiconductor package
US7790500B2 (en) * 2002-04-29 2010-09-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20110227205A1 (en) * 2010-03-18 2011-09-22 Jun Lu Multi-layer lead frame package and method of fabrication
US20120025360A1 (en) * 2010-07-29 2012-02-02 Yan Xun Xue Semiconductor encapsulation and method thereof
TW201225233A (en) * 2010-12-14 2012-06-16 Alpha & Omega Semiconductor Top exposed package and assembly method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790500B2 (en) * 2002-04-29 2010-09-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7466012B2 (en) * 2004-09-13 2008-12-16 International Rectifier Corporation Power semiconductor package
US20110227205A1 (en) * 2010-03-18 2011-09-22 Jun Lu Multi-layer lead frame package and method of fabrication
US20120025360A1 (en) * 2010-07-29 2012-02-02 Yan Xun Xue Semiconductor encapsulation and method thereof
TW201225233A (en) * 2010-12-14 2012-06-16 Alpha & Omega Semiconductor Top exposed package and assembly method

Also Published As

Publication number Publication date
TW201403762A (zh) 2014-01-16

Similar Documents

Publication Publication Date Title
US8564110B2 (en) Power device with bottom source electrode
TWI512851B (zh) 帶有厚底部基座的晶圓級封裝器件及其製備方法
US8338232B2 (en) Power semiconductor device package method
US9653383B2 (en) Semiconductor device with thick bottom metal and preparation method thereof
CN103545268B (zh) 底部源极的功率器件及制备方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
TWI503929B (zh) 底部源極的功率裝置及製備方法
JP2002057253A (ja) 半導体装置およびその製造方法
TW200531241A (en) Manufacturing process and structure for a flip-chip package
US9391005B2 (en) Method for packaging a power device with bottom source electrode
TW201401459A (zh) 半導體裝置之製造方法及半導體裝置
US11121105B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TW201250947A (en) Package structure having a micromechanical electronic component and method of making same
TWI536507B (zh) 超薄半導體器件及製備方法
US9854686B2 (en) Preparation method of a thin power device
TWI427717B (zh) 一種倒裝晶片的封裝方法
CN102832190B (zh) 一种倒装芯片的半导体器件及制造方法
TWI389296B (zh) 可堆疊式封裝結構及其製造方法及半導體封裝結構
TWI277184B (en) Flip-chip leadframe type package and fabrication method thereof
JP2008192660A (ja) 半導体装置およびその製造方法
TW201442126A (zh) 製備應用在倒裝安裝工藝上的半導體器件的方法
JP2005311043A (ja) 半導体装置とこの検査方法および検査装置
JP5614203B2 (ja) 半導体装置及びその製造方法
JP2008034602A (ja) 半導体装置およびその製造方法
TWI624021B (zh) 薄型功率器件及其製備方法