JP5614203B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5614203B2 JP5614203B2 JP2010213361A JP2010213361A JP5614203B2 JP 5614203 B2 JP5614203 B2 JP 5614203B2 JP 2010213361 A JP2010213361 A JP 2010213361A JP 2010213361 A JP2010213361 A JP 2010213361A JP 5614203 B2 JP5614203 B2 JP 5614203B2
- Authority
- JP
- Japan
- Prior art keywords
- support
- flexible wiring
- wiring board
- lsi chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/166—Material
- H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
特に、LSIを実装したフレキシブル配線基板を曲げ、折りたたむことで裏面に電極を形成する半導体装置は、ベアチップを使用した3次元実装を除き、LSIチップを保護することができ、最も小型化ができる構造である。
そして、小型化が進むとフレキシブル配線基板を折り曲げた位置により面積が決定し、小型化はLSIチップサイズとほぼ等しくなるが、外部端子数は面積の大きさに対応することから、端子ピッチを小さくすることができなければ端子数を増やすことはできない。
また、半導体装置を最も小型にするためにはLSIチップCはフリップチップ実装されており、信頼性を確保するために、LSIチップCの下面とフレキシブル配線基板1との間にはアンダーフィル樹脂3が充填されている。また、フレキシブル配線基板1の外側上面及び下面には、外部に接続するための外部端子4が設けられている。
例えば、特許文献1の特開平8−335663号公報に示される半導体装置では、LSIチップの側方に配置されたシリコンゴムを中心として、導体パターンを有するフィルムを折り曲げる構成となっている。
この特許文献2に示される半導体パッケージでは、支持体となる挿入基板をフレキシブル配線基板上に貼付け、該フレキシブル配線基板を、前記挿入基板の周囲で折り曲げることでLSIチップの面積より大きな面積に外部端子を配置することが可能となり、端子数を増加することができる構成とされている。
この挿入基板5は、折り曲げられたフレキシブル配線基板1の内部空間に、LSIチップCとともに設けられるものであって、折り曲げられたフレキシブル配線基板1の上面及び下面の面積を増大させ、外部端子4の設置数を増大させる役割がある。
なお、図12は図11の変形例であって、折り曲げたフレキシブル配線基板1の末端部を位置決めするために、LSIチップCの裏面中央部に突起6を設けた例である。
また、特許文献4に示される半導体装置では、配線パターン上に支持体となる平板を配置し、該配線パターンを前記平板の周囲で折り曲げるように構成されている。
また、特許文献6に示される半導体パッケージでは、FPC上の半導体チップを覆うように支持体となる封止樹脂形成体を配置し、FPCを、前記封止樹脂形成体の周囲で折り曲げるように構成されている。
また、特許文献7に示される半導体集積回路パッケージでは、フレキシブル配線基板上のICチップを覆うように支持体となるステフナを配置し、前記フレキシブル配線基板を、前記ステフナの周囲で折り曲げるように構成されている。
第1の問題点は、外部端子の特性で最も重要視されるのがコプラナリティ(平坦性)であり、LSIチップの搭載高さと金属支持体の高さが不均一であると、その部分で段差が生じ、フレキシブル配線基板を折り曲げて接着した時に段差が発生することがあり、このため、フレキシブル配線基板上に搭載されたLSIチップの裏面の高さを均一にしなければならない。
上述した特許文献1〜7の中で、特に特許文献3及び6には、フレキシブル配線基板上のLSIチップを覆う支持体が配置される構成が示されているが、この支持体は、主にLSIチップを保護又は補強するために設けられるものであり、ねじれなどによるコプラナリティの悪化といった問題には対応していなかった。特に、金属による支持体の場合、プレス加工、放電加工、切削加工などあるが薄板を加工するため、内部応力により、平坦性を確保することが困難であり、また、樹脂などの材料を用いた場合も同様に成型や切削加工などで製作するが、加工時の内部応力により反り、ねじれなどが発生する。
折り曲げ時に電極を相対的に正しい位置にするための画像認識はフレキシブル配線基板を折り曲げて接着するので回転軸を必要とし、通常の上下に配置したカメラによる認識機能を持った搭載装置で位置を決めることができない。従って電極の位置精度は折り曲げ位置の精度によることになるが、支持体の搭載精度、支持体の外形精度を含むことになり高精度化が困難である。高精度にするためには、精度の高い搭載装置、位置ズレのない確実な接着プロセス、支持体の外形公差の向上など図る必要があり、コストが高くなる。
これにより、第1の効果は、支持体により搭載したLSIチップの裏面全体を覆い、該支持体に反り、撓み、ねじれなどの変形を発生させず、裏面全体の高さを均一にすることができ、これにより外部端子のコプラナリティを確保する半導体装置を提供することができる。
第2の効果は、金型を用いたモールド成型により支持体を形成することで該支持体の加工コストを低減するとともに、金型を介した支持体取り付けを行うことで、該支持体の位置決めに係る搭載精度を向上させることができ、信頼性向上を実現した半導体装置を提供することができる。
図1は本発明の第1実施形態として示した半導体装置の断面図である。
この半導体装置は、LSIチップCが実装されたフレキシブル配線基板10を、該LSIチップCを覆うように折り曲げた構造であって、折り曲げたフレキシブル配線基板10内でありかつその上面には、LSIチップCと、支持体20(後述する)が配置されている。
また、フレキシブル配線基板10の端部と、支持体20の裏面20Aとの間には、これらを接着する接着層11が設けられている。そして、フレキシブル配線基板10の端部と、支持体20の裏面20Aとが接着層11で接着されることにより、半導体装置は全体として正面視、四角形状を形成している。
また、この支持体20は、その下部に凹部20Bを有し、この凹部20B内にLSIチップCを収容するともに、該LSIチップCの裏面を覆うように、フレキシブル配線基板10上に配置されている。
さらに、前記支持体20の裏面は平坦に形成されているが、該支持体20の外形、裏面の平坦性は必要に応じ精密に加工されている。そして、このような支持体20の裏面の高い平坦性により外部端子13の高い平坦性を維持することができる。また、前記支持体20を取り付ける工程は、LSIチップCを実装する場合と同じく、フレキシブル配線基板10の位置決めマークを認識する認識機能を用いて、精密に実装される。
そして、このような支持体20により、フレキシブル配線基板10上のLSIチップCの裏面全体を覆うとともに、該支持体20に反り、撓み、ねじれなどの変形を発生させず、裏面全体の高さを均一にすることができ、外部端子13のコプラナリティを確保した半導体装置を提供することができる。
また、支持体20は凹形状に加工した金属板を用いるが、切削加工により製作すると精密に加工が可能であるがコストが増加するため、単純なプレス加工や薄板を切り抜いた枠形状の部品と平板をスポット溶接などにより接合することで製作しても良い。
この第2実施形態に示される半導体装置が、第1実施形態と異なるのは、前記支持体20がモールド樹脂Rにより形成されている点である。なお、第2実施形態は、第1実施形態と構成を共通にする箇所に同一符号を付して、重複した説明を省略する。
そして、このようなモールド樹脂Rからなる支持体20では、フレキシブル配線基板10上に搭載されたLSIチップCの裏面高さを均一にするとともに、LSIチップCがモールド成型の金型内に収まるのであれば、該LSIチップCがどのような形状であっても、一定高さの支持体20を形成することができ、同じ形状の半導体装置を形成することができる利点がある。また、この支持体20を形成するモールド樹脂Rは、内部応力による反り、撓み、ねじれなどの変形を発生させない剛性を有するものが使用される。
そして、このような支持体20により、フレキシブル配線基板10上のLSIチップCの裏面全体を覆うとともに、該支持体20に反り、撓み、ねじれなどの変形を発生させず、裏面全体の高さを均一にすることができ、外部端子13のコプラナリティを確保した半導体装置を提供することができる。
また、前記支持体20を、金型によるモールド成型で形成することで該支持体20の加工コストを低減するとともに、金型を介した支持体20の取り付けを行うことで、該支持体20の位置決めに係る搭載精度を向上させることができ、信頼性向上を実現した半導体装置を提供することができる。
上記第1及び第2実施形態では、支持体20の裏面20Aを平面状に形成したが、これに限定されず、図3に示すように、該支持体20の中心部に突起21を設け、フレキシブル配線基板10を折り曲げた際に該フレキシブル配線基板10の末端部を位置させる基準として、これにより該フレキシブル配線基板10を折り曲げた際の該レキシブル配線基板10の末端部の位置決めを容易にしても良い。
なお、上記突起21は凸状に形成したが、位置決め手段として円柱形状のピンなどで成型しても良い。また、前記支持体20に突起21ではなく、孔を成型しても良い。この場合はフレキシブル配線基板10に位置決め用の孔を設け、ガイドピンを挿入することで、これらフレキシブル配線基板10と支持体20とを互いに連結しても良い。このような突起21は、第1実施形態に示される予め加工された支持体20を実装する場合、及び第2実施形態に示されるモールド樹脂Rで形成された支持体20を実装する場合のいずれにも適用可能である。
第2実施形態では、LSIチップCの接合部の保護を、該LSIチップCの下面とフレキシブル配線基板10との間にアンダーフィル樹脂12を充填することで行ったが、これに限定されず、図4に示すように、支持体20の形成と同時に、LSIチップCの接合部の保護をモールド樹脂Rにより行ない、これにより製造工程、材料コストを低減させても良い。
上記第1及び第2実施形態では、フレキシブル配線基板10上に1つのLSIチップCを固定したが、これに限定されず、図5及び図6に示すように、複数のLSIチップCを実装しても良い。なお、ここで図5は、フレキシブル配線基板10上へのLSIチップCの固定を、アンダーフィル樹脂12を充填することで行った場合の例、図6はフレキシブル配線基板10上へのLSIチップCの固定を、支持体20を形成する際に注入したモールド樹脂Rで行った場合の例を示している。
まず、図7(a)に示すように、フレキシブル配線基板10上にLSIチップCを実装し、該LSIチップCの下面とフレキシブル配線基板10との間にアンダーフィル樹脂12を充填することで、該LSIチップCの接合部を保護する。
次に、図7(b)に示すように、支持体20をフレキシブル配線基板10の所定位置に実装し、LSIチップCの外形より大きな領域の平坦性を確保するように裏面を覆う。このとき、LSIチップCの裏面と支持体20の凹部20Bの内面は接着剤又は導電性材料(図示略)で接続することにより放熱性を高める効果を有する。なお、ここで使用する支持体20は、金属板により構成されており、フレキシブル配線基板上に搭載されたLSIチップCの裏面高さを均一にし、かつ内部応力による変形を発生させない剛性を有する構造体からなる。
次に、図7(c)〜図7(d)に示すように、支持体20の裏面20Aに接着層11を設け、支持体20の外形に沿うようにフレキシブル配線基板10を折り曲げ、フレキシブル配線基板10の外部端子13を形成する電極の位置精度を合わせて、該フレキシブル配線基板10の端部を、支持体20の裏面20Aに接着する。
最後に、図7(e)に示すように、全体として四角形状に形成されたフレキシブル配線基板10の上面及び下面に外部端子13を形成する。ここで外部端子13はフレキシブル配線基板10の上下面に図示しているが、これら上下面のどちらか一方又は両方が電極のままであり、又はこれら上下面に、搭載する基板又はパッケージに接続用のハンダバンプなどが形成されていても良い。
まず、図8(a)〜図8(b)に示すように、フレキシブル配線基板10上にLSIチップCを実装した後、モールド成型の金型30を配置する。次に、図8(b)に示すように、次いで、モールド樹脂Rを金型30のゲート30Aより充填して、LSIチップCの接合部を含め全体を覆うように成型し、これによって支持体20を形成する。
なお、ここではアンダーフィル樹脂12を使用していないが、モールド樹脂Rの流動性が低い場合、接合の狭い間隙に充填することができない場合はアンダーフィル樹脂12により接合部を保護しても良い。モールド樹脂Rにより形成される支持体20は、フレキシブル配線基板上に搭載されたLSIチップCの裏面高さを均一にし、かつ内部応力による変形を発生させない剛性を有する構造体からなる。
次に、図8(c)〜図8(d)に示すように、モールド樹脂Rからなる支持体20が硬化したならば、該支持体20の裏面20Aに接着層11を形成し、支持体20の外形に沿うように、フレキシブル配線基板10の端部を折り曲げ、該フレキシブル配線基板10により、LSIチップC及び支持体20を包み込むようにする。
最後に、図8(e)に示すように、全体として四角形状に形成されたフレキシブル配線基板10の上面及び下面に外部端子13を形成する。ここで外部端子13はフレキシブル配線基板10の上下面に図示しているが、これら上下面のどちらか一方又は両方が電極のままであり、又はこれら上下面に、搭載する基板又はパッケージに接続用のハンダバンプなどが形成されていても良い。
また、前記支持体20を、金型30によるモールド成型で形成することで該支持体20の加工コストを低減するとともに、金型30を介した支持体20の取り付けを行うことで、該支持体20の位置決めに係る搭載精度を向上させることができ、信頼性向上を実現した半導体装置を提供することができる。
上記第3及び第4実施形態では、支持体20の裏面20Aを平面状に形成したが、これに限定されず、図9(a)〜図9(e)に示すように、該支持体20の中心部に突起21を設け、フレキシブル配線基板10を折り曲げた際に該フレキシブル配線基板10の末端部を位置させる基準として、これにより該フレキシブル配線基板10を折り曲げた際の該レキシブル配線基板10の末端部の位置決めを容易にしても良い。
なお、上記突起21は凸状に形成したが、円柱形状のピンなどで成型しても良い。また、前記支持体20に突起21ではなく、孔を成型しても良い。この場合はフレキシブル配線基板10に位置決め用の孔を設け、ガイドピンを挿入することで互いを連結しても良い。このような突起21は、第1実施形態に示される予め加工された支持体20を実装する場合、及び第2実施形態に示されるモールド樹脂Rで形成された支持体20を実装する場合のいずれにも適用可能である。
11 接着層
13 外部端子
20 支持体
20A 裏面
20B 凹部
21 突起(位置決め手段)
R モールド樹脂
C LSIチップ
Claims (8)
- フレキシブル配線基板上のLSIチップを覆うように支持体を配置し、前記支持体の周囲で前記支持体を包むよう前記フレキシブル配線基板を折り曲げ、前記LSIチップを挟んだ前記フレキシブル配線基板の上面及び下面に外部端子を配置する半導体装置であって、
前記支持体は、フレキシブル配線基板上に搭載されたLSIチップの裏面高さを均一にし、且つ、内部応力による変形を発生させない剛性を有する構造体から成り、
前記支持体の裏面には、前記フレキシブル配線基板の末端部を位置決めするための位置決め部材が設けられている
ことを特徴とする半導体装置。 - 前記支持体は、凹部を有するキャップ構造である
ことを特徴とする請求項1に記載の半導体装置。 - 前記支持体は、樹脂により成型される
ことを特徴とする請求項1又は2に記載の半導体装置。 - フレキシブル配線基板上のLSIチップを覆うように支持体を設ける段階と、
前記支持体の周囲で前記支持体を包むよう前記フレキシブル配線基板を折り曲げた後、接着により前記フレキシブル配線基板を固定する段階と、
前記LSIチップを挟んだ前記フレキシブル配線基板の上面及び下面に外部端子を配置する段階と
を有し、
前記支持体は、フレキシブル配線基板上に搭載されたLSIチップの裏面高さを均一にし、且つ、内部応力による変形を発生させない剛性を有する構造体から成り、
前記支持体の裏面には、前記フレキシブル配線基板の末端部を位置決めするための位置決め部材が設けられる
ことを特徴とする半導体装置の製造方法。 - 前記支持体は、凹部を有するキャップ構造である
ことを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記支持体は、樹脂により成型される
ことを特徴とする請求項4又は5に記載の半導体装置の製造方法。 - 前記支持体を設ける段階においては、予め所定の形状に加工した支持体を実装する
ことを特徴とする請求項4から6のいずれか一項に記載の半導体装置の製造方法。 - 前記支持体を設ける段階においては、LSIチップを実装したフレキシブル配線基板に金型に配置して、樹脂を流し込むモールド樹脂成型により形成される
ことを特徴とする請求項4から7のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010213361A JP5614203B2 (ja) | 2010-09-24 | 2010-09-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010213361A JP5614203B2 (ja) | 2010-09-24 | 2010-09-24 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012069743A JP2012069743A (ja) | 2012-04-05 |
JP5614203B2 true JP5614203B2 (ja) | 2014-10-29 |
Family
ID=46166644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010213361A Expired - Fee Related JP5614203B2 (ja) | 2010-09-24 | 2010-09-24 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5614203B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6820063B2 (ja) * | 2018-03-13 | 2021-01-27 | Necプラットフォームズ株式会社 | 半導体装置、大規模lsiまたは電子機器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4062066B2 (ja) * | 2002-11-19 | 2008-03-19 | 日本電気株式会社 | 半導体パッケージ及び積層型半導体パッケージ |
JP2007150044A (ja) * | 2005-11-29 | 2007-06-14 | Denso Corp | 半導体装置 |
CN101395715B (zh) * | 2006-03-07 | 2010-10-13 | 日本电气株式会社 | 电子器件封装、模块以及电子器件 |
WO2009119904A1 (ja) * | 2008-03-28 | 2009-10-01 | 日本電気株式会社 | 半導体装置、その製造方法、プリント回路基板および電子機器 |
US8278141B2 (en) * | 2008-06-11 | 2012-10-02 | Stats Chippac Ltd. | Integrated circuit package system with internal stacking module |
-
2010
- 2010-09-24 JP JP2010213361A patent/JP5614203B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012069743A (ja) | 2012-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5337110B2 (ja) | 半導体記憶装置 | |
KR100793468B1 (ko) | 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈 | |
JP5032623B2 (ja) | 半導体記憶装置 | |
US9583455B2 (en) | Semiconductor device | |
JP5341337B2 (ja) | 半導体装置及びその製造方法 | |
US20100213599A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2017038075A (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
US7576476B2 (en) | Piezoelectric device and method for manufacturing the same | |
KR20080108908A (ko) | 반도체 장치, 그 제조 방법 및 반도체 장치 제품 | |
JP2009212315A (ja) | 半導体装置及びその製造方法 | |
US20110074037A1 (en) | Semiconductor device | |
US9087781B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2011166051A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5012612B2 (ja) | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 | |
US20120133056A1 (en) | Semiconductor device, electronic apparatus and semiconductor device fabricating method | |
CN103985675A (zh) | 半导体装置 | |
JP2006216823A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP4918391B2 (ja) | 半導体装置 | |
JP5549501B2 (ja) | 半導体装置及びその製造方法 | |
JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
JP5614203B2 (ja) | 半導体装置及びその製造方法 | |
US20210203302A1 (en) | Multilayer body and method of manufacturing the same | |
JP4737995B2 (ja) | 半導体装置 | |
JP4942452B2 (ja) | 回路装置 | |
JP2012227320A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130815 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140812 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5614203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |