JP2006216823A - 半導体装置及びその製造方法並びに電子装置 - Google Patents

Abstract

【課題】 半導体装置の小型・薄型化及び実装性能の向上。
【解決手段】 半導体装置は、第１の面に電極を有する半導体チップと、絶縁平板からなる第１部及びこの第１部から延在しかつ前記第１部よりも薄い第２部を有し、第１部及び第２部の第１の面は同一平面上に位置するとともに、前記第１の面は絶縁性の接着剤を介して電極の配置位置から外れた半導体チップの第１の面に接着され、第１の面の反対面となる第１部及び第２部の第２の面にはそれぞれ複数の導体層を有し、第１部の所定の導体層と第２部の所定の導体層は内部に設けられた導体を介して電気的に接続された構造からなる配線ブロックと、配線ブロックの第２部の所定の導体層と半導体チップの所定の電極とを接続する導電性のワイヤと、半導体チップの第１の面及び配線ブロックの第２部並びにワイヤを覆う絶縁性の封止体とを有し、封止体の表面は配線ブロックの第１部の第２の面よりも所定高さ低くなっている。
【選択図】 図２

Description

本発明は半導体装置及びその製造方法並びに電子装置に関する。

半導体装置の小型化を図る製品構造として、パッケージが半導体チップの大きさと一致または近似する半導体装置、いわゆるチップサイズパッケージ（以下、ＣＳＰと呼称）が知られている（例えば、特許文献１、２）。

特許文献１の半導体装置はチップサイズが半導体装置のサイズとなるＣＳＰであり、外部電極端子が導電ボールとなるＢＧＡ（Ball Grid Array ）構造となっている。この例による半導体装置は、チップの表面の電極と回路基板の電極パッドを接続するワイヤは樹脂で覆われる構造になっている。ワイヤを接続する回路基板部分を薄くしてワイヤのループを低くする工夫がなされている。ワイヤを覆う樹脂の表面は回路基板の表面よりも高い構造になっている。

特許文献２は半導体装置を構成するセラミック基板が半導体チップよりも大きくなるＣＳＰである。この半導体装置においても、セラミック基板の一部を低くし、この低い部分に金属パターンを形成して金属ワイヤを接続し、かつ金属ワイヤを塗布による封止剤で覆っている。ワイヤを覆う封止剤の表面はセラミック基板の表面と一致した高さになっている。

一方、実装高さを低くできる半導体装置として、パッケージの下面に配置する電極（外部電極端子）を平板状の電極としたＬＧＡ（Land Grid Array ）が知られている（例えば、特許文献３）。

特開平１１−５４５５６号公報 特開２０００−３０７０３２号公報 特開２００２−２５４４３４号公報

携帯電子機器等の電子装置は小型・軽量化が図られている。このため、これら電子装置に組み込む半導体装置はより一層の小型・軽量化を図る必要に迫られている。半導体装置の平面的外形寸法を半導体チップの外形寸法に一致させるＣＳＰは、実装面積の縮小化が図れる。また、半導体装置の高さ（厚さ）を薄くすることによって実装高さを低くでき、電子装置の薄型化が可能になる。

ＬＧＡ型の半導体装置は、半導体装置（パッケージ）の下面の電極（外部電極端子）が、例えば、２０〜５０μｍ程度と薄い平板状になることから、例えば、０．２〜０．３ｍｍ程度の直径となるボールを使用して形成したＢＧＡ型の半導体装置に比較して実装高さを一層低くすることができる。

ＬＧＡ型の半導体装置は、電極の厚さが、前述のように２０〜５０μｍ程度と薄いため、実装基板とパッケージとの間に異物が混入すると、この異物の存在によってパッケージが浮き上がり、外部電極端子を実装基板のランドに確実に接続できない現象が発生することがある。

また、ＬＧＡ型の半導体装置はパッケージの下面の外部電極端子の接続であることから、その接続部分を直接見ることも出来難く、目視等による実装状態の良否の検査がし難い難点がある。従って、ＬＧＡ型の半導体装置の実装現場においてはより一層の異物混入の防止対策がとられている。

一方、ＢＧＡ型の半導体装置は、外部電極端子がＬＧＡ型半導体装置に比較して厚いが、より大きな異物の混入により、電極接続不良や実装の信頼性低下を来してしまう。

従来の半導体装置は、前記特許文献に示すような構造の採用により、半導体装置の小型化が可能であるが、このような異物混入による実装の信頼性向上の配慮はなされていない。

即ち、前記特許文献からも分かるように、ワイヤを覆う絶縁性樹脂による封止体は、半導体装置を構成する配線基板（回路基板）の表面と同一かあるいは配線基板（回路基板）から突出する構造になっている。このため、異物が実装基板と配線基板との間に混入すると、異物によって半導体装置が浮き上がってしまう。この結果、一部の外部電極端子においてはランドに密着せず浮き上がり、半田等の接着剤による接続ができなくなったり、あるいは接続面積が小さくなって接続の信頼性が低下してしまう。

本発明の目的は、実装の信頼性が高い小型の半導体装置及びその製造方法並びに電子装置を提供することにある。
本発明の他の目的は、実装の信頼性が高い薄型の半導体装置及びその製造方法並びに電子装置を提供することにある。
本発明の他の目的は、製造コストの低減が達成できる小型・薄型の半導体装置及びその製造方法並びに電子装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

（１）半導体装置は、
電極を有する第１の面及び前記第１の面の反対側になる第２の面並びにこれらの面を繋ぐ複数の側面を有する半導体チップと、
絶縁平板からなる第１部及びこの第１部から延在しかつ前記第１部よりも薄い第２部を有し、前記第１部及び前記第２部の第１の面は同一平面上に位置するとともに、前記第１の面は絶縁性の接着剤を介して前記電極の配置位置から外れた前記半導体チップの前記第１の面に接着され、前記第１の面の反対面となる前記第１部及び前記第２部の第２の面にはそれぞれ複数の導体層を有し、前記第１部の所定の前記導体層と前記第２部の所定の前記導体層は内部に設けられた導体を介して電気的に接続された構造からなる配線ブロックと、
前記配線ブロックの前記第２部の所定の前記導体層と、前記半導体チップの所定の前記電極とを接続する導電性のワイヤと、
前記半導体チップの第１の面、前記配線ブロックの前記第２部及び前記ワイヤを覆う絶縁性の封止体とを有し、
前記封止体の表面は前記配線ブロックの前記第１部の第２の面よりも所定高さ低くなっている。例えば、封止体の表面は前記第１部の表面から０〜１００μｍ引っ込んでいる。

また、前記半導体チップは四角形体からなり、前記封止体は前記半導体チップの一辺に沿って延在し、その延在する封止体の両端は前記半導体チップの前記一辺に連なる他の一対の辺にそれぞれ一致して露出している。前記半導体チップの両側にそれぞれ配線ブロックが一つ接着され、前記各配線ブロックの前記第１部の側面が前記半導体チップの側面に一致し、前記第２部が前記封止体に覆われ、前記電極は前記一対の配線ブロックの間に位置している。また、前記配線ブロック及び前記封止体の側面は前記半導体チップの側面に一致した構造になっている。また、前記第１部の導体層は平板状に形成されてランド・グリッド・アレイ型の端子になっている。

このような半導体装置は、以下の工程を有する製造方法で製造される。
（ａ）回路素子を縦横に整列配置形成しかつ第１の面に前記回路素子の電極を有する半導体ウエハを準備する工程、
（ｂ）前記各回路素子に対応して縦横に整列配置形成した配線ブロック部を有する配線母基板を準備する工程であり、
前記配線母基板は、第１の面及びこの第１の面の反対面となる第２の面を有し、前記第１の面は平坦面となり、
前記配線ブロック部は、絶縁平板からなる第１部と、前記第１部から延在しかつ前記第１部よりも薄い第２部を有し、前記第１部及び前記第２部の第１の面は同一平面上に位置し、前記第１の面の反対面となる前記第１部及び前記第２部の第２の面にはそれぞれ複数の導体層を有し、前記第１部の所定の前記導体層と前記第２部の所定の前記導体層は内部に設けられた導体を介して電気的に接続された構造からなり、
（ｃ）前記半導体ウエハの第１の面に前記配線母基板の第１の面を絶縁性の接着剤によって接続する工程、
（ｄ）前記半導体ウエハの第１の面の前記電極と前記配線母基板の前記第２部の導体層を導電性のワイヤで接続する工程であり、
前記ワイヤのループを前記第１部の第２の面よりも低く形成し、
（ｅ）前記半導体ウエハの第１の面、前記第２部及び前記ワイヤを絶縁性の樹脂で覆って樹脂層を形成する工程であり、
前記樹脂層の表面を前記第１部の第２の面よりも所定高さ低く形成し、
（ｆ）前記回路素子毎を分断するように前記配線母基板及び前記半導体ウエハを縦横に切断して複数の半導体装置を形成する工程を有することを特徴とする。

また、前記工程（ｂ）の配線母基板を準備する工程では、
前記配線ブロック部の並び一方向に沿って前記配線母基板を貫通する溝を前記各配線ブロック部の中央部分に１本形成し、この溝に向かって両側から前記第２部の先端が延在するように前記配線ブロックパターンを形成し、
前記配線母基板と前記半導体ウエハを接着する状態では前記溝内に前記半導体ウエハの電極が位置するようにする。

また、前記工程（ｂ）の配線母基板を準備する工程では、
前記配線ブロック部の並び一方向に沿って前記配線母基板を貫通する溝を隣接する前記配線ブロック部間に１本形成し、この溝に向かって両側から前記第２部の先端が延在するように前記配線ブロックパターンを形成し、
前記配線母基板と前記半導体ウエハを接着した状態では前記溝内に前記半導体ウエハの電極が二列以上位置するようにする。

また、前記工程（ｅ）の樹脂層を形成する工程では、
張り合わせた前記半導体ウエハ及び前記配線母基板において前記配線母基板の第２の面を変形可能なシートで覆い、これをモールド金型の下型と上型との間に型締めして前記シートを前記溝内に所定深さ食い込ませた状態でトランスファモールディングによって前記溝の一端側から樹脂を注入して前記樹脂層を形成する。

また、前記工程（ｂ）の配線母基板を準備する工程では、
前記第１部の導体層を平板状に形成しておき、ランド・グリッド・アレイ端子となる半導体装置を製造する。
以上のような半導体装置を組み込んだ電子装置は以下の構成になる。

電極を有する第１の面及び前記第１の面の反対側になる第２の面並びにこれらの面を繋ぐ複数の側面を有する半導体チップと、
絶縁体からなる第１部及びこの第１部から延在しかつ前記第１部よりも薄い第２部を有し、前記第１部及び前記第２部の第１の面は同一平面上に位置するとともに、前記第１の面は絶縁性の接着剤を介して前記電極の配置位置から外れた前記半導体チップの前記第１の面に接着され、前記第１の面の反対面となる前記第１部及び前記第２部の第２の面にはそれぞれ複数の導体層を有し、前記第１部の所定の前記導体層と前記第２部の所定の前記導体層は内部に設けられた導体を介して電気的に接続された構造からなる配線ブロックと、
前記配線ブロックの前記第２部の所定の前記導体層と、前記半導体チップの所定の前記電極とを接続する導電性のワイヤと、
前記半導体チップの第１の面、前記配線ブロックの前記第２部及び前記ワイヤを覆う絶縁性の封止体とを有する半導体装置と、
前記半導体装置の前記配線ブロックの前記第１部の前記導体層に対応して上面にランドを有する実装基板とを有し、
前記半導体装置は前記第１部の前記導体層が導電性の接着剤を介して前記ランドに接続されてなる電子装置であって、
前記封止体の表面は前記配線ブロックの第１部の第２の面よりも所定高さ低くなっていることを特徴とする。
また、前記第１部の前記導体層は平板状に形成されてランド・グリッド・アレイ型の端子になっている。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記（１）の手段によれば、（ａ）半導体装置の製造において、半導体ウエハの第１の面、配線ブロック部の第２部及びワイヤを覆うように形成する樹脂層を、シートを用いたトランスファモールディングによって形成するため、封止体とされる樹脂層の表面は配線母基板の第２の面よりも１００μｍ以下程度引っ込んだ面となる。従って、実装基板に半導体装置を実装する場合、実装基板と半導体装置との間に異物が混入しても、異物は封止体の引っ込んだ部分に入り込み、半導体装置を浮き上がらせることもなくなり、または浮き上がり量が少なくなることから、半導体装置の電極（外部電極端子）と実装基板のランドの接着剤による接合は確実になされ、実装歩留りの向上、実装の信頼性が高くなる。この結果、この半導体装置を組み込んだ電子装置の信頼性が高くなる。

（ｂ）配線ブロックを使用することによって、半導体チップの電極配列を複数列の外部電極端子配列に再配置配線が可能になり、半導体装置の小型化が達成できる。
（ｃ）導体層で形成される外部電極端子がＬＧＡ型となることから、半導体装置の薄型化が可能になる。この結果、この半導体装置の実装高さが低くなり、この半導体装置を組み込んだ電子装置の薄型化が可能になる。
（ｄ）半導体装置の平面的な大きさは、半導体チップの大きさそのものであることから、ＣＳＰ構造となり、半導体装置の小型化が達成できる。
（ｅ）上記（ｂ）乃至（ｄ）により、半導体装置の薄型・小型化によって、半導体装置の軽量化が達成できる。

（ｆ）引っ込んだ封止体はシートを用いたトランスファモールディングによって行うことから、引っ込み量を常に一定としたモールドを再現性良く行うことができ、製品品質の向上及び歩留り向上を図ることができる。この結果、半導体装置の製造コスト低減が図れる。

（ｇ）半導体装置は、配線母基板と半導体ウエハの張り合わせに始まり、ワイヤボンディング、樹脂層形成、分離によって製造できることから、大量生産及び製造工程の簡素化から半導体装置の製造コストの低減が達成できる。

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

図１乃至図１６は本発明の実施例１の半導体装置に係わる図である。図１乃至図４は半導体装置の構造に係わる図、図５は半導体装置の実装状態を示す断面図、図６乃至１６は半導体装置の製造方法に係わる図である。

本実施例１の半導体装置１は図１乃至図４に示すような構造になっている。図１は半導体装置の斜視図、図２は図１のＡ−Ａ線に沿う断面図、図３は半導体装置の底面図、図４はチップ表面を覆う封止体を取り除いた半導体装置の底面図である。

本実施例１の半導体装置１は、図１乃至図３に示すように、六面体（直方体）となり、上面は半導体チップ２の第２の面２ｂで形成されている。半導体チップ２は四角形体、特に限定はされないが、長方形となっている。半導体チップ２の第２の面２ｂの反対面となる第１の面２ａには電極３が配置されている。第１の面２ａは、図２に示すように下方を向いている。半導体チップ２はセンターパッド構造となり、電極３は半導体チップ２の長手方向に沿いかつ中央に沿って一列に配置されている。この電極３を挟んで配線ブロック４が一対配置されている。これら配線ブロック４の第１の面４ａが絶縁性の接着剤５を介して半導体チップ２の第１の面２ａに接着されている。

配線ブロック４は、絶縁性の平板からなり、配線基板構造になっている。例えば、配線ブロック４は、二枚のガラスエポキシ樹脂を貼りあわせた配線（導体層）が２層となる配線基板構造になっている。即ち、同一表面側にそれぞれ所定パターンの導体層を形成した二枚のガラスエポキシ樹脂板を貼り合わせ、かつ一枚のガラスエポキシ樹脂板を貫通して設けた導体によって、上下に位置する前記導体層を電気的に接続させる構造になっている。

配線ブロック４は、図１乃至図４に示すように、絶縁平板からなる第１部４ｅ及びこの第１部４ｅから延在しかつ第１部４ｅよりも薄い第２部４ｆを有する構造になっている。第１部４ｅは２枚のガラスエポキシ樹脂板を貼り合わせた部分であり、第２部４ｆは１枚のガラスエポキシ樹脂板で形成された部分である。第１部４ｅ及び第２部４ｆに亘って１枚のガラスエポキシ樹脂板が延在し、第１部４ｅでは他のガラスエポキシ樹脂板が重なる構造になる。換言するならば、配線ブロック４は１面において、一段階段状に低くなり、この低い部分が第２部４ｆを構成する構造になっている。従って、第１部４ｅと第２部４ｆの１面（第１の面４ａ）は同一平面上に位置することになるが、第２の面４ｂの反対面となる第２の面４ｂは段差面となり、かつ第２部４ｆの第２の面４ｂは第１部４ｅの第２の面４ｂよりも引っ込んだ面（低い面）となる。

配線ブロック４の第１部４ｅの第２の面４ｂ（図２では下面）には外部電極端子となる導体層６ｅが形成され、第２部４ｆの第２の面４ｂには導体層６ｆが形成されている。配線ブロック４は２枚のガラスエポキシ樹脂板を貼り合わせて形成されることと、導体層６ｆが配線ブロック４の内部にまで入るように形成されることから、導体層６ｆは配線ブロック４の内部にまで延在する。そして、この導体層６ｆは、一枚のガラスエポキシ樹脂板を貫通して設けられる導体６ｊによって導体層６ｅに電気的に接続されている。図では、１枚目及び２枚目のガラスエポキシ樹脂板の区別はせず、配線ブロック４を一体ものとする断面図で示してある。

また、第２部４ｆの第２の面４ｂに配置される導体層６ｆは、図４に示すように、平行に配置され、その先端には導電性のワイヤ７の一端が接続されるようになっている。第１部４ｅの第２の面４ｂに設けられる導体層６ｅは、図２乃至図４に示すように、配線ブロック４の長手方向に沿って２列に配置されている。そして、図３に示すように、これら導体層６ｅに対応して導体層６ｆの外端が位置し、導体層６ｅと導体層６ｆの外端が導体６ｊによって電気的に接続されている。また、２列に並ぶ外側の導体層６ｅに接続される導体層６ｆと、内側の導体層６ｅに接続される導体層６ｆが接触しないように、両者の導体層６ｆは、図４に示すように、屈曲したパターンに形成されている。

前記導体層６ｅ，６ｆは銅層で形成されている。そして、導体層６ｆのワイヤが接続される表面部分及び導体層６ｅの表面は、ワイヤの接続やあるいは実装時の接着剤（半田等）との濡れ性が良好となるように所望の金属メッキ膜が形成されている。この金属メッキ膜は、例えば、Ｎｉ層−Ａｕ層（下層がＮｉ：厚さはＮｉ層５μｍ、Ａｕ層０．５μｍ）となっている。また、ワイヤ接続部分はＡｇメッキ膜でもよい。なお、導体層６ｅ及び導体層６ｆの周縁等をソルダーレジストで覆う構造としてもよい。本実施例１ではソルダーレジストを形成しないことにより、半導体装置１の製造コスト低減が可能になる。

半導体装置１は、図２及び図４に示すように、一対の配線ブロック４の薄い第２部４ｆが内側となり、厚い第１部４ｅが外側となるように配置されている。そして、一対の配線ブロック４の間に露出する半導体チップ２の第１の面２ａの電極３と、配線ブロック４の第２部４ｆの導体層６ｆが導電性のワイヤ７で接続されている。また、一対の配線ブロック４間の窪み部分は絶縁性樹脂で形成される封止体８で埋められている。封止体８は半導体チップ２の第１の面２ａ、配線ブロック４の第２部４ｆ及びワイヤ７を覆う構造となる。

また、これが本発明の特徴の一つであるが、封止体８の表面８ａは配線ブロック４の第１部４ｅの第１の面４ａよりも所定の寸法程低くなっている。例えば、封止体８の表面８ａは第１部４ｅの第１の面４ａから０．１ｍｍ引っ込んでいる。この引っ込みは、半導体装置を実装基板に実装する際、実装基板と半導体装置との間に異物が混入した場合、異物によって半導体装置が浮き上がって半田等の接着剤による実装が不完全になることを防止するためのものである。

半導体装置１は、後述するが、回路素子を縦横に整列配置した半導体ウエハと前記回路素子に対応して配線ブロック部を縦横に配置した配線母基板を貼り合わせ、ワイヤボンディング、封止体形成のための樹脂層形成、重なった半導体ウエハ及び配線母基板の縦横の切断による複数の半導体装置の製造によって製造する。従って、半導体装置１の平面方向の大きさは、半導体チップ２の大きさとなり、ＣＳＰ構造となり、小型になっている。また、半導体装置１は図２に示すように、配線ブロック４の下面に平板状の導体層６ｆを突出させてＬＧＡ（Land Grid Array ）構造になっている。

半導体装置１は、前述のように配線母基板、半導体ウエハ及び樹脂層を縦横に切断して製造されることから、半導体装置１の上面は、図１に示すように半導体チップ２の第２の面２ｂで形成され、下面は図３に示すように配線ブロック４と封止体８で形成される。また、図１に示すように、半導体装置１の両側は半導体チップ２及び配線ブロック４の第１部４ｅで形成される。また、図１に示すように、半導体装置１の端面は半導体チップ２、配線ブロック４の第１部４ｅ及び第２部４ｆ、封止体８で形成される。なお、本実施例１では、外部電極端子を円形としているが、他の形状、例えば、四角形であってもよい。

ここで、半導体装置１の一部の寸法について説明する。厚さ３５μｍ程度の銅箔を貼り付けた２枚のガラスエポキシ樹脂板を張り合わせて形成する配線ブロック４は、導体層６ｅをも含めた厚さは０．２〜０．５ｍｍ程度となる。また、半導体チップ２は、製品によっても異なるが、厚さ１００〜４００μｍとなることから、厚さ０．３〜０．９ｍｍと薄いＬＧＡ型の半導体装置１となる。

図５は半導体装置を実装基板に実装した状態を示す断面図である。実装基板１０の上面には、半導体装置１の外部電極端子となる導体層６ｅに対応するランド１１を有している。そこで、実装においては半導体装置１を実装基板１０上に位置決めして載置し、あらかじめランド１１上に形成した半田等の接着剤１２、あるいは導体層６ｅに塗布した半田等の接着剤１２をリフロー（再加熱）して半導体装置１を実装基板１０に固定（実装）する。

この際、実装基板１０と半導体装置１との間に隙間よりも大きい異物が混入すると、この異物上によって半導体装置１が浮き上がり、一部の導体層６ｅがランド１１から離れて接着剤１２によって確実な接続ができなくなることがある。しかし、本実施例１の場合には、封止体８の表面８ａが導体層６ｅが設けられる第１部４ｅの第２の面４ｂよりも引っ込んでいることから、異物による浮き上がりがなく確実な実装（接続）が行える。また、浮き上がりが生じてもその浮き上がり量は前記引っ込みによって軽減されることから、接着剤１２による接続が可能になる。

実装基板１０において、半導体装置１はＣＳＰ構造で小型であることから、実装面積が小さくなる。この結果、実装基板の小型化を図ることができ、この実装基板が組み込まれる電子装置の小型化が達成できる。また、半導体装置１を多数実装する電子装置の場合、半導体装置１の実装面積の縮小から使用しない空き領域の面積が広くなる。そこで、前記空き領域に半導体装置１や他の電子部品を搭載することも可能になる。この結果、電子装置のさらなる多機能化や性能向上化が達成可能になる。また、半導体装置１はＬＧＡ構造となり、薄型であることから、実装高さも低くなり、この分電子装置の薄型化を図ることもできる。

つぎに、半導体装置１の製造方法について、図６乃至図１６を参照して説明する。半導体装置１は、図６に示すフローチャートのように、配線基板（配線母基板）・半導体ウエハ準備（Ｓ０１）、配線基板（配線母基板）・半導体ウエハ貼着（Ｓ０２）、ワイヤボンディング（Ｓ０３）、樹脂層形成（Ｓ０４）、分離（テープ支持状態：Ｓ０５）、テープ除去（Ｓ０６）の各工程を経て製造される。
半導体装置１の製造では、図７（ａ），（ｂ）及び図８に示すように、半導体ウエハ２０及び配線母基板（配線基板）２１を準備する（Ｓ０１）。

半導体ウエハ２０は、例えば、シリコン基板からなり、既に回路素子が形成されている。ここで、回路素子とは、トランジスタ等の能動素子を１乃至複数形成した回路であり、半導体チップに形成される回路全体である。回路素子２２は、その輪郭を図１０で点線で示すが、長方形となる部分であり、短辺の長さはｄであり、長辺の長さはｅである。半導体ウエハ２０は、図１０に示すように、一縁が直線状に切り欠かれたオリエンテーションフラット２０ｃを有し、このオリエンテーションフラット２０ｃを基準に縦横に前記回路素子２２が整列に複数配置されている。最終的には回路素子２２の輪郭線部分で切断が行われ、半導体ウエハ２０は半導体装置１を構成する半導体チップ２になる。

また、図７（ａ）及び図１２等には回路素子２２の電極３を示す。電極３は半導体ウエハ２０の第１の面２０ａに設けられ、回路素子の中央に沿って１列に配置されてセンターパッド構造を構成するようになっている。第１の面２０ａに対して反対面となる第２の面２０ｂは平坦な面になっている。

配線母基板２１は、図８及び図１０に示すように、半導体ウエハ２０全体に重なる大きさの四角形体となっている。配線母基板２１は、その１辺が半導体ウエハ２０のオリエンテーションフラット２０ｃに一致するように重ねられる。前記１辺に対して縦横に配線ブロック部２５が整列配置形成されている。半導体ウエハ２０に配線母基板２１を重ね合わせた際、各配線ブロック部２５は半導体ウエハ２０の各回路素子２２に一致して重なるようになっている。即ち、配線ブロック部２５も長方形となり、短辺の長さはｄであり、長辺の長さはｅである。最終的にはこの配線ブロック部２５の輪郭線部分で切断が行われ、配線ブロック部２５は半導体装置１を構成する一対の配線ブロック４になる。

また、配線母基板２１には、図８に示すように、平行に溝２６が形成されている。この溝２６は配線ブロック部２５の中央に沿って配置され、半導体ウエハ２０を配線母基板２１に貼り合わせた状態では、この溝２６の中央に沿って半導体ウエハ２０の電極３が位置するようになる（図１１及び図１２参照）。溝２６は配線ブロック部２５の長辺に沿って延在している。溝２６は、図９に示すように、その断面はＴ字状断面となり、配線母基板２１の第１の面２１ａでは細い溝になり、第１の面２１ａの反対面となる第２の面２１ｂは前記細い溝よりは広い溝になっている。

配線母基板２１は、所定パターンの導体層を同一面側に形成し、かつ溝を形成した２枚のガラスエポキシ樹脂板を貼り合わせて形成するため、一方のガラスエポキシ樹脂板の溝を他方のガラスエポキシ樹脂板よりも広く形成しておけば、前述のＴ字状断面の溝２６を形成することができる。また、溝幅が広いガラスエポキシ樹脂板の所定箇所に貫通する導体６ｊを形成しておけば、溝幅が広いガラスエポキシ樹脂板の一面に設けた導体層６ｅと、溝幅が狭いガラスエポキシ樹脂板の一面に設けた導体層６ｆを、二枚のガラスエポキシ樹脂板の貼り合わせによって電気的に接続することができる。配線ブロック部２５における一対の配線ブロック４の構造については、既に説明してあることから省略する。配線母基板２１は全体が第１部４ｅとなり、溝２６に臨む部分のみが第１部４ｅよりも薄い第２部４ｆとなる構造になっている。また、配線母基板２１の周縁部分には、配線母基板２１を移送したり、あるいは位置決めの際使用するガイド孔２１ｊが設けられている。なお、図では二枚のガラスエポキシ樹脂板の境界線は省略してある。

つぎに、図７（ｂ）に示すように、配線母基板２１の第１の面２１ａに絶縁性の接着剤５を介して半導体ウエハ２０の第１の面２０ａを貼り付ける。この際、位置合わせを行い、半導体ウエハ２０の回路素子２２と配線母基板２１の配線ブロック部２５が一致して重なり合うようにする。この結果、図１１に示すように、溝２６内に半導体ウエハ２０の第１の面２０ａに設けられた電極３が位置するようになる。図７及び以降の工程断面図においては、図面を見易くするために導体層６ｆ，導体６ｊ等を省略する。

つぎに、図７（ｃ）、図１０及び図１１に示すように、各配線ブロック部２５において、半導体ウエハ２０の第１の面２０ａに設けられた電極３（図１１、図１２参照）と、配線ブロック部２５の導体層６ｆの内端を導電性のワイヤ７で接続する。ワイヤ７のループ高さを配線母基板２１の厚い第１部４ｅの第２の面２１ｂよりも低くする。ワイヤ７はその後樹脂層で覆うが、この樹脂層の表面も配線母基板２１の厚い第１部４ｅの第２の面２１ｂよりも低くする。樹脂層の表面は、半導体装置１の実装を考慮して、厚い第１部４ｅの第２の面２１ｂよりも例えば、１００μｍ以下低くする。ワイヤ７を覆う樹脂層、即ち、封止体８の封止の封止性能（例えば、耐湿性）を考慮してワイヤ７上の樹脂の厚さが１００μｍとなるようにワイヤ７のループ高さを決める。ワイヤボンディングは、第１ボンディング点が半導体ウエハ２０の電極３の表面であり、第２ボンディング点が導体層６ｆの表面であることから、導体層６ｆからのワイヤループ高さを低くすることは容易である。

つぎに、図７（ｄ）に示すように、配線母基板２１の各溝２６内に樹脂を注入して、薄い第２部４ｆ及びワイヤ７を覆う樹脂層２７を形成する。この樹脂層２７は、前述のように配線母基板２１の厚い第１部４ｅの第２の面２１ｂよりも低く形成する。例えば、配線母基板２１の厚い第１部４ｅの第２の面２１ｂよりも１００μｍ以下低く形成する。

樹脂層２７の形成は、印刷、ポッティング等で形成してもよいが、本実施例１では、表面高さを再現性よく決めることができる、シートを使用したトランスファモールディング法によって形成する。

図１３は配線母基板２１に貼り付けられた半導体ウエハ２０の上下面を樹脂製（弾性体）のシート２８，２９で覆い、かつモールド金型の下型３０と、上型３１に挟み、かつ型締めした状態を示す。下型３０と上型３１とによって、溝２６の一端側に樹脂を注入するゲート３２が形成され、他端側に空気を逃がすエアーベント３３が形成されている。溝２６部分が上型３１とによってキャビティ３４となる。このキャビティ３４内にゲート３２から液状の樹脂３５が注入される。

キャビティ３４の上面はシート２８で形成され、かつこのシート２８は下型３０と上型３１との締め付けによって溝２６内に食い込むため、樹脂層２７の表面が配線母基板２１の第１部４ｅの第２の面２１ｂよりも引っ込む。そして、前記食い込み量（深さ）が樹脂層２７の表面８ａの引っ込み深さになる。従って、シートの厚さを変えることによって引っ込み深さ（量）を変えることができる。樹脂層２７を形成する樹脂は、例えば、エポキシ樹脂を使用する。樹脂充填後、所定の温度でキュアーして樹脂を硬化させて樹脂層２７を形成する。このキュアーにおいても樹脂層２７は微小ではあるが硬化収縮する。必要ならば、この硬化収縮量も加味して樹脂層２７を形成する。図１６は表面８ａが引っ込んだ樹脂層２７が形成された配線母基板２１等を示す拡大断面図である。半導体ウエハ２０及び配線母基板２１を縦横に切断する際、樹脂層２７も切断され、樹脂層２７は半導体装置１を構成する封止体８を形成することになる。

図１４はトランスファモールディング用金型と配線母基板２１等との重なり状態を示す平面図である。図１４においては、下型３０及び上型３１によって形成される樹脂流路で説明する。溶けた樹脂を押し出す円形の２個のカル３９と、このカル３９に連なり樹脂を案内するランナー４０と、このランナー４０に続くゲート３２及びキャビティ３４とからなる。また、溝２６の先端側にはエアーベント３３が配置されている。シート２８，２９は、厚さ５０μｍのものを使用する。

この樹脂層２７の形成時、図１５に示すように、配線母基板２１の溝２６の一端側を所定深さ除去して溝４１を形成し、この溝４１をゲート３２として使用するようにすれば、図１５に示すように、このゲート３２に対応する上型３１の面は平坦な面とすることができる。この結果、樹脂３５の流れは、図１３の場合のように段差状態とならず平坦になることから、一層安定した樹脂３５の注入が可能になり、気泡（ボイド）の発生を低減させることができる。これは、製品の信頼性を高くするだけでなく、歩留り向上にも繋がる。また、上型３１を平坦面とすることは、図１３に示すようなゲート３２を上型３１に作る必要もなく、モールド金型の製造コスト低減となり、半導体装置の製造コスト低減ともなる。

つぎに、図７（ｅ）に示すように、半導体ウエハ２０の露出面である第２の面２０ｂ側に支持部材となるテープ４５を貼り付ける。その後、配線母基板２１の上面からテープ４５の表面まで到達するように縦横に分離用の溝４６を形成する。溝４６はダイシングブレード４７による切断で形成する。ダイシングブレード４７による切断において、配線母基板２１、半導体ウエハ２０及び樹脂層２７を完全に分断するが、テープ４５は分断せず、ダイシングブレードの先端はテープの表面または途中深さまでになるように制御する。

また、このダイシングブレード４７の切断によって、配線母基板２１は、図１乃至図４に示すように、厚い第１部４ｅと薄い第２部４ｆを有する配線ブロック４が第２部４ｆを向き合わせるように一対形成される。また、切断により樹脂層２７は封止体８となり、半導体ウエハ２０は半導体チップ２となり、テープ４５に貼り付いた状態の半導体装置１が複数形成されることになる。なお、テープ４５は配線母基板２１に貼り付け、その後半導体ウエハ２０側から半導体ウエハ２０及び配線母基板２１を切断するようにしてもよい。

つぎに、テープ４５を除去することによって、図７（ｇ）に示すように、図１に示す構造の半導体装置１を複数製造する。テープ４５の除去は、例えば、図７（ｆ）に示すように、テープ４５の下方から複数本の突き上げ針４８を突き上げてテープ４５上の半導体装置１をテープ４５から剥離させるとともに、テープ４５の上方からピックアップ工具４９で半導体装置１を真空吸着保持し、ピックアップ工具４９を移動させて収容トレー等に収納するようにすればよい。ピックアップ工具４９では、平坦な封止体８の表面８ａを真空吸着保持する。

図１７乃至図１９は本実施例１の変形例であり、両辺にパッドを有する半導体チップを組み込んだ半導体装置に係わる図である。図１７は半導体装置の断面図、図１８は半導体装置の底面図、図１９は半導体装置の実装状態を示す断面図である。

この変形例である半導体装置１は、図１７及び図１８に示すように、実施例１の半導体装置１の製造において、半導体チップ２はセンターパッドのチップに代えて両側に電極３を配置した構造の半導体チップ２を使用している。

実施例１の場合は溝２６と溝２６の中間での切断であったが、変形例の場合には、配線母基板２１の切断位置は溝の中央で切断することになる。この場合、切断線の両側に電極３が配列されることになり、切断されて形成される配線ブロック４は一枚の四角形体からなり、両側が薄い第２部４ｆとなる。半導体装置１の両側に沿ってそれぞれ封止体８が配置される構造となることから、封止体８を形成するための樹脂層２７の形成はトランスファモールディングによって形成することができ、生産性の向上を図ることができる。

本実施例１によれば以下の効果を有する。
（１）半導体装置１の製造において、半導体ウエハ２０の第１の面２０ａ、配線母基板２１の第２部４ｆ及びワイヤ７を覆うように形成する樹脂層２７を、シート２８，２９を用いたトランスファモールディングによって形成するため、封止体８とされる樹脂層２７の表面８ａは配線母基板２１の第２の面２１ｂよりも１００μｍ以下程度引っ込んだ面となる。従って、実装基板１０に半導体装置１を実装する場合、実装基板１０と半導体装置１との間に異物が混入しても、異物は封止体８の引っ込んだ部分に入り込み、半導体装置１を浮き上がらせることもなくなり、または浮き上がり量が少なくなることから、半導体装置１の電極（外部電極端子）となる導体層６ｅと実装基板１０のランド１１の接着剤１２による接合は確実になされ、実装歩留りの向上、実装の信頼性が高くなる。上記引っ込みの量を１０〜１００μｍとすれば、より効果的である。この結果、この半導体装置１を組み込んだ電子装置の信頼性が高くなる。

（２）配線ブロック４を使用することによって、半導体チップ２の電極配列を複数列の外部電極端子配列に再配置配線が可能になり、半導体装置１の小型化が達成できる。
（３）導体層６ｅで形成される外部電極端子がＬＧＡ型となることから、半導体装置１の薄型化が可能になる。この結果、この半導体装置１の実装高さが低くなり、この半導体装置１を組み込んだ電子装置の薄型化が可能になる。
（４）半導体装置１の平面的な大きさは、半導体チップ２の大きさそのものであることから、ＣＳＰ構造となり、半導体装置１の小型化が達成できる。
（５）上記（２）乃至（４）により、半導体装置の薄型・小型化によって、半導体装置の軽量化が達成できる。

（６）引っ込んだ封止体８はシート２８，２９を用いたトランスファモールディングによって形成することから、引っ込み量を常に一定としたモールドを再現性良く行うことができ、製品品質の向上及び歩留り向上を図ることができる。この結果、半導体装置１の製造コスト低減が図れる。

（７）半導体装置１は、配線母基板２１と半導体ウエハ２０の張り合わせに始まり、ワイヤボンディング、樹脂層形成、分離によって製造できることから、大量生産及び製造工程の簡素化から半導体装置の製造コストの低減が達成できる。

（８）上記（１）乃至（７）により、実装の信頼性が高い薄型・小型・軽量の半導体装置を安価に製造することができる。また、この半導体装置を組み込む電子装置も薄型・小型・軽量化が可能になるとともに、安価な半導体装置の組み込みによって電子装置のコスト低減も可能になる。

図２０乃至図２３は本発明の実施例２である半導体装置に係わる図である。図２０は半導体装置の製造方法を示すフローチャート、図２１は半導体装置の製造方法を示す工程断面図、図２２は図２１（ｅ）の一部の拡大断面図、図２３は本実施例２の半導体装置の実装状態を示す断面図である。

本実施例２は、実施例１の半導体装置１の製造方法において、樹脂層２７の形成の後に導体層６ｅの表面に導電性の被膜５５を形成して、樹脂層２７を切断して形成する封止体８の表面８ａと、外部電極端子の表面となる被膜５５の表面までの段差を実施例１の半導体装置１に比較して被膜５５の厚さ分大きくするものである。

実施例１の半導体装置１の製造工程は、図６のフローチャートに示さるようにＳ０１乃至Ｓ０６となっているが、本実施例２の半導体装置の製造方法では、樹脂層２７の形成（Ｓ０４）のつぎにメッキ膜形成（Ｓ１１）を行い、再び実施例１の分離（テープ支持状態：Ｓ０５）を行うものである。従って、半導体装置１の製造工程断面図である図２１（ｄ）の樹脂層２７の製造の後、図２１（ｅ）に示すように導体層６ｅの表面に被膜５５を形成する。図２１（ｅ）以降では、被膜５５を黒く塗り潰して示してある。図２２に導体層６ｅの表面に設けた被膜５５を拡大して示してある。その後、図２１（ｆ）に示すようにダイシングブレード４７によって溝４６の形成が行われる。図２１（ｆ）乃至図２１（ｈ）は図７（ｅ）乃至図７（ｇ）に対応するものである。

本実施例２の半導体装置１は、図２３に示すように、実装基板１０に実装する場合、被膜５５の厚さ分実装基板１０の表面から封止体８の表面８ａに至る間隔が実施例１の半導体装置１に比較して広くなることから、異物混入に起因する実装不良はさらに起き難くなり、実装品質及び実装歩留りの向上を図ることができる。

また、導体層６ｅの表面に被膜５５を形成する方法としては、配線母基板２１の形成時、導体層６ｅの表面にメッキ、印刷等によって導電性の被膜５５を形成する方法も採用できる。

図２４乃至図３２は本発明の実施例３である半導体装置に係わる図である。図２４乃至図２７は半導体装置の構造を示す図、図２８は半導体装置の実装状態を示す断面図、図２９乃至図３２は半導体装置の製造方法に係わる図である。

本実施例３の半導体装置１は、図２４乃至図２７に示すように、実施例１の半導体装置１において、導体層６ｅの表面にボール電極（突起電極）６０を形成してボール・グリッド・アレイ型の端子（外部電極端子）を有する半導体装置１としたものである。

実施例１の半導体装置１の製造工程は、図６のフローチャートに示さるようにＳ０１乃至Ｓ０６となっているが、本実施例３の半導体装置の製造方法では、樹脂層２７の形成（Ｓ０４）のつぎに突起電極形成（Ｓ２２）を行い、再び実施例１の分離（テープ支持状態：Ｓ０５）を行うものである。従って、半導体装置１の製造工程断面図である図３０（ｄ）の樹脂層２７の製造の後、図３０（ｅ）に示すように導体層６ｅの表面にボール電極６０を形成する。

図３１は図３０（ｃ）のワイヤボンディングを終了した配線母基板２１等の一部の拡大平面図である。そして、図３２は図３０（ｅ）の導体層６ｅ上にボール電極６０を形成した配線母基板２１等の一部の拡大平面図である。ボール電極６０は、例えば、直径２５０〜４３０μｍの半田ボールを取り付けて形成する。

ボール電極６０の形成後、図３０（ｆ）に示すようにダイシングブレード４７によって溝４６の形成が行われる。図３０（ｆ）は図７（ｅ）に対応し、図３０（ｇ）は図７（ｇ）に対応するものである。図３０において、図７（ｆ）に対応する工程断面図は省略してある。

本実施例３の半導体装置１はボール・グリッド・アレイ型の端子となるため、実施例１のランド・グリッド・アレイ型の端子を有する半導体装置１に比較して、図２８に示すように、実装基板１０に実装した状態において実装基板１０と封止体８の表面８ａとの間隔は広くなる。しかし、この場合においても、異物混入により、半導体装置１が浮き上がり、実装が不十分となる場合があるが、本実施例３の半導体装置１は封止体８の表面８ａが配線ブロック４の第１部４ｅの第２の面４ｂよりも引っ込んだ構造となっていることから、異物はこの引っ込んだ部分に位置した場合、半導体装置１の浮き上がりは発生しなくなり、良好な実装が可能になる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明の実施例１である半導体装置の外観を示す斜視図である。 図１のＡ−Ａ線に沿う断面図である。 実施例１の半導体装置の底面図である。 チップ表面を覆う封止体を取り除いた前記半導体装置の底面図である。 本実施例１の半導体装置の実装状態を示す断面図である。 本実施例１の半導体装置の製造方法を示すフローチャートである。 本実施例１の半導体装置の製造方法を示す工程断面図である。 本実施例１の半導体装置の製造に用いる配線基板（配線母基板）の第１の面を示す平面図である。 図８のＡ−Ａ線に沿う一部の拡大断面図である。 本実施例１の半導体装置の製造において、配線母基板に半導体ウエハを張り合わせた状態を示す平面図である。 本実施例１の半導体装置の製造において、半導体ウエハ上に配線母基板を張り合わせ、ワイヤボンディングを行った状態を示す配線母基板等一部の拡大断面図である。 前記ワイヤボンディングを行った半導体ウエハ及び配線母基板の一部を示す拡大平面図である。 本実施例１の半導体装置の製造において、トランスファモールディングによって樹脂層を形成するモールド金型等を示す模式的断面図である。 前記トランスファモールディングにおいて樹脂注入を行うカル、ランナー及びゲート部分等を示す模式図である。 前記モールド金型の他の構造を示す模式的断面図である。 前記樹脂層を形成した配線母基板等の一部の拡大断面図である。 本実施例１の変形例である両辺にパッドを有する半導体チップを組み込んだ半導体装置の断面図である。 前記変形例の半導体装置の底面図である。 前記変形例の半導体装置の実装状態を示す断面図である。 本発明の実施例２である半導体装置の製造方法を示すフローチャートである。 本実施例２の半導体装置の製造方法を示す工程断面図である。 図２１（ｅ）の一部の拡大断面図である。 本実施例２の半導体装置の実装状態を示す断面図である。 本発明の実施例３である半導体装置の外観を示す斜視図である。 図２４のＡ−Ａ線に沿う断面図である。 実施例３の半導体装置の底面図である。 チップ表面を覆う封止体を取り除いた本実施例３の半導体装置の底面図である。 本実施例３の半導体装置の実装状態を示す断面図である。 本実施例３の半導体装置の製造方法を示すフローチャートである。 本実施例３の半導体装置の製造方法を示す工程断面図である。 図３０（ｃ）の状態であるワイヤボンディングが終了した半導体ウエハ及び配線母基板の一部を示す拡大平面図である 図３０（ｅ）の状態であるボール電極を形成した配線母基板の一部を示す拡大平面図である

符号の説明

１…半導体装置、２…半導体チップ、２ａ…第１の面、２ｂ…第２の面、３…電極、４…配線ブロック、４ａ…第１の面、４ｂ…第２の面、４ｅ…第１部、４ｆ…第２部、５…接着剤、６ｅ…導体層、６ｆ…導体層、６ｊ…導体、７…ワイヤ、８…封止体、８ａ…表面、１０…実装基板、１１…ランド、１２…接着剤、２０…半導体ウエハ、２０ａ…第１の面、２０ｂ…第２の面、２０ｃ…オリエンテーションフラット、２１…配線母基板（配線基板）、２１ａ…第１の面、２１ｂ…第２の面、２１ｊ…ガイド孔、２２…回路素子、２５…配線ブロック部、２６…溝、２７…樹脂層、２８，２９…シート、３０…下型、３１…上型、３２…ゲート、３３…エアーベント、３４…キャビティ、３５…樹脂、３９…カル、４０…ランナー、４１…溝、４５…テープ、４６…溝、４７…ダイシングブレード、４８…突き上げ針、４９…ピックアップ工具、５５…被膜、６０…ボール電極。

Claims (25)

1. 電極を有する第１の面及び前記第１の面の反対側になる第２の面並びにこれらの面を繋ぐ複数の側面を有する半導体チップと、
   絶縁平板からなる第１部及びこの第１部から延在しかつ前記第１部よりも薄い第２部を有し、前記第１部及び前記第２部の第１の面は同一平面上に位置するとともに、前記第１の面は絶縁性の接着剤を介して前記電極の配置位置から外れた前記半導体チップの前記第１の面に接着され、前記第１の面の反対面となる前記第１部及び前記第２部の第２の面にはそれぞれ複数の導体層を有し、前記第１部の所定の前記導体層と前記第２部の所定の前記導体層は内部に設けられた導体を介して電気的に接続された構造からなる配線ブロックと、
   前記配線ブロックの前記第２部の所定の前記導体層と、前記半導体チップの所定の前記電極とを接続する導電性のワイヤと、
   前記半導体チップの第１の面、前記配線ブロックの前記第２部及び前記ワイヤを覆う絶縁性の封止体とを有し、
   前記封止体の表面は前記配線ブロックの前記第１部の第２の面よりも所定高さ低くなっていることを特徴とする半導体装置。
2. 前記半導体チップは四角形体からなり、前記封止体は前記半導体チップの一辺に沿って延在し、その延在する封止体の両端は前記半導体チップの前記一辺に連なる他の一対の辺にそれぞれ一致して露出していることを特徴とする請求項１に記載の半導体装置。
3. 前記半導体チップは四角形体からなり、前記半導体チップの両側にそれぞれ配線ブロックが一つ接着され、前記各配線ブロックの前記第１部の側面が前記半導体チップの側面に一致し、前記第２部が前記封止体に覆われ、前記電極は前記一対の配線ブロックの間に位置していることを特徴とする請求項１に記載の半導体装置。
4. 半導体チップは四角形体からなり、この半導体チップに１枚の前記配線ブロックが接着され、前記配線ブロックの両側が前記第２部となり、前記第２部の先端は前記半導体チップの端にまで至らずに途中の位置にまで延在し、前記配線ブロックの先端から外れた前記半導体チップの第１の面部分に前記電極が位置し、前記封止体は前記半導体チップの両側に沿ってそれぞれ設けられ、延在する前記封止体の両端は前記半導体チップの縁に一致していることを特徴とする請求項１に記載の半導体装置。
5. 前記配線ブロック及び前記封止体の側面は前記半導体チップの側面に一致した構造になっていることを特徴とする請求項１に記載の半導体装置。
6. 前記第１部の導体層は平板状に形成されてランド・グリッド・アレイ型の端子になっていることを特徴とする請求項１に記載の半導体装置。
7. 前記第１部の導体層は平板状に形成されるとともに、前記第１部の導体層の表面に導電性の被膜が形成されてランド・グリッド・アレイ型の端子になっていることを特徴とする請求項１に記載の半導体装置。
8. 前記導体層は銅層及び前記銅層上に形成されるニッケルメッキ膜並びに前記ニッケルメッキ膜上に形成される金層とからなり、前記メッキ膜は半田層で形成されていることを特徴とする請求項７に記載の半導体装置。
9. 前記第１部の前記導体層の表面に突起電極が形成されてボール・グリッド・アレイ型の端子になっていることを特徴とする請求項１に記載の半導体装置。
10. 前記封止体の表面は前記第１部の表面から１００μｍ以下引っ込んでいることを特徴とする請求項１に記載の半導体装置。
11. 前記配線ブロックはガラスエポキシ樹脂で形成されていることを特徴とする請求項１に記載の半導体装置。
12. （ａ）回路素子を縦横に整列配置形成しかつ第１の面に前記回路素子の電極を有する半導体ウエハを準備する工程、
    （ｂ）前記各回路素子に対応して縦横に整列配置形成した配線ブロック部を有する配線母基板を準備する工程であり、
    前記配線母基板は、第１の面及びこの第１の面の反対面となる第２の面を有し、前記第１の面は平坦面となり、
    前記配線ブロック部は、絶縁平板からなる第１部と、前記第１部から延在しかつ前記第１部よりも薄い第２部を有し、前記第１部及び前記第２部の第１の面は同一平面上に位置し、前記第１の面の反対面となる前記第１部及び前記第２部の第２の面にはそれぞれ複数の導体層を有し、前記第１部の所定の前記導体層と前記第２部の所定の前記導体層は内部に設けられた導体を介して電気的に接続された構造からなり、
    （ｃ）前記半導体ウエハの第１の面に前記配線母基板の第１の面を絶縁性の接着剤によって接続する工程、
    （ｄ）前記半導体ウエハの第１の面の前記電極と前記配線母基板の前記第２部の導体層を導電性のワイヤで接続する工程であり、
    前記ワイヤのループを前記第１部の第２の面よりも低く形成し、
    （ｅ）前記半導体ウエハの第１の面、前記第２部及び前記ワイヤを絶縁性の樹脂で覆って樹脂層を形成する工程であり、
    前記樹脂層の表面を前記第１部の第２の面よりも所定高さ低く形成し、
    （ｆ）前記回路素子毎を分断するように前記配線母基板及び前記半導体ウエハを縦横に切断して複数の半導体装置を形成する工程を有することを特徴とする半導体装置の製造方法。
13. 前記工程（ｂ）の配線母基板を準備する工程では、
    前記配線ブロック部の並び一方向に沿って前記配線母基板を貫通する溝を前記各配線ブロック部の中央部分に１本形成し、この溝に向かって両側から前記第２部の先端が延在するように前記配線ブロックパターンを形成し、
    前記配線母基板と前記半導体ウエハを接着する状態では前記溝内に前記半導体ウエハの電極が位置するようにしたことを特徴とする請求項１２に記載の半導体装置の製造方法。
14. 前記工程（ｂ）の配線母基板を準備する工程では、
    前記配線ブロック部の並び一方向に沿って前記配線母基板を貫通する溝を隣接する前記配線ブロック部間に１本形成し、この溝に向かって両側から前記第２部の先端が延在するように前記配線ブロックパターンを形成し、
    前記配線母基板と前記半導体ウエハを接着した状態では前記溝内に前記半導体ウエハの電極が二列以上位置するようにしたことを特徴とする請求項１２に記載の半導体装置の製造方法。
15. 前記工程（ｅ）の樹脂層を形成する工程では、
    張り合わせた前記半導体ウエハ及び前記配線母基板において前記配線母基板の第２の面を変形可能なシートで覆い、これをモールド金型の下型と上型との間に型締めして前記シートを前記溝内に所定深さ食い込ませた状態でトランスファモールディングによって前記溝の一端側から樹脂を注入して前記樹脂層を形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
16. 前記工程（ｂ）の配線母基板を準備する工程では、
    前記トランスファモールディングにおける樹脂を注入するゲート部分として、前記配線母基板の前記各溝の一方の端の延長部分に窪みを設け、この窪みを前記トランスファモールディング時の樹脂を前記溝内に注入するゲートとして使用することを特徴とする請求項１５に記載の半導体装置の製造方法。
17. 前記工程（ｂ）の配線母基板を準備する工程では、
    前記第１部の導体層を平板状に形成しておき、ランド・グリッド・アレイ端子となる半導体装置を製造することを特徴とする請求項１２に記載の半導体装置の製造方法。
18. 前記工程（ｂ）の配線母基板を準備する工程では、
    前記第１部の導体層を平板状に形成しておくとともに、前記導体層上に導電性の被膜を形成してランド・グリッド・アレイ型の端子となる半導体装置を製造することを特徴とする請求項１２に記載の半導体装置の製造方法。
19. 前記工程（ｂ）の配線母基板を準備する工程では、前記第１部の導体層を平板状に形成しておき、
    前記工程（ｅ）の樹脂層を形成する工程の後、前記導体層の表面に導電性の被膜を形成してランド・グリッド・アレイ型の端子となる半導体装置を製造することを特徴とする請求項１２に記載の半導体装置の製造方法。
20. 前記配線母基板は絶縁性のガラスエポキシ樹脂板で形成し、前記導体層は銅層と、この銅層上に形成するニッケルメッキ膜、前記ニッケルメッキ膜上に形成する金層とによって形成し、かつ前記導体層上の前記被膜はメッキまたは印刷によって形成することを特徴とする請求項１８または請求項１９に記載の半導体装置の製造方法。
21. 前記工程（ｅ）の樹脂層を形成する工程の後、前記導体層の表面に突起電極を形成してボール・グリッド・アレイ型の端子となる半導体装置を製造することを特徴とする請求項１２に記載の半導体装置の製造方法。
22. 電極を有する第１の面及び前記第１の面の反対側になる第２の面並びにこれらの面を繋ぐ複数の側面を有する半導体チップと、
    絶縁体からなる第１部及びこの第１部から延在しかつ前記第１部よりも薄い第２部を有し、前記第１部及び前記第２部の第１の面は同一平面上に位置するとともに、前記第１の面は絶縁性の接着剤を介して前記電極の配置位置から外れた前記半導体チップの前記第１の面に接着され、前記第１の面の反対面となる前記第１部及び前記第２部の第２の面にはそれぞれ複数の導体層を有し、前記第１部の所定の前記導体層と前記第２部の所定の前記導体層は内部に設けられた導体を介して電気的に接続された構造からなる配線ブロックと、
    前記配線ブロックの前記第２部の所定の前記導体層と、前記半導体チップの所定の前記電極とを接続する導電性のワイヤと、
    前記半導体チップの第１の面、前記配線ブロックの前記第２部及び前記ワイヤを覆う絶縁性の封止体とを有する半導体装置と、
    前記半導体装置の前記配線ブロックの前記第１部の前記導体層に対応して上面にランドを有する実装基板とを有し、
    前記半導体装置は前記第１部の前記導体層が導電性の接着剤を介して前記ランドに接続されてなる電子装置であって、
    前記封止体の表面は前記配線ブロックの第１部の第２の面よりも所定高さ低くなっていることを特徴とする電子装置。
23. 前記第１部の前記導体層は平板状に形成されてランド・グリッド・アレイ型の端子になっていることを特徴とする請求項２２に記載の電子装置。
24. 前記第１部の導体層は平板状に形成されるとともに、前記第１部の導体層の表面に導電性の被膜が形成されてランド・グリッド・アレイ型の端子となっていることを特徴とする請求項２２に記載の電子装置。
25. 前記第１部の前記導体層の表面に突起電極が形成されてボール・グリッド・アレイ型の端子になっていることを特徴とする請求項２２に記載の電子装置。
    

Images