JP2012520573A - インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ - Google Patents

インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ Download PDF

Info

Publication number
JP2012520573A
JP2012520573A JP2011554234A JP2011554234A JP2012520573A JP 2012520573 A JP2012520573 A JP 2012520573A JP 2011554234 A JP2011554234 A JP 2011554234A JP 2011554234 A JP2011554234 A JP 2011554234A JP 2012520573 A JP2012520573 A JP 2012520573A
Authority
JP
Japan
Prior art keywords
conductive
component
microelectronic
microelectronic assembly
microelectronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011554234A
Other languages
English (en)
Other versions
JP5651608B2 (ja
Inventor
ハーバ，ベルガセム
マルクッチ，ブライアン
Original Assignee
テッセラ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テッセラ，インコーポレイテッド filed Critical テッセラ，インコーポレイテッド
Publication of JP2012520573A publication Critical patent/JP2012520573A/ja
Application granted granted Critical
Publication of JP5651608B2 publication Critical patent/JP5651608B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4556—Disposition, e.g. coating on a part of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

マイクロ電子アセンブリは、その表面（３２８）にて露出されたデバイス接点（３１２）を有するマイクロ電子デバイス（３１０）と、部品接点（３４０）とマイクロ電子デバイスに隣接した面とを有する相互接続部品とを備えることができる。導電性部品（３６５）、例えば、ワイヤ・ボンドは、デバイス接点を部品接点に接続し、マイクロ電子デバイスの表面上の配線にて延長する部分を有する。導電層（３６０）は、導電性部品の複数の配線の上又は下に少なくとも実質的に均一な距離で配置された導電面（３７５）を有する。場合によっては、導電性材料（３６０）は、第１及び第２の横方向に第１及び第２の寸法（３２６、３３６）を有することができる。これらの寸法は、マイクロ電子デバイスの第１及び第２の対応する寸法（３２４、３３４）よりも小さい。導電性材料（３６０）は、導電性部品に対して所望のインピーダンスが得られるように、基準電位源に対して接続可能である。
【選択図】図３Ａ

Description

（関連出願の相互参照）
本願は、２００９年９月２２日に出願された韓国特許出願第１０−２００９−００８９４７０号の優先権を主張すると共に、２００９年３月１３日に出願された米国仮特許出願第６１／２１０，０６３号の利点を請求する。これらの特許の開示内容は、参照することによって本願に組み込まれるものとする。
マイクロ電子チップは、対面している概して平坦な前面及び背面を有する平坦な本体であり、これらの面の間に端部が延長している。チップは、一般に、チップ内の回路に電気的に接続された、パッド又はボンド・パッドと呼ばれることもある接点を前面上に有している。チップは、通常、適当な材料で囲まれて、チップの接点に電気的接続された端子を有するマイクロ電子パッケージを形成するようにパッケージ化される。次に、このパッケージは試験装置に接続されて、このパッケージ化デバイスが、望ましい性能基準に適合しているかどうかが判断される。試験の後で、パッケージは、例えばはんだ付けなどの適当な接続方法によって、プリント回路基板（ＰＣＢ）上のマッチング・ランド（matching land）にパッケージ端子を接続することによって、より大きな回路（例えば、コンピュータ又は携帯電話などの電子製品内の回路）に接続される。
マイクロ電子パッケージは、ウェハ・レベルで製造されうる。すなわち、パッケージを形成する包囲体、終端、及び他の機構は、チップ又はダイがまだウェハの形態にある間に製造される。ダイが形成された後、ウェハは、ウェハ上にパッケージ構造体を形成するために、複数の追加の処理工程に晒される。ウェハは、次にダイス・カットされて、個々にパッケージ化されたダイに切り離される。各ダイ・パッケージの底面積をダイ自身の大きさに対して同一又はほぼ同一にすることができ、結果としてパッケージ化ダイが実装されるプリント回路基板上の面積を極めて効率的に利用できるため、ウェハ・レベルの処理は効率的な製造方法とされうる。
マイクロ電子チップと１つ以上の他の電子部品との間に導電性接続部を形成するための一般的な技術は、ワイヤ・ボンディングである。従来、ワイヤ・ボンディング・ツールは、ワイヤの端部を熱及び／又は超音波のエネルギーを用いてマイクロ電子チップ上のパッドに装着し、次に、このワイヤを他の電子部品の接点に引き回し、熱及び／又は超音波のエネルギーを用いて、そこに第２のボンドを形成する。
発明者らは、ワイヤ・ボンド技術に関する１つの問題は、ワイヤに沿った電磁伝送がワイヤを取り巻く空間に広がり、導体の近くに電流を発生して、これにより、不要な放射を発生し、またラインを低性能化させる可能性があることであると認めた。ワイヤ・ボンドは、一般に、自己インダクタンスの影響を受け、また外部ノイズの影響を受ける（例えば、近くの電子部品から）。最後には、このことは、電気インピーダンスの問題を引き起こす。マイクロ電子チップ上の接点と他の電子部品との間のピッチがより小さくなるため、チップがより高い周波数で動作するため、また複数の未処理のパッドを使用することがより一般的になるため、これらの問題はより深刻な問題になる可能性がある。
マイクロ電子アセンブリを製造するための種々の仕組みや技術が、本願で説明される。１つの実施形態によるマイクロ電子アセンブリは、例えば、マイクロ電子サブアセンブリなどの１つ以上の相互接続部品にワイヤ・ボンドされたマイクロ電子デバイスを具備する。このマイクロ電子サブアセンブリには、例えば、基板、チップ支持体、テープなどが含まれる。マイクロ電子デバイスと１つ以上の他の相互接続部品との間のワイヤ・ボンドは、１つの実施形態では、絶縁ワイヤを用いて形成される。この絶縁ワイヤは、絶縁材料でワイヤをコーティングすることによって提供されるような、絶縁被覆を有するワイヤとすることができる。ワイヤ・ボンドがマイクロ電子デバイスの接点と対応する相互接続部品の接点とに導電接続された後で、十分な量の絶縁材料をワイヤ・ボンドの端部に加えて、接点の露出部分及びワイヤ・ボンドの端部の露出された導電性部分を絶縁する。
ワイヤ・ボンドの絶縁コーティングは、ワイヤ・ボンドが最初にチップ上に形成されるときは比較的薄くすることができる。例えば、ボンディング・ワイヤ上で利用可能な絶縁被覆の厚さは、僅か約１ミクロンから数ミクロンである。ボンディング・ワイヤの露出された先端がデバイス又は相互接続部品の接点に装着されて、ワイヤ・ボンドの一端を形成する前に、ワイヤ・ボンディング・ツールがこの先端に熱又は炎を加えると、被覆が容易に消滅されるように、被覆の厚さを設定することができる。ワイヤ・ボンドをデバイス及び相互接続部品の両方の接点に装着した後で、絶縁コーティングを所望の厚さに成長させる工程を、ワイヤ・ボンドに加えることができる。例えば、ある種の絶縁材料は液状組成物（liquid composition）内の分子に親和性があるため、そのような液状組成物にさらされると、分子が選択的に絶縁材料に集まって、絶縁コーティングの厚さを増加させる。１つの実施形態では、絶縁コーティングの厚さは、絶縁されたワイヤ・ボンドとそれの基準導体として使用される導電性材料との間の所望の分離距離を実現するために、少なくとも約３０マイクロメートル（ミクロン）とすることができる。この分離距離は、ワイヤ・ボンドの断面寸法、例えば、直径と共に、ワイヤ・ボンド構造体のインピーダンスを部分的に決定する要因である。絶縁コーティングの厚さは、実現されるインピーダンスに応じて、例えば、５０ミクロン、７５ミクロン、１００ミクロン、又は他の値とすることができる。
次に、導電性カプセル材料が、絶縁コーティングされたワイヤ・ボンドを取り囲む容積を充填するために、ワイヤ・ボンドの全体にわたって加えられる。この導電性カプセル材料は、グラウンド、電源、又はマイクロ電子デバイスの動作について関心のある周波数に対して少なくとも安定している他の電圧などの基準電圧に接続するために、マイクロ電子デバイスの露出したパッド、対応する相互接続部品、又はそれらの両方に電気的に接触する。この導電性カプセル材料は、マイクロ電子アセンブリに対して多数の利点を提供する。例えば、それはワイヤに対してシールドや機械的保護を提供する。幾つかの実施形態では、別の層（導電性及び非導電性の両方）を導電性カプセル材料の上に加えることができる。
別の実施形態では、非絶縁ワイヤが使用されて、マイクロ電子デバイスと１つ以上の相互接続部品との間にワイヤ・ボンドを形成する。両方の端部にワイヤ・ボンドを装着した後で、誘電体を非絶縁性ワイヤ・ボンドに与えて、端部と端部間のワイヤの長さを覆うことができる。この誘電体は、非絶縁ワイヤに対して絶縁、シールディング、及び機械的な保護を提供する。誘電体が与えられると、導電層が誘電体の上に加えられる。導電層の特性、例えば、大きさや表面の形状は、伝送線路の特性インピーダンスに基づいて選択されうる。この伝送線路は、例えば、下にある回路の要求事項に基づいて実現される。さらに、この導電層は、マイクロ電子デバイス及び／又は１つ以上の相互接続部品上の露出されたパッドに接続されて、グラウンド、電源、又はマイクロ電子デバイスの動作について関心のある周波数に対して少なくとも安定している他の電圧などの基準電圧源への接続が行われる。
マイクロ電子アセンブリに関する１つの実施形態では、非絶縁ワイヤが導電層に直接接触して、例えば、グラウンド又は電源などの導電層の安定した基準電圧とマイクロ電子デバイスの対応するグラウンド又は電源の接点との間に導電性接続をさらに提供する。
１つの実施形態では、導電層は少なくとも実質的に均一な距離で配置され、導電性の部品又はワイヤ・ボンドの少なくとも１つの上又は下の配線である導電面を有する。
１つの実施形態によれば、表面とこの表面において露出したデバイス接点とを有するマイクロ電子デバイスを備えたマイクロ電子アセンブリが提供される。この表面は、第１の方向に第１の寸法と、この第１の方向を横切る第２の方向に第２の寸法を有する。このマイクロ電子アセンブリは、マイクロ電子デバイスに隣接した面及び複数の部品接点を有する相互接続部品も含む。複数の導電性部品はデバイス接点を部品接点に接続することができ、そのような導電性部品は、マイクロ電子デバイスの表面上の配線状で延長するかなりの部分を有する。導電面を有する導電性材料は、複数の配線の上又は下の少なくとも１つにおいて、少なくとも実質的に均一な距離で配置されることができる。第１の方向に第１の寸法及び第２の方向に第２の寸法を含む導電性材料の大きさは、マイクロ電子デバイスの第１及び第２の寸法よりも小さい。そのような導電性材料は、所望のインピーダンスが導電性部品に対して得られるように、基準電位源に対して接続されることができる。
１つの実施形態によれば、表面とこの表面で露出されたデバイス接点を有するマイクロ電子デバイスを備えたマイクロ電子アセンブリが提供される。このアセンブリは、マイクロ電子デバイスに隣接した面と複数の部品接点とを有する相互接続部品をさらに有することができる。複数の導電性部品は、デバイス接点を部品接点に接続することができ、マイクロ電子デバイスの表面上に延長する配線を有する。導電面を有する導電性材料は、導電性部品の上又は下の少なくとも１つの方向で、導電性部品の長さの少なくともかなりの部分から、少なくとも実質的に均一な距離で配置されることができる。この導電性材料は、所望のインピーダンスが導電性部品に対して得られるように、基準電位源に対して接続されることができる。導電面は、導電性部品が並ぶ面に少なくとも実質的に平行な平面をさらに画定する。
１つの実施形態によれば、導電面は、導電性部品の複数の配線の上に重なることができる。特定の実施形態では、導電面は少なくとも概して平坦にすることができる。１つの実施形態では、マイクロ電子デバイスの表面に対してある角度で、導電面を傾斜させることができる。
複数の配線がボンド・ワイヤの少なくとも一部を含むように、導電性部品を配列することができる。特定の実施形態では、導電性部品はボンド・ワイヤとすることができる。
１つの実施形態では、バンド・ワイヤは複数の接続された階段として延長することができ、また導電面はボンド・ワイヤの複数の階段に対して少なくとも実質的に平行に一段づつ延長することができる。
相互接続部品は、誘電体部品を含むことができる。１つの実施形態では、この相互接続部品は、基準電位源に接続可能な基準接点を備えることができ、また導電性材料はこの基準接点に導電接続されて、導電性接続体を形成することができる。
特定の実施形態では、誘電体部品は、マイクロ電子部品の表面から離れる方向に確認されるように、厚さが２００ミクロン未満のポリマー部品を含むことができる。１つの実施形態では、このポリマー部品は、シート状部品とすることができ、また柔軟性があってもなくてもよい。１つの実施形態では、導電性部品はチップ接点に金属結合されることができる。
１つの実施形態では、導電面は、絶縁材料によってボンド・ワイヤの複数の配線から分離されることができる。この絶縁材料は、ボンド・ワイヤの複数の配線が貫通する容積を少なくとも実質的に充填することができる。
導電性材料は、相互接続部品の表面で露出された基準接点に結合されることができ、また１つの実施形態では、相互接続部品の表面と同等にする（conform：共形にする）ことができる。この相互接続部品は、基準接点を基準電位源に電気的に接続する導体を有することができる。
マイクロ電子アセンブリの基準導電性部品は、マイクロ電子デバイスの表面に沿った方向に延長する配線を有することができる。１つの実施形態では、この導電性材料は、基準導電性部品の配線に結合されることができる。
１つの実施形態では、導電性材料は、少なくとも概して平坦な導電面を有し、またそのような表面は、誘電体、例えば、絶縁材料によって導電性部品から少なくとも実質的に均一な距離だけ離間されている。この導電性材料は、少なくとも概して平坦な導電面の下に配置された接続部分を有することができる。１つの実施形態では、この接続部分は、基準導電性部品に対して機械的及び電気的に接続することができる。
特定の実施形態では、基準導電性部品の配線は、導電性部品の複数の配線と同じ平面内に少なくとも実質的に存在する。
１つの実施形態では、絶縁材料は、外面とその外面に沿って複数の内側に延びる溝とを有することができ、また導電性材料はこの溝の中に配置されることができる。そのような溝は、デバイス接点に接続されたボンド・ワイヤの立ち上がり部分に隣接して配置された溝を含むことができる。
特定の実施形態では、ボンド・ワイヤはマイクロ電子デバイスの主面に沿って第１の方向に延長する部分を含むことができる。そのような場合の溝は、横方向に延びるボンド・ワイヤの部分間の第１の方向に延長する溝を含むことができる。
１つの実施形態では、導電性材料の端部は、相互接続部品の端部に隣接して配置されることができる。
特定の実施形態では、デバイス接点はマイクロ電子デバイスの前面で露出され、またマイクロ電子デバイスは前面から離れた裏面と、前面と裏面との間に延びている端部とを有する。この裏面は相互接続部品に装着され、導電性部品はマイクロ電子デバイスの端部を越えて延びることができる。
本発明の１つの実施形態によれば、前面と、そこから離れた裏面と、前面に沿って延びる１つ以上の表面導電性部品とを有するマイクロ電子デバイスを備えるマイクロ電子アセンブリが提供される。このマイクロ電子デバイスは、前面で露出されたデバイス接点を有している。このアセンブリの相互接続部品は、マイクロ電子デバイスの裏面の下に誘電体部品を含むことができ、そのような相互接続部品は、複数の部品接点を上に有している。複数の立ち上がった導電性部品は、デバイス接点を部品接点に接続することができる。この立ち上がった導電性部品は、表面導電性部品から第１の高さ離間され、かつ１つ以上の表面導電性部品に対して少なくとも概して平行な配線で延長するかなりの部分を有する。そのような実施形態では、所望のインピーダンスが持ち上がった導電性部品に対して実現されるように、１つ以上の表面導電性部品が、基準電位源に対して接続可能でありうる。
そのような実施形態によれば、１つ以上の表面導電性部品は、マイクロ電子デバイスの前面に結合された金属層を備えることができる。接着剤は、１つ以上の表面導電性部品をマイクロ電子デバイスの前面に結合することができる。１つの実施形態では、この金属層は開口を備えることができ、表面導電性部品は金属層内の開口を通ってデバイス接点に接続される。
１つの実施形態によれば、表面とこの表面で露出されたデバイス接点とを有するマイクロ電子デバイスを備えるマイクロ電子アセンブリが提供される。このアセンブリの相互接続部品は、マイクロ電子デバイスに隣接した面と複数の部品接点とを有することができる。複数のボンド・ワイヤは、デバイス接点を部品接点に接続することができる。絶縁材料は個々のボンド・ワイヤを被覆することができ、そのような絶縁材料の厚さは一般に約３０ミクロンよりも厚く、そのような厚さは導電性部品のかなりの長さに沿って少なくとも実質的に均一である。このアセンブリは、絶縁材料の外面に合致し（conform）、かつ絶縁被覆されたボンド・ワイヤ間の容積を充填する導電性材料をさらに含むことができる。そのような導電性材料は、所望のインピーダンスが導電性部品に対して実現されるように、基準電位源に対して接続可能でありうる。
特定の実施形態では、少なくともデバイス接点を導電性材料から分離する絶縁性の塊（insulative mass）が提供される。このアセンブリは、少なくとも部品接点を導電性材料から分離する別の絶縁性の塊をさらに含むことができる。
本実施形態によるマイクロ電子アセンブリの断面図である。 図１Ａの断面図に対応する平面図である。 図１Ａに示された実施形態の変形例によるマイクロ電子アセンブリの断面図である。 １つの実施形態の変形例によるマイクロ電子アセンブリの断面図である。 図３Ａに示された実施形態において、図３Ａの断面図を横断する断面線に沿った断面図である。 図３Ａ〜図３Ｂに示された実施形態の平面図である。 １つの実施形態に基づいた、ボンド・ワイヤの様々な直径に対して、分離高さＨに対する特性インピーダンスＺ０を図式化した図である。 図１Ａ〜図１Ｂに例示された実施形態の変形例による、マイクロ電子アセンブリを例示する断面図である。 図４Ａに示された実施形態による、図４Ａの断面図を横切る断面線に沿った断面図である。 図４Ａ〜図４Ｂに例示された実施形態の変形例による、マイクロ電子アセンブリを例示する断面図である。 特定の実施形態によるマイクロ電子アセンブリを例示する、図４Ｃの断面図を横切る断面図である。 図４Ｃに例示された実施形態の変形例によるマイクロ電子アセンブリを例示する断面図である。 図４Ｅに例示された実施形態の変形例を例示する部分断面図である。 図４Ｃに例示された実施形態の変形例によるマイクロ電子アセンブリを例示する断面図である。 図３Ａ〜図３Ｃに例示された実施形態の変形例を例示する断面図である。 図３Ａ〜図３Ｃに例示された実施形態の変形例を例示する断面図である。 図３Ａ〜図３Ｃに例示された実施形態の変形例を例示する、図６に例示された断面図を横切る断面図である。 図３Ａ〜図３Ｃに例示された実施形態の変形例によるマイクロ電子アセンブリを例示する断面図である。 図３Ａ〜図３Ｃに例示された実施形態の変形例によるマイクロ電子アセンブリを例示する断面図である。 図３Ａ〜図３Ｃに例示された実施形態の変形例によるマイクロ電子アセンブリを例示する断面図である。 別の実施形態によるマイクロ電子アセンブリの断面図である。 １つの実施形態に基づいた、図１１Ａの断面図に対応する平面図である。 図１１Ａ〜図１１Ｂに例示された実施形態の変形例によるマイクロ電子アセンブリを例示する平面図である。
（詳細な説明）
図１Ａは、１つの実施形態に基づいて、マイクロ電子アセンブリ１００の実施例の断面図を示している。図１Ｂは上から見た対応する平面図であり、図１Ａは図１Ｂの断面線１Ａ−１Ａにおける図である。この実施例では、マイクロ電子アセンブリ１００はワイヤ・ボンド１６５を通して相互接続部品１３０に導電接続されるマイクロ電子デバイス１１０を備えている。このマイクロ電子アセンブリ１００は、絶縁（誘電体）コーティング１６８によって絶縁被覆されている導体１６６を有していることで、従来の構成とは異なっている。誘電体コーティング１６８を越えて、導電性カプセル材料１６０がワイヤ・ボンド１６５を被覆しかつ少なくとも実質的に取り囲む。このため、導電性カプセル材料１６０が、内部導体１６６から少なくとも比較的均一な距離（均一な距離とすることができる）に配置され、導電性カプセル材料が中央導体１６６及び導電性カプセル材料１６０を含む伝送線路の中で基準導体として動作することができる。
マイクロ電子デバイス１１０は、単一の「ベア」、すなわち、パッケージ化されないダイ、例えば、マイクロ電子回路を上に有する半導体チップとすることができる。別の実施形態では、マイクロ電子デバイス１１０は、パッケージ化された半導体ダイを含むことができる。最初は、複数の接点１１２が、マイクロ電子デバイスの表面１２８で露出される。例えば、複数の接点１１２が、半導体ダイの接点支持面で露出されて、そのような面において１つ以上の列内に露出されて配列される。
参照を容易にするために、本願では方向は、半導体チップ１１０の「頂部」、すなわち、接点支持面１２８を参照して述べられる。一般に、「上方へ」又は「〜から立ち上がる」と呼ばれる方向は、チップの頂面１２８に直交しそこから離れる方向を指す。「下向きに」と呼ばれる方向は、チップの頂面１２８に直交し上方向とは反対向きの方向を指す。「垂直な」方向は、チップの頂面に直交する方向を指す。基準点の「上に」という用語は、基準点の上方の点を指し、また基準点の「下に」という用語は、基準点の下方の点を指す。個々の部品の「頂部」は、上向きの方向で最も遠くに延びる部品の位置を指し、任意の部品の「底部」という用語は、下向きの方向で最も遠くに延びるその部品の位置を指す。
図１Ａに示されているように、相互接続部品１３０は、導電性の相互接続部品によってマイクロ電子デバイスに接続されることができる。例えば、相互接続部品は、複数の導体リード又はトレース１３５、マイクロ電子デバイスとの接続のための第１の位置に概して配置された、リード又はトレースと接続される複数の第１の接点１７５、１８０、及び、例えば、プリント回路基板への外部接続のため等、別の部品への接続のための第２の位置に概して配置された複数の第２の接点１７５’、１８０’を有するパッケージの部品とすることができる。別の方法では、この相互接続部品は、別のマイクロ電子デバイス又は、とりわけ、１つ以上のそのようなデバイスを有するユニットとすることができる。相互接続部品１３０は、はんだマスク又は他の誘電体膜１５０を含むことができる。これらは少なくとも部分的にトレース１３５を覆い、他方では、導電性接続部を形成するために接点を露出させる。
図１Ａに例示された実施例では、接点１７５、１７５’は、信号、すなわち、時間と共に変化しかつ一般に情報を伝達する電圧又は電流を伝えることができる。例えば、これらに限定されることはないが、時間と共に変化し、また状態、変化、測定値、クロック又はタイミング入力、又は制御又はフィードバック入力を表す電圧又は電流は、信号の例である。他方において、接点１８０、１８０’は、グラウンド又は電源電圧に接続されることができる。グラウンド又は電源電圧に接続することにより、一般に電圧に対して回路内の基準が提供される。この電圧は、回路の動作について所定の周波数にわたって、経時的に少なくともかなり安定している。マイクロ電子デバイスと相互接続部品との間に導電性接続部を形成する前に、接点１７５、１７５’、１８０、１８０’が、相互接続部品１３０の外側に向いた面１９０で露出される。この開示の中で使用されるように、導電性構造が誘電体構造の表面で「露出される」という記述は、導電性構造が、誘電体構造の外部から誘電体構造の表面に向かって誘電体構造の表面に垂直な方向に移動する仮想の点に接触するために使用できることを示している。このため、誘電体構造の表面で露出される端子又は他の導電性構造は、そのような表面から突き出る、そのような表面と同一の高さになる、又はそのような表面に対して凹所が作られて、誘電体中の穴又は凹部を貫通して露出される。
１つの特定の実施形態では、相互接続部品は、「基板」、例えば、複数のトレース及び接点を保持する誘電体部品を含むことができる。これに限定されることはないが、基板の１つの特定の実施例は、シート状の柔軟な誘電体部品とすることができる。この誘電体部品は一般にポリマー、例えば、とりわけポリイミドから作られ、パターン化された金属トレース及び接点を有する。接点は、誘電体部品の少なくとも１つの面で露出される。１つの実施形態では、誘電体部品の厚さは、マイクロ電子デバイスの表面１２８から離れて延びる方向に２００マイクロメートル以下である。
図１Ａ〜図１Ｂを参照すると、誘電体部品１２０を有する相互接続部品１３０は、ワイヤ・ボンド１６５を通してマイクロ電子デバイス１１０と導電性接続を行う。ワイヤ・ボンドは、絶縁ワイヤを用いて形成されることができる。絶縁ワイヤを使用するワイヤ・ボンドは、他の種類のワイヤ・ボンドに対して利点がある。例えば、絶縁ワイヤは、ワイヤが交差したときの短絡回路を防ぐことができ、また絶縁ワイヤでなければ得られない、ワイヤに対する機械的な保護又は強化を行うことができる。１つの実施形態に基づいて、マイクロ電子デバイスから相互接続部品に絶縁ワイヤを取り付ける工程が、図１Ａ〜図１Ｂを参照してここで説明される。
ワイヤ・ボンド１６５の絶縁コーティング１６８は、ワイヤ１６６の寸法（例えば、直径）に基づいて選択された厚さにすることができる。絶縁コーティングの厚さは、ワイヤの中央導体金属コアの外面から直交方向に離れるコーティングの寸法として決定される。特定の実施形態では、ワイヤの中央金属コアの寸法は、１ミル（０．００１インチ）（約０．０２５４ミリメートル）以下、約３０マイクロメートルに相当する測定値とすることができる（以後、マイクロメートルへの参照は、「マイクロメートル」、「ミクロン」又は「μｍ」と記載される）。１つの実施形態では、絶縁コーティングの厚さは、約３０ミクロンと約７５ミクロンの間、すなわち、１ミル（約０．０２５４ミリメートル）と３ミル（約０．０７６２ミリメートル）との間の厚さになるように選択される。ワイヤ１６６は、電気的及び機械的に相互接続部品１３０の接点１７５及び接点１２５、例えば、マイクロ電子デバイス１１０上のボンド・パッドに接続される。絶縁ワイヤ１６５が接続するデバイス接点は、マイクロ電子デバイスの信号パッド又はグラウンド・パッドとすることができる。一般に絶縁コーティングされた金又は銅の金属ワイヤを、マイクロ電子デバイス１１０上の接点１１２に結合し、次に、このワイヤを引き回して、それを相互接続部品１３０の対応する接点１７５に取り付けることによって、ワイヤ・ボンドを形成することができる。別の方法では、ワイヤはサブアセンブリ１３０のパッドに最初に接続され、その後、マイクロ電子デバイス１１０の接点に結合される。
１つの実施形態では、ワイヤ・ボンド１６５は、事前形成された絶縁層を有するワイヤを用いて形成されることができる。そのようなワイヤは、供給スプールで自動ワイヤ・ボンダ（automated wire-bonder）に提供される。ワイヤ・ボンダに送られるワイヤ上に与えられた絶縁コーティングの厚さは、かなり薄く、例えば、１ミクロン〜数ミクロンの厚さである。そのような場合、絶縁ワイヤを結合するとき、ワイヤ先端の絶縁コーティングは、各接点とジョイントを形成する前に、ワイヤ・ボンダ装置によって消されてしまう可能性がある。ワイヤ・ボンドの絶縁コーティング１６５は、ワイヤ・ボンドが最初にチップ上に形成されるときは比較的薄い。例えば、ボンディング・ワイヤ上で使用可能な絶縁コーティングの厚さは、わずか約１ミクロン〜数ミクロンである。被覆の厚さは、ボンディング・ワイヤの先端をデバイス又はサブアセンブリの接点に装着して、ワイヤ・ボンドの一端を形成する前に、ワイヤ・ボンディング・ツールが、熱又は炎をボンディング・ワイヤの露出された先端に加えたとき、被覆が容易に消滅される厚さとすることができる。
ワイヤ・ボンドをデバイス及びサブアセンブリの両方の接点に装着した後で、さらに絶縁層を絶縁コーティングに加えて、コーティングを望ましい厚さまで成長させる工程が、ワイヤ・ボンドに加えられる。例えば、ある種の絶縁材料は、液状組成物内の分子に親和性を有し、そのような液状組成物に露出されると、分子が選択的に絶縁コーティングに集まって、絶縁コーティングの厚さを増加させる。１つの実施形態では、基準導体として使用されるために、絶縁されたワイヤ・ボンドと導電性材料との間の望ましい分離距離を得るために、絶縁コーティングの厚さは少なくとも約３０ミクロンとすることができる。分離距離は、ワイヤ・ボンドの断面寸法、例えば、直径と共に、ワイヤ・ボンド構造体のインピーダンスを部分的に決定する要因である。絶縁コーティングの厚さは、ワイヤ１６６の直径、絶縁コーティングの誘電率（permeability）、及び得られるインピーダンス値に基づいて、より厚く、例えば、５０ミクロン、７５ミクロン、１００ミクロン、又は別の値にすることができる。
マイクロ電子デバイスの接点に対してワイヤ・ボンド１６５が形成されると、誘電体材料の塊（glob）１６９、１７９が付着形成されて、まだ露出されているマイクロ電子デバイスの接点１１２及び相互接続部品の接点１７５の任意の部分を覆う。誘電体材料の量は、接点１１２及び１７５が後続の処理に対して確実に完全に絶縁されるために必要な量に限定される。このため、この誘電体材料は比較的薄くすることができる、すなわち、厚さを数ミクロンよりも厚くする必要はない。そのような絶縁性誘電体材料の層は、例えば、スピンオン又はスプレー式処理によって、又は一定の高さまで充填することによって付着形成される。１つの実施形態（図２）では、絶縁性誘電体材料１６９’、１７９’が、接点１１２及び部品接点１７５の露出された部分上に、続いて付着形成される導電性材料から接点を絶縁するに十分な深さまで付着形成されることができる。
そのような処理の後で、導電層１６０が形成される。１つの実施例では、導電性カプセル材料が絶縁ワイヤ１６５に対して与えられて、導電層１６０が形成される。１つの実施形態では、導電層１６０が絶縁ワイヤ１６５の全体をカプセル化することができる。１つの実施形態では、導電性材料は導電性のペースト、例えば、銀ペースト、はんだペースト、などとすることができる。別の実施形態では、それを別の材料とすることができる。
１つの実施形態では、導電層１６０は、導電層１６０が形成されるとき、相互接続部品の接点１８０に対する導電性接続体を形成する。例えば、相互接続部品上の接点１８０は、導電性カプセル材料が構造体に与えられるときに、このカプセル材料が次に接点と導電性接触を行うように、露出されることができる。接点１８０がグラウンド接点である場合、導電性カプセル材料１６０は、絶縁されたワイヤ・ボンド１６５と、導電層１６０を通じたグラウンド基準との並置によって形成される伝送線路に対し、グラウンド基準を提供する。
上述された構造体によれば、伝送線路構造は、相互接続部品１３０上の信号接点と接続する絶縁されたワイヤ・ボンド１６５に対して実現される。さらに、その構造体のパラメータは、望ましい特性インピーダンスが得られるように選択されることができる。例えば、幾つかの電子システムでは、外部インターフェース上の信号が、５０オームの特性インピーダンスを有する伝送線路で送信されるときなどの、信号インターフェースの要求事項に適合するように、５０オームの特性インピーダンスが選択されることができる。選択されたインピーダンスを達成するために、金属の導電特性、ワイヤの形状及び厚さ、誘電体絶縁材料の厚さ、その絶縁定数、すなわち、誘電率（permeability）、並びに導電層１６０例えば導電性カプセル材料の特性などのパラメータを選択することができる。
前述された構造体は、説明された順序で、又は別の方法では違う順序で実行される。幾つかの実施形態では、２つ以上の説明されたステップが、単一のステップに結合される。他の実施形態では、説明されたステップが、工程から完全に排除される。さらに別の変形例では、別の処理ステップが要求される。別の実施形態（図示せず）では、少なくとも１つの第２のマイクロ電子デバイスが相互接続部品１３０の場所に配置されて、マイクロ電子デバイス１１０に絶縁ワイヤを用いて導電接続され、前述されたマイクロ電子アセンブリ１００と同様な方法で伝送線路の構造体を実現する。さらに別の実施形態では、２つの相互接続部品１３０の接点が絶縁ボンド・ワイヤを用いて導電接続されて、前述された方法で伝送線路構造が実現される。例えば、２つ以上の回路パネル又は２つ以上の他の相互接続部品の接点は、そのような方法で相互接続されることができる。
図３Ａは、複数のインピーダンス制御ワイヤ・ボンドを含む代表的なマイクロ電子アセンブリ３００の断面図を示している。図３Ｃは上から見た対応する平面図であり、ここで図３Ａは、図３Ｃの線３Ａ−３Ａを通る断面図である。図３Ｂは、図３Ａに例示された断面を横断する方向の、図３Ｃの線３Ｂ−３Ｂを通る断面図である。マイクロ電子アセンブリ３００は、マイクロ電子デバイス３１０及び相互接続部品３３０を備えている。マイクロ電子デバイス３１０は、１つの実施形態では、図１Ａ〜図１Ｂに関連して説明されたマイクロ電子デバイス１１０と同様である。１つの実施形態では、相互接続部品３３０は、図１Ａ〜図１Ｂに関連して説明された相互接続部品１３０と同様である。
例示されているように、マイクロ電子デバイス３１０、例えば半導体のダイ、の表面３２８における接点３１２が、ワイヤ３６５を用いて相互接続部品３３０にワイヤ・ボンドされる。このワイヤ３６５は、一般に絶縁されていない。図３Ｂで分かるように、一般に複数のそのようなワイヤ３６５が、従来のワイヤ・ボンディング技術を用いて、マイクロ電子デバイス３１０と相互接続部品３３０とに結合される。１つの実施形態では、ワイヤ３６５は、前述された絶縁ワイヤ１６５とは異なる。１つの実施形態では、ワイヤ３６５は、従来のワイヤ・ボンディング工程で使用される標準的な種類のワイヤとすることができる。例えば、ワイヤ３６５は、基本的に、銅、金、金−銀の合金、又は他の金属、又は金属と１つ以上の他の金属又は材料との合金、又は金属と１つ以上の他の金属及び１つ以上の他の材料との合金で構成される。
ダイの表面３２８に平行な、平行で正確に間隔を空けた配線（runs）が得られるように、ワイヤ・ボンドが比較的正確な配置及び望ましい許容範囲の中で形成されることができる。本願で使用されるように、「平行な」という用語は、製造上の公差の中で他の構造体と平行な構造体を意味する。例えば、Kulicke and Soffa社（以後、「Ｋ＆Ｓ」と呼ぶ）から市販されているワイヤ・ボンディング装置は、正確なワイヤ・ボンドを得るために使用されることができる。このため、チップ表面上で横方向に完全に真っ直ぐな又は真っ直ぐに近い配線を有するワイヤ・ボンド３６５が、形成されることができる。ワイヤ・ボンドを形成する場合にそのような精度が実現されうる間は、添付された特許請求の範囲の中で特に列挙されたもの以外は、正確に形成された平行で真っ直ぐなワイヤ・ボンドを要求するものは何もない。
図３Ａ〜図３Ｃから分かるように、１つの実施形態では、ワイヤ３６５がマイクロ電子デバイス３１０と相互接続部品３３０とにワイヤ・ボンドされると、誘電体層３５０が形成されて、ボンド・ワイヤを被覆し、絶縁する。誘電体３５０は、この場合、例えばエポキシのようなポリマー又は他の誘電体材料などの多数の様々な材料の１つとすることができる。１つの実施形態では、誘電体材料３５０が、相互接続部品３３０とマイクロ電子デバイス３１０との間の空間を完全に充填する。
図３Ｂから分かるように、ワイヤ・ボンド３６５は、図３Ｂがプリントされているシートに入る又はシートから離れる方向に延長する配線を有する。このため、これらのワイヤ・ボンドの配線は、図３Ａ〜図３Ｂに示されている方向に延長する平面３７７を画定する。１つの実施形態では、マイクロ電子デバイスの表面３２８から離れた面を有する成形（モールド）された誘電体領域を作り、また少なくとも実質的に平坦な面を形成するように成形することによって、誘電体材料を相互接続部品３３０とマイクロ電子デバイス３１０との上に形成することができる。そのような誘電体層の離れた面は、ワイヤ・ボンド３６５が通る平面３７７から垂直方向３８０に少なくとも実質的に均一な距離「Ｄ」を空けて配置されることができる。このため、この成形された誘電体領域は、マイクロ電子デバイスの表面３２８から離れたその誘電体領域の表面が、ワイヤ・ボンドの長さの少なくとも約５０％を超えて、ワイヤ・ボンド３６５の配線群に対して平行になるような態様で形成されることができる。
その後、導電層３６０が、誘電体層３５０の上に形成される。この導電層３６０は、任意の様々な方法で提供されることができる。導電層３６０は、図３Ａ〜図３Ｂに示されているように、誘電体層の前述された表面に接触する導電面３７５を有するように、誘電体層３５０の表面に沿ってかつ接触して延長する。１つの実施形態では、めっき、スパッタリング、又は別の方法では、金属層を誘電体層の表面に付着形成することによって、この導電層を形成することができる。別の実施形態では、導電層３６０は、形成キャビティ内で真空形成される導電性粒子が充填された熱硬化性樹脂によって、ワイヤ・ボンド３６５上の選択された形状及び距離に形成されることができる。
特定の実施形態では、例えば、銀ペースト、はんだペースト、又は導電性充填ペーストなどの導電性ペーストを、分注（dispensing）、成形、スクリーン印刷、又はステンシル処理（stenciling process）によって誘電体層の露出面に加えることにより、導電層が形成される。導電性ペーストの他の実施例は、導電性ポリマー又はホスト樹脂で合金化されたポリマーを含むことができる。特定の実施例では、導電性ペーストには、導電性粉末、有機バインダ（例えば、ポリヒドロキシスチレン誘導体）及び熱硬化性樹脂が含まれる。導電性ペーストを使用する場合に考えられる利点は、重量が軽い最終製品が得られることである。二次過程を除くことができれば、製造も一層容易でかつ安価になる。１つの実施形態では、導電層３６０が相互接続部品３３０上のパッド３７０に接触する。このパッドは、グラウンド又は電源用パッドとすることができる。ボンドを接点１８０に接触させてボンドを形成することによって、導電層が相互接続部品に電気的に接続される。
１つの実施形態では、マイクロ電子デバイス３１０の表面３２８に対して横方向に向いた方向の導電層３６０の寸法は、マイクロ電子デバイスの表面３２８の対応する寸法よりも小さくすることができる。図３Ａ〜図３Ｂから分かるように、マイクロ電子デバイスの表面３２８は、第１の方向に延長する第１の寸法３２４を有し、また第１の方向を横断する第２の方向に延長する第２の寸法３３４を有する。第１及び第２の方向は、マイクロ電子デバイスの表面３２８に対して横向きに、すなわち、その表面に沿った方向に延長する。そのような実施形態では、導電層３６０は第１の方向に寸法３２６を有することができ、この寸法３２６はマイクロ電子デバイスの表面３２８の対応する第１の寸法３２４よりも小さい。同様に、導電層３６０は第２の方向に寸法３３６を有することができ、これはマイクロ電子デバイスの表面３２８の対応する第２の寸法３３４よりも小さい。
１つの実施形態では、導電層３６０は、ワイヤ・ボンドの長さの少なくともかなりの部分の上に少なくとも実質的に均一な距離で配置される表面３７５を有し、各ワイヤ・ボンドと基準電圧源に結合された隣接する導電層とが、望ましい特性インピーダンスを有する伝送線路構造を形成する。１つの実施形態では、導電面は、ワイヤ・ボンドの長さの５０％以上にわたって延長するワイヤ・ボンドの配線からそのような実質的に均一な距離で配置されることができる。望ましい特性インピーダンスを得るために、ワイヤで使用される金属の導電特性の他に、ワイヤの形状及び太さ、ワイヤと導電層３６０との間の絶縁材料の厚さ、絶縁材料の絶縁定数、すなわち誘電率、導電層３６０の厚さ及び特性などのパラメータを選択することができる。
図３Ｄは、例えば、断面が円筒形のワイヤである信号導体又は導電性素子と、例えば、「接地面」の基準導体又は導電性素子との間のオーム単位の特性インピーダンスＺ０対インチ単位の分離距離のグラフである。基準導体は、信号導体の直径と比較すると大きい平面構造と想定される。図３Ｄは、２つの直径が異なるワイヤに対する特性インピーダンスをプロットしている。図３Ｄのプロットは、現在の配置構造における特性インピーダンスを左右する数式から得ることができる。そのような数式では、特性インピーダンスＺ０は下記のように与えられる。
Figure 2012520573
 ここで、Ｈは、ワイヤと導体面との間の分離距離であり、ｄはワイヤの直径であり、εＲは導電面からワイヤを分離する誘電体材料の誘電率（permeability）である。この誘電率εＲは、使用される誘電体材料の種類に基づいて変化することができる。分離距離Ｈは、マイクロ電子アセンブリを製造するために使用される工程によって少なくとも部分的に決定される要因である。ワイヤの直径は、マイクロ電子アセンブリを製造するために使用される工程によって少なくとも部分的に決定されることができる。
図３Ｄでは、下側の曲線３２０は、ワイヤ・ボンドを形成するために使用されるワイヤの太さが１ミル、すなわち、０．００１インチ（約０．０２５４ミリメートル）の場合の特性インピーダンスをプロットしている。上側の曲線３２２は、ワイヤ・ボンドを形成するために使用されるワイヤの太さが０．７ミル、すなわち、０．０００７インチ（約０．０１７７８ミリメートル）の場合の特性インピーダンスをプロットしている。図３Ｄで分かるように、ワイヤと導体面との間の分離距離Ｈが０．００２インチ（２ミル）（約０．０５０８ミリメートル）、すなわち、約５０ミクロン以下の場合、約７０オーム未満の特性インピーダンスが得られる。図３Ｂは、マイクロ電子アセンブリ３００の断面図を示している。この図面は、複数のボンド・ワイヤが相互接続部品３３０からマイクロ電子デバイス３１０に結合され、かつアセンブリ３００内でこのように形成されたワイヤ・ボンドのそれぞれが誘電体材料３５０によって囲まれていることを示している。例示されているように、導電性カプセル材料がサブアセンブリ全体を覆うことができる。別の実施形態では、導電性カプセル材料が、誘電体材料３５０の上面など、誘電体材料３５０の一部のみを覆うことができる。
図４Ａ〜図４Ｂは、図３に示されたアセンブリ３００からの変形例である別のアセンブリ３００を示している。図４Ａは正面図であり、図４Ｂは図４Ａに例示された図に対して横方向の対応する断面図である。図示のように、ワイヤ４６５及び４６６が、相互接続部品４３０とマイクロ電子デバイス４１０とのそれぞれの接点の対の間にワイヤ・ボンドされる。１つの実施形態では、ワイヤ４６５は信号線（例えば、相互接続部品４３０とマイクロ電子デバイス４１０との間で信号を転送するために使用される）であり、他のワイヤ４６６は接地線又は電力線、すなわち、相互接続部品４３０のグラウンド又は電源用接点に接続されるワイヤである。
１つの実施形態では、基準ワイヤ・ボンド４６６が、マイクロ電子デバイス４１０の接点支持面４２８の上のワイヤ４６５よりも高い位置に延びるように形成される。これにより、誘電体材料４５０がワイヤ４６５及び４６６の上に加えられるとき、ワイヤ４６６は誘電体材料４５０によって完全には覆われない。その結果、ワイヤ４６６は、導電層４６０が形成されるとき、少なくとも部分的に露出された状態で残る。次に、導電層４６０が形成されると、この層４６０はワイヤ４６６と接触し、このワイヤと導電性接続部を形成する。ワイヤ４６６は、マイクロ電子デバイス及び相互接続部品上のそれぞれの基準接点（例えば、グラウンド接点又は電圧供給接点）に接続される。図４Ａでさらに分かるように、導電層が、相互接続部品の基準接点４８０（例えば、グラウンド又は電源接点パッド）に接続される。そのような場合、導電層は、信号線４６５及び基準線４６６を含む伝送線路の基準導体として動作することができ、また基準線４６６は伝送線路の一部として導電層４６０を含むことができる。この基準線４６６はマイクロ電子デバイス４１０の接点にも接続さるため、信号線及び基準線４６５、４６６によって形成された伝送線路はマイクロ電子デバイス上の接点にまで延長する。
図４Ｃは、図４Ａ〜図４Ｂに示された実施形態の変形例を例示する断面図である。図４Ｃから分かるように、前述された図４Ａ〜図４Ｂにおけるように、基準線４７６がマイクロ電子デバイスの表面４２８の上に信号線４７５よりも高い位置で延長する。また図４Ｃから分かるように、図４Ａ〜図４Ｂの導電層４６０と同様に、導電層４６２は、絶縁性の誘電体層４５０と接触する少なくとも概して平坦な面４６４を示す。導電層４６２は、さらに、接触部分４７８を有している。この接触部分４７８は、表面４６４からマイクロ電子デバイス４１０に向かって下方に延長している。そのような接触部分４７８は、基準線４７６と導電接続を行うが、信号線４７５からは分離されている。
図４Ｃに示されているように、接触部分４７８を有する導電層４６２は、下記のように形成されることができる。信号線及び基準線が形成され、誘電性カプセル材料の層４５０がその上に形成される。このカプセル材料の層４５０は、続いて行われる処理の間に流されないような、少なくとも十分な堅さを有する。次に、基準線４７６を露出させる誘電性カプセル材料の外面から下向きに延びるトレンチが形成される。例えば、カプセル材料の層から材料を除くために、機械的な処理又はレーザ処理を使用できる。その後、導電層４６２が形成されると、導電性材料がトレンチ内に下向きに延びて、導電層４６２と基準線４７６との間に導電性接続部が形成される。
図４Ｄは、図４Ｃに関連して説明された実施形態の変形例を例示している。この図４Ｄは、図４Ｃの方向線４Ｄ−４Ｄに対応する方向に取り込まれた横方向の断面図であり、信号線４８５及び基準線４８６が、図４Ｄがプリントされているシートの面に向かう方向及びこの面から離れる方向に走るように表示されている。図４Ｄに示された変形例では、基準線４８６の配線は信号線４８５の配線と実質的に同じ平面内にある。接触部分４８８がトレンチの中に配置されている。これらのトレンチは、マイクロ電子デバイス４１０に向かって導電層の少なくとも概して平坦な面４６４から下向きに延長して、基準線が接触部分の導電性材料と接触して配置され、同時に、信号線４８５が誘電性のカプセル材料４５０と接触して配置される。
図４Ｅは、実施形態（図４Ｄ）の変形例を例示している。図４Ｅでは、基準線４９６及び信号線４９５が、マイクロ電子デバイス４１０の表面４２８の上の同じ平面内に少なくとも実質的に配置された配線を有するが、基準線４９６は、信号線が延長する方向４９５と反対方向に延びている。基準線４９６と導電層４６０との間の接触を使用して、基準線４９６の長さに沿ってまた導電層の表面４６４上で安定した基準電圧を設定することができる。その結果、基準線４９６は、マイクロ電子デバイス４１０から上方向に延びる信号線４９５の部分４９１の信号線に対する基準導体として機能する。他方では、導電層４６０は、マイクロ電子デバイスの表面４２８に沿った方向、また少なくとも概して導電層４６０の表面４６４に向かう方向に延びる信号線の他の部分に対する基準導体として機能する。
図４Ｆに示された実施形態では、基準線４９６’は、マイクロ電子デバイス４１０の表面４２８に概して平行な方向に単に延びるのではなく、上方に伸びる部分４９７、すなわち、「屈曲した」部分を含むことができる。そのような形状は、基準線４９６’と導電層の接続部分４９８との間の良好な導電接続を確実に築くことができる効果がある。
図４Ｇに示された変形例では、基準線５０８が、基板又は相互接続部品の各端部で導電接続を行う。この変形例の他の特徴は、図４Ａ〜図４Ｆの１つ以上に関連して前述されたものである。
図５は、マイクロ電子アセンブリ３００の別の実施形態を例示している。この図では、マイクロ電子アセンブリ５００が、マイクロ電子デバイス５１０と相互接続部品５３０とを備えている。この実施形態では、誘電体材料５５０が溝５７０を有している。この溝は、誘電体層５５０が形成されるとき、アセンブリの中に成形されることができる。別の方法では、誘電体が硬化した後で、溝５７０が切削される。溝５７０は、穿孔、鋸引き、又は他の技術を介して切削されることができる。この実施形態では、導電層５６０が形成されるとき、この導電層が溝５７０の中に延びる。導電層は、次に、ワイヤ・ボンドの立ち上り部分に隣接して、すなわち、図５に示されるように、マイクロ電子デバイスの表面から離れて垂直方向に立ち上がる複数のワイヤ・ボンドの部分に隣接して配置された溝の中の導電性材料を含む。
図６は、相互接続部品３００の別の実施形態を例示している。この実施形態では、導電層６６０が、相互接続部品６３０上のトレース６３５の上に重なって延長している。ここでトレース６３５は、誘電体層６７０、例えば、はんだマスクなどのパターン化された誘電体層によって、導電層６６０から絶縁されている。そうすることにより、効果がトレースに対するインピーダンス制御及びシールディングにも適用される。
図７は、さらに別の実施形態によるマイクロ電子アセンブリ７００を例示している。この実施形態では、誘電体層７５０は、その上面から下向きに延びるスロットすなわち溝７７０を有している。これらの溝は、ワイヤ・ボンド７６５の配線に平行な方向に、すなわち、図７がプリントされているページによって画定された面に向かう又は面から離れる方向に延長することができる。例えば、誘電体材料が供給さるときなどの、例えば、誘電体層が形成さるときに、これらの溝は形成されることができる。別の方法では、誘電体材料が与えられた又は硬化された後で、溝を形成することができる。導電層７６０が形成されるとき、それは溝の中まで延びて、ワイヤ間のシールディングを行うことができる。
図８は、別の実施形態によるマイクロ電子アセンブリ８００を例示している。この実施形態では、マイクロ電子デバイス８１０が、上向きで相互接続部品８３０にワイヤ・ボンドされる。ここでは、マイクロ電子デバイスの背面が相互接続部品に取り付けられ、そしてワイヤ・ボンドがマイクロ電子デバイス上の接点８１５から相互接続部品の対応する接点８７５に延長し、サブアセンブリの接点８７５が、マイクロ電子デバイスの端部８１２を超えて配置されている。
１つの実施形態では、マイクロ電子デバイス８１０のスタックを他のスタックの上に積み重ねることができる。マイクロ電子デバイス８１０と対応する相互接続部品８３０との間に、ワイヤ・ボンドを形成することができる。次に、誘電体層８５０が形成され、それから導電層８６０が形成される。これらの層は、例えば、相互接続部品８３０上で露出されたスタック接点（図示せず）などのスタック接続端子を残すように形成される。次に、第２の完成したマイクロ電子アセンブリ８００が、例えば、各アセンブリ８００内のマイクロ電子デバイスが上向きになるように、第２の誘電体層の上に積み重ねられる。第２のマイクロ電子アセンブリが、スタック接続端子の間に延びる導電性部品を用いて、第１のマイクロ電子アセンブリと導電接続される。
図９は、上記の実施形態（図３Ａ〜図３Ｂ）の変形例を例示している。この実施形態では、信号線１０６５は、マイクロ電子デバイス１０１０の表面１０２８に沿った配線の中で延長する。ここでは、配線１０６７は、表面１０２８の面に平行ではない。その代わりに、ワイヤ・ボンドの配線１０６７は、表面１０２８に対してある角度で傾斜が付けられている。この場合、導電層１０６０は、ワイヤ・ボンドの長さの５０％以上に沿って均一又は少なくとも実質的に均一な間隔１０６１で配線１０６７と平行に延長することができる。このような方法で、有益な特性インピーダンスを有する伝送線路構造が実現される。製造方法は、導電層を形成する前に、切妻形の金型を使用して誘電性カプセル材料の層１０５０を成形することを除いて、上記の図３Ａ〜図３Ｂに関連して説明された方法と同様である。
図１０は、さらに別の変形例を例示している。この実施形態では、ワイヤ・ボンド１０８５は一様に直線の配線で延びていない。その代わりに、これらのワイヤ・ボンドの形状は階段形であり、比較的短い段差（jog）１０８２を含んでいる。この段差は大部分は下向きに延び、いくらか長い段差又は踏み段（step）１０８４は、マイクロ電子デバイス１０１０の表面１０２８を横断する方向に延びる。この場合も同様に、導電層は、ワイヤ・ボンド１０８４に隣接した階段形状の内面を有するように作られ、そのような内面は、ワイヤ・ボンドの外形に従う一連の同様な階段によって画定される。その結果、導電層１０８０の内面は、間隔１０８１でワイヤ・ボンドの段差１０８４に平行に延長することができる。この間隔１０８１は、ワイヤ・ボンドの長さの５０％以上に沿って、均一又は少なくとも実質的に均一である。この場合もやはり、前述（図３Ａ〜図３Ｂ）されたのと同じ方法を用いて、異なる形状の金型を使用して階段形状の導電層を形成することができることを除いて、構造体を製造することができる。
図１１Ａ〜図１１Ｂに例示された実施形態では、導電面９６０がマイクロ電子デバイス９１０の表面９２８に沿って延長し、またマイクロ電子デバイスの接点９１２に接続されたワイヤ・ボンド９６５は、導電面９６０から間隔を空けた距離で表面９２８に対して平行に延長する。図１１Ａは、マイクロ電子デバイス９１０とそれに接続された相互接続部品とを備えるマイクロ電子アセンブリ９００を例示する断面図である。図１１Ｂは、表面９２８の上から表面と接点とを見た平面図である。図１１Ａ〜図１１Ｂから分かるように、導電面は、個々の接点９１２を露出する開口９６４を含むことができる。別の方法では、導電面は、マイクロ電子デバイスの幾つかの又は全ての接点を露出する１つ以上のより大きな開口を含むことができる。
１つの実施形態では、導電面は、デバイスが複数の接続されたデバイスを含むウェハ又はパネルの形状の間に、又はデバイスが他のそのようなデバイスから１つに切り離された後で、このデバイスに適用される金属付着又ははんだ処理などの、マイクロ電子デバイスの表面９２８に適用される処理によって形成されることができる。別の方法では、導電面は、例えば、金属板の中に開口９６４を形成するために、銅箔などの金属板を事前処理することによって提供されることができる。次に、金属板はマイクロ電子デバイスの表面９２８に、接着剤を使用することによって結合されることができる。
次に、マイクロ電子デバイスの接点９１２をマイクロ電子デバイス９３０上の接点９７５に接続するワイヤ・ボンド９６５が形成される。図１１Ａから分かるように、ワイヤ・ボンド９６５は、マイクロ電子デバイスの表面９２８の上に立ち上がる配線を有する。ワイヤ・ボンドを形成した後で、ワイヤ・ボンドを機械的に支持する目的の誘電体層９５０を形成することができる。ワイヤ・ボンド９６５の配線は、図１１Ａに示されているように、マイクロ電子デバイスの表面９２８と平行に又は少なくとも概して平行に、横方向に延長することができる。この場合、配線は、製造公差の範囲内で平行である。そのような水平な配線は、一般に、ワイヤ・ボンドのかなりの部分を占める、すなわち、ワイヤ・ボンドの長さの５０％以上を占める。配線は、例えば、一般に、表面９２８から約５０ミクロンから１００ミクロンの高さというように、導電面の上に実質的に均一な高さの間隔を空けて配置される。このように、望ましいインピーダンスがワイヤ・ボンドに対して得ることができる。このようにマイクロ電子デバイスに入る又はそこから出る信号は、信号を搬送する接続部（例えば、ワイヤ・ボンド）に入るノイズをより少なくして、送信されることができる。
図１２に示されている変形例は、導電層が無傷の金属板である必要がないことを実証している。その代わりに、図１２で見られるように、導電層が複数の導電性ストリップ９８０の形式で提供される。これらの導電性ストリップ９８０は、マイクロ電子デバイス９１０の表面に沿って、デバイス接点９１２と相互接続部品９３０の接点９７５との間の信号線ボンド９６５の配線に平行な方向に延長する。これらの導電性ストリップは、機械的に支持されるか又は支持部分９８２を用いて一緒に保持される。１つの実施形態では、導電性ストリップ及び支持部分は、銅箔又はシートをサブトラクティブに（subtractively）パターン化し、そして残りの金属構造体をマイクロ電子デバイスの表面９８２に接着剤９６２を用いて結合することによって、金属構造体として形成される。
前述の実施形態は、個々のマイクロ電子デバイス、例えば、半導体チップの相互接続に関して説明されてきた。しかしながら、本願で説明された方法は、ユニット、パネル、ウェハ又はウェハの部分の形態で、端部で一緒に結合された複数のチップに同時に適用される、ウェハ・スケールの製造工程の中で使用されうることが考えられる。
前述された実施形態の特定の変形例では、導電性材料を、ワイヤ・ボンドを囲む誘電体領域の外形に一致させる必要はない。例えば、成形された誘電体領域に導電層を形成する代わりに、ボンド・ワイヤ及び誘電体領域３５０の上に重なるように金属のカンを取り付け、マイクロ電子アセンブリのワイヤ・ボンド３６５から望ましい間隔で金属のカンの内面を置くことによって、導電層を実現することができる。
上記の説明は、特定用途に対して例証となる実施形態を参照するが、請求の範囲に記載されている発明はそれに限定されないことは理解されるべきである。当業者は、さらに別の変形例、応用例及び実施形態が添付された請求の範囲の中に入ることは認識されよう。
３１０：マイクロ電子デバイス
３１２：デバイス接点
３４０：部品接点
３６０：導電層
３６５：導電性部品
３７５：導電面

Claims (31)

  1. 表面と該表面において露出したデバイス接点とを有するマイクロ電子デバイスであって、 前記表面は、第１の方向における第１の寸法と、該第１の方向を横切る第２の方向における第２の寸法とを有する、マイクロ電子デバイスと、
    前記マイクロ電子デバイスに隣接した面と、複数の部品接点と、を有する相互接続部品と、
    前記デバイス接点を前記部品接点に接続し、前記マイクロ電子デバイスの表面上の配線にて延長するかなりの部分を有する複数の導電性部品と、
    複数の配線の上又は下の少なくとも一方において、少なくとも実質的に均一な距離で配置された導電面を有する導電性材料であって、前記第１の方向における第１の寸法と、前記第２の方向における第２の寸法と、を有し、前記導電性材料の前記第１及び第２の寸法のそれぞれは、前記マイクロ電子デバイスの前記第１及び第２の寸法よりも小さい、導電性材料と、
    を具備し、
    前記導電性材料は、所望のインピーダンスが前記導電性部品に対して得られるように、基準電位源に対して接続可能である、マイクロ電子アセンブリ。
  2. 表面と、該表面にて露出されたデバイス接点と、を有するマイクロ電子デバイスと、
    前記マイクロ電子デバイスに隣接する面と、複数の部品接点と、を有する相互接続部品と、
    前記デバイス接点を前記部品接点に接続し、前記マイクロ電子デバイスの表面上に延長する配線を有する複数の導電性部品と、
    前記導電性部品の上又は下の少なくとも一方の方向で、前記導電性部品の長さの少なくともかなりな部分から、少なくとも実質的に均一な距離で配置される導電面を有する導電性材料であって、所望のインピーダンスが前記導電性部品に対して得られるように、基準電位源に対して接続可能であり、前記導電面は、前記導電性部品が並ぶ面に少なくとも実質的に平行な平面を画定する、導電性材料と、
    を具備するマイクロ電子アセンブリ。
  3. 前記導電面が前記導電性部品の複数の配線の上に重なる、請求項１又は２に記載のマイクロ電子アセンブリ。
  4. 前記導電面が、少なくとも概して平坦である、請求項３に記載のマイクロ電子アセンブリ。
  5. 前記導電面が、前記マイクロ電子デバイスの表面に対してある角度で傾斜される、請求項４に記載のマイクロ電子アセンブリ。
  6. 前記複数の配線が複数のボンド・ワイヤのうちの少なくとも一部を含む、請求項１又は２に記載のマイクロ電子アセンブリ。
  7. 前記導電性部品がボンド・ワイヤである、請求項１又は２に記載のマイクロ電子アセンブリ。
  8. 前記ボンド・ワイヤが複数の接続された階段として延長し、前記導電面は、前記ボンド・ワイヤの複数の階段に対して少なくとも実質的に平行に一段づつ延長する、請求項７に記載のマイクロ電子アセンブリ。
  9. 前記相互接続部品が誘電体部品を含む、請求項１又は２に記載のマイクロ電子アセンブリ。
  10. 前記相互接続部品が基準電位源に接続可能な基準接点を含み、前記導電性材料は、前記基準接点に導電接続される、請求項１又は２に記載のマイクロ電子アセンブリ。
  11. 前記誘電体部品が、前記マイクロ電子部品の表面から離れる方向に、厚さが２００マイクロメートル未満のポリマー部品を含む、請求項９に記載のマイクロ電子アセンブリ。
  12. 前記ポリマー部品がシート状である、請求項１１に記載のマイクロ電子アセンブリ。
  13. 前記導電性部品が前記デバイス接点に金属結合される、請求項１又は２に記載のマイクロ電子アセンブリ。
  14. 前記導電面が絶縁材料によって前記ボンド・ワイヤの複数の配線から分離される、請求項６に記載のマイクロ電子アセンブリ。
  15. 前記絶縁材料が、前記ボンド・ワイヤの複数の配線が貫通する容積を少なくとも実質的に充填する、請求項１４に記載のマイクロ電子アセンブリ。
  16. 前記導電性材料が、前記相互接続部品の表面にて露出された基準接点に結合され、前記相互接続部品の表面に沿い、前記相互接続部品は、前記基準接点を基準電位源に接続する導体を含む、請求項１４に記載のマイクロ電子アセンブリ。
  17. 前記マイクロ電子デバイスの表面に沿った方向に延長する配線を有する基準導電性部品をさらに含み、前記導電性材料は、前記基準導電性部品の配線に結合される、請求項１６に記載のマイクロ電子アセンブリ。
  18. 前記導電性材料が、前記絶縁材料によって前記導電性部品から少なくとも実質的に均一な距離だけ離間された、少なくとも概して平坦な導電面を有し、前記導電性材料は、少なくとも概して平坦な導電面の下に配置された接続部分を含み、前記接続部分は、前記基準導電性部品に対して機械的及び導電性の電気的接続を有する、請求項１６に記載のマイクロ電子アセンブリ。
  19. 前記基準導電性部品の配線が、前記導電性部品の複数の配線と同じ平面内に少なくとも実質的に存在する、請求項１６に記載のマイクロ電子アセンブリ。
  20. 前記絶縁材料が、外面と、該外面に沿って複数の内側に延びる溝とを有し、前記導電性材料は、前記溝の中に配置される、請求項１６に記載のマイクロ電子アセンブリ。
  21. 前記溝が、前記デバイス接点に接続されたボンド・ワイヤの立ち上がり部分に隣接して配置された溝を含む、請求項２０に記載のマイクロ電子アセンブリ。
  22. 前記ボンド・ワイヤが前記マイクロ電子デバイスの主面に沿って第１の方向に延長する部分を含み、前記溝は、横方向に延びるボンド・ワイヤの部分間の前記第１の方向に延長する溝を含む、請求項２０に記載のマイクロ電子アセンブリ。
  23. 前記導電性材料の端部が、前記相互接続部品の端部に隣接して配置される、請求項１又は２に記載のマイクロ電子アセンブリ。
  24. 前記デバイス接点が前記マイクロ電子デバイスの前面にて露出され、前記マイクロ電子デバイスが前記前面から離れた裏面と、前記前面と裏面との間に延びる端部とを有し、前記裏面は、前記導電性部品が前記マイクロ電子デバイスの端部を越えて延びるように、前記相互接続部品に装着される請求項１又は２に記載のマイクロ電子アセンブリ。
  25. 前面と、該前面から離れた裏面と、前記前面に沿って延びる１つ以上の表面導電性部品と、前記前面にて露出されたデバイス接点と、を有するマイクロ電子デバイスと、
    前記マイクロ電子デバイスの裏面の下にある誘電体部品を含み、複数の部品接点を上に有する相互接続部品と、
    前記デバイス接点を前記部品接点に接続し、１つ以上の表面導電性部品から第１の高さに離間され、かつ該１つ以上の表面導電性部品に対して少なくとも概して平行な配線において延長するかなりの部分を有する複数の立ち上がった導電性部品と、
    を具備し、
    前記１つ以上の表面導電性部品は、所望のインピーダンスが前記立ち上がった導電性部品に対して実現されるように、基準電位源に対して接続可能である、マイクロ電子アセンブリ。
  26. 前記１つ以上の表面導電性部品が、前記マイクロ電子デバイスの前面に結合された金属層を含む、請求項２５に記載のマイクロ電子アセンブリ。
  27. 接着剤が、前記１つ以上の表面導電性部品を前記マイクロ電子デバイスの前面に結合する、請求項２６に記載のマイクロ電子アセンブリ。
  28. 前記金属層が開口を有し、前記表面導電性部品が前記金属層内の開口を通って前記デバイス接点に接続される、請求項２６に記載のマイクロ電子アセンブリ。
  29. 表面と、該表面にて露出されたデバイス接点と、を有するマイクロ電子デバイスと、
    前記マイクロ電子デバイスに隣接する面と複数の部品接点とを有する相互接続部品と、
    前記デバイス接点を前記部品接点に接続する複数のボンド・ワイヤと、
    個々の前記ボンド・ワイヤを被覆し、厚さが約３０ミクロンよりも厚く、該厚さは、導電性部品のかなりの長さに沿って少なくとも実質的に均一である絶縁材料と、
    前記絶縁材料の外面に沿い、絶縁被覆されたボンド・ワイヤ間の容積を充填し、所望のインピーダンスが前記導電性部品に対して実現されるように、基準電位源に接続可能である導電性材料と、
    を具備するマイクロ電子アセンブリ。
  30. 少なくとも前記デバイス接点を前記導電性材料から分離する絶縁性の塊をさらに含む、請求項２９に記載のマイクロ電子アセンブリ。
  31. 前記絶縁性の塊が第１の絶縁性の塊であり、前記アセンブリは、少なくとも前記部品接点を前記導電性材料から分離する第２の絶縁性の塊をさらに含む、請求項３０に記載のマイクロ電子アセンブリ。
JP2011554234A 2009-03-13 2010-03-12 インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ Expired - Fee Related JP5651608B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US21006309P 2009-03-13 2009-03-13
US61/210,063 2009-03-13
KR10-2009-0089470 2009-09-22
KR1020090089470A KR100950511B1 (ko) 2009-09-22 2009-09-22 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
PCT/US2010/027141 WO2010105157A2 (en) 2009-03-13 2010-03-12 Microelectronic assembly with impedance controlled wirebond and conductive reference element

Publications (2)

Publication Number Publication Date
JP2012520573A true JP2012520573A (ja) 2012-09-06
JP5651608B2 JP5651608B2 (ja) 2015-01-14

Family

ID=42183995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011554234A Expired - Fee Related JP5651608B2 (ja) 2009-03-13 2010-03-12 インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ

Country Status (7)

Country Link
US (4) US7923851B2 (ja)
EP (1) EP2406823A2 (ja)
JP (1) JP5651608B2 (ja)
KR (1) KR100950511B1 (ja)
CN (1) CN102449760A (ja)
TW (1) TWI431748B (ja)
WO (1) WO2010105157A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012520572A (ja) * 2009-03-13 2012-09-06 テッセラ，インコーポレイテッド インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950511B1 (ko) * 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
WO2012071325A1 (en) 2010-11-24 2012-05-31 Tessera, Inc. Lead structures with vertical offsets
KR101118711B1 (ko) 2010-12-17 2012-03-12 테세라, 인코포레이티드 중앙 콘택을 구비한 적층형 마이크로전자 조립체
KR101061531B1 (ko) * 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
FR2980101A1 (fr) 2011-09-20 2013-03-22 Tornier Inc Bande de renfort pour la restauration d'un tissu mou
US9548599B2 (en) * 2013-08-27 2017-01-17 Labinal, Llc Thermally managed load module with embedded conductors
KR20190057136A (ko) * 2016-10-04 2019-05-27 더 차레스 스타크 드레이퍼 래보레이토리, 인코포레이티드 와이어링 시스템
US10224306B2 (en) 2016-11-03 2019-03-05 Stmicroelectronics (Grenoble 2) Sas Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device
FR3058259A1 (fr) * 2016-11-03 2018-05-04 Stmicroelectronics (Grenoble 2) Sas Procede de realisation d'une connexion electrique entre une puce electronique et une plaque de support et dispositif electronique
FR3058261A1 (fr) * 2016-11-03 2018-05-04 Stmicroelectronics (Grenoble 2) Sas Procede de realisation d'une connexion electrique entre une puce electronique et une plaque de support et dispositif electronique
TWI780576B (zh) * 2020-12-28 2022-10-11 抱樸科技股份有限公司 具有包覆層之導線的半導體元件及其製作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268100A (ja) * 1993-03-12 1994-09-22 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の封止構造および封止方法
JP2001339016A (ja) * 2000-05-30 2001-12-07 Alps Electric Co Ltd 面実装型電子回路ユニット
WO2005010989A1 (en) * 2003-07-30 2005-02-03 Koninklijke Philips Electronics, N.V. Ground arch for wirebond ball grid arrays
JP2005354068A (ja) * 2004-06-08 2005-12-22 Samsung Electronics Co Ltd 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法
JP2006216823A (ja) * 2005-02-04 2006-08-17 Akita Denshi Systems:Kk 半導体装置及びその製造方法並びに電子装置

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US5065282A (en) 1986-10-17 1991-11-12 Polonio John D Interconnection mechanisms for electronic components
US5028983A (en) 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
US4980753A (en) * 1988-11-21 1990-12-25 Honeywell Inc. Low-cost high-performance semiconductor chip package
US5471151A (en) 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
JPH04284661A (ja) * 1991-03-13 1992-10-09 Toshiba Corp 半導体装置
JPH0653277A (ja) 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5880403A (en) * 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
JPH0758138A (ja) * 1993-08-16 1995-03-03 Nec Corp ワイヤボンディング構造およびそのボンディング方法
US6326678B1 (en) * 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US6552417B2 (en) * 1993-09-03 2003-04-22 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US5343074A (en) * 1993-10-04 1994-08-30 Motorola, Inc. Semiconductor device having voltage distribution ring(s) and method for making the same
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP3034180B2 (ja) 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
JP2938344B2 (ja) * 1994-05-15 1999-08-23 株式会社東芝 半導体装置
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
JPH0927512A (ja) * 1995-07-10 1997-01-28 Mitsubishi Electric Corp 半導体装置
KR0156334B1 (ko) 1995-10-14 1998-10-15 김광호 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지
US7166495B2 (en) 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
KR100270817B1 (ko) 1997-05-22 2000-11-01 이해영 초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소방법
TW473882B (en) 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
JP3946874B2 (ja) 1998-07-06 2007-07-18 株式会社ルネサステクノロジ 半導体装置
JP3662461B2 (ja) * 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
JP3483132B2 (ja) 1999-04-23 2004-01-06 シャープ株式会社 高周波半導体装置
JP2000332160A (ja) 1999-05-24 2000-11-30 Sumitomo Metal Electronics Devices Inc キャビティダウン型半導体パッケージ
US6822635B2 (en) 2000-01-19 2004-11-23 Immersion Corporation Haptic interface for laptop computers and other portable devices
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6518659B1 (en) * 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US6538336B1 (en) * 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6770963B1 (en) 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
US6608390B2 (en) * 2001-11-13 2003-08-19 Kulicke & Soffa Investments, Inc. Wirebonded semiconductor package structure and method of manufacture
TW510034B (en) * 2001-11-15 2002-11-11 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package
US6770822B2 (en) 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
JP2004079886A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 実装体の製造方法、半導体装置及び実装体
JP2004112143A (ja) 2002-09-17 2004-04-08 Sumitomo Metal Electronics Devices Inc 高周波信号用導体の接続構造、および半導体集積回路パッケージ
EP1573814A1 (en) 2002-12-10 2005-09-14 Koninklijke Philips Electronics N.V. High density package interconnect wire bond strip line and method therefor
EP1573812A1 (en) * 2002-12-10 2005-09-14 Koninklijke Philips Electronics N.V. High density package interconnect power and ground strap and method therefor
TWI226689B (en) * 2003-02-25 2005-01-11 Via Tech Inc Chip package and process for forming the same
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
JP4106039B2 (ja) * 2003-06-27 2008-06-25 株式会社新川 ワイヤボンディング方法
JP2005026263A (ja) 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
DE10339770B4 (de) * 2003-08-27 2007-08-30 Infineon Technologies Ag Verfahren zum Herstellen einer FBGA-Anordnung
US7071421B2 (en) 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
US7303113B2 (en) * 2003-11-28 2007-12-04 International Business Machines Corporation Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
JP4570868B2 (ja) * 2003-12-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置
US7205651B2 (en) 2004-04-16 2007-04-17 St Assembly Test Services Ltd. Thermally enhanced stacked die package and fabrication method
US7151309B2 (en) * 2004-08-27 2006-12-19 Texas Instruments Incorporated Apparatus for improved power distribution in wirebond semiconductor packages
TWI393228B (zh) 2004-12-14 2013-04-11 Freescale Semiconductor Inc 覆晶及焊線封裝半導體
TWM269568U (en) * 2004-12-16 2005-07-01 Domintech Co Ltd Chip package capable of reducing characteristic resistance
US7566952B2 (en) 2005-01-05 2009-07-28 International Business Machines Corporation On-chip circuit pad structure
DE102005002707B4 (de) * 2005-01-19 2007-07-26 Infineon Technologies Ag Verfahren zur Herstellung elektrischer Verbindungen in einem Halbleiterbauteil mittels koaxialer Mikroverbindungselemente
US20060175712A1 (en) 2005-02-10 2006-08-10 Microbonds, Inc. High performance IC package and method
KR100702970B1 (ko) 2005-07-06 2007-04-03 삼성전자주식회사 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법
US7456505B2 (en) * 2005-07-29 2008-11-25 Infineon Technologies Ag Integrated circuit chip and integrated device
SG130061A1 (en) * 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US8026129B2 (en) 2006-03-10 2011-09-27 Stats Chippac Ltd. Stacked integrated circuits package system with passive components
CN101410974B (zh) 2006-03-23 2013-02-20 台湾积体电路制造股份有限公司 增强型电子键合引线封装
US20080014678A1 (en) * 2006-07-14 2008-01-17 Texas Instruments Incorporated System and method of attenuating electromagnetic interference with a grounded top film
US7777353B2 (en) * 2006-08-15 2010-08-17 Yamaha Corporation Semiconductor device and wire bonding method therefor
DE102006042775B3 (de) 2006-09-12 2008-03-27 Qimonda Ag Schaltungsmodul und Verfahren zur Herstellung eines Schaltungsmoduls
US7537962B2 (en) * 2006-12-22 2009-05-26 Stats Chippac Ltd. Method of fabricating a shielded stacked integrated circuit package system
US7875985B2 (en) 2006-12-22 2011-01-25 Qimonda Ag Memory device
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US7843021B2 (en) 2008-02-28 2010-11-30 Shandong Gettop Acoustic Co. Ltd. Double-side mountable MEMS package
US8159052B2 (en) * 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US8294249B2 (en) * 2008-08-05 2012-10-23 Integrated Device Technology Inc. Lead frame package
US20100044850A1 (en) 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
KR101257737B1 (ko) 2008-08-22 2013-04-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 메타 물질을 사용하는 임피던스 제어 전기 상호접속
JP2010192680A (ja) 2009-02-18 2010-09-02 Elpida Memory Inc 半導体装置
KR100950511B1 (ko) * 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
JP5590814B2 (ja) 2009-03-30 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US8916958B2 (en) * 2009-04-24 2014-12-23 Infineon Technologies Ag Semiconductor package with multiple chips and substrate in metal cap
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268100A (ja) * 1993-03-12 1994-09-22 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の封止構造および封止方法
JP2001339016A (ja) * 2000-05-30 2001-12-07 Alps Electric Co Ltd 面実装型電子回路ユニット
WO2005010989A1 (en) * 2003-07-30 2005-02-03 Koninklijke Philips Electronics, N.V. Ground arch for wirebond ball grid arrays
JP2005354068A (ja) * 2004-06-08 2005-12-22 Samsung Electronics Co Ltd 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法
JP2006216823A (ja) * 2005-02-04 2006-08-17 Akita Denshi Systems:Kk 半導体装置及びその製造方法並びに電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012520572A (ja) * 2009-03-13 2012-09-06 テッセラ，インコーポレイテッド インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ

Also Published As

Publication number Publication date
EP2406823A2 (en) 2012-01-18
JP5651608B2 (ja) 2015-01-14
US20100230828A1 (en) 2010-09-16
US8575766B2 (en) 2013-11-05
US8269357B2 (en) 2012-09-18
WO2010105157A2 (en) 2010-09-16
US20140103500A1 (en) 2014-04-17
US7923851B2 (en) 2011-04-12
TW201044536A (en) 2010-12-16
US20110095408A1 (en) 2011-04-28
WO2010105157A3 (en) 2012-02-23
US8994195B2 (en) 2015-03-31
CN102449760A (zh) 2012-05-09
US20110101535A1 (en) 2011-05-05
TWI431748B (zh) 2014-03-21
KR100950511B1 (ko) 2010-03-30

Similar Documents

Publication Publication Date Title
JP5651608B2 (ja) インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ
US8415789B2 (en) Three-dimensionally integrated semicondutor device and method for manufacturing the same
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
US8253259B2 (en) Microelectronic assembly with impedance controlled wirebond and reference wirebond
US7968369B2 (en) Microelectronic devices and microelectronic support devices, and associated assemblies and methods
CN202042472U (zh) 具有用于高电流、高频和热量耗散的穿透硅通孔的半导体器件
JP2002184934A (ja) 半導体装置及びその製造方法
US8222725B2 (en) Metal can impedance control structure
JPH11163217A (ja) 半導体装置
US20070145607A1 (en) System to wirebond power signals to flip-chip core
KR20230019926A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN116130444A (zh) 半导体封装装置及其制造方法
JPH09199534A (ja) 半導体装置及びその製造方法、半導体装置用テープキャリア

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130712

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131011

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141117

R150 Certificate of patent or registration of utility model

Ref document number: 5651608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees