JPH06268100A - 半導体装置の封止構造および封止方法 - Google Patents

半導体装置の封止構造および封止方法

Info

Publication number
JPH06268100A
JPH06268100A JP5077473A JP7747393A JPH06268100A JP H06268100 A JPH06268100 A JP H06268100A JP 5077473 A JP5077473 A JP 5077473A JP 7747393 A JP7747393 A JP 7747393A JP H06268100 A JPH06268100 A JP H06268100A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
insulating film
covered
coating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5077473A
Other languages
English (en)
Inventor
Masamichi Mori
正道 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP5077473A priority Critical patent/JPH06268100A/ja
Publication of JPH06268100A publication Critical patent/JPH06268100A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【目的】 隣接するボンディングワイヤどうしで誘起さ
れる漏話電流や、外来の電磁雑音等によって半導体チッ
プの電子回路が誤動作するのを防ぐ。 【構成】 半導体チップボンディング部１１を絶縁膜１
３によって被覆し、この絶縁膜の外面を、導電性被覆材
１４によって覆う。被覆材１４を、接地電位となる部位
に導通させた。ボンディングワイヤ３を同軸ケーブルと
して構成でき、半導体チップ２が導電体によって囲まれ
て電磁シールドが構成される。隣合うボンディングワイ
ヤ３どうしでの電磁的結合が抑止され、半導体チップ２
への外来電磁雑音が遮断される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高速信号が印加される
ＬＳＩ等の装置の封止構造および封止方法に関するもの
である。
【０００２】
【従来の技術】従来の半導体装置の封止構造は、半導体
チップやボンディングワイヤを外部空間から隔離するい
わゆる気密封止に重点をおいて形成されていた。この種
の従来の封止構造を図５および図６によって説明する。
【０００３】図５は従来の半導体装置の封止構造を示す
平面図、図６は図５におけるVI−VI線断面図である。こ
れらの図において、１はセラミックパッケージ等のパッ
ケージ本体、２はこのパッケージ本体１の凹陥部１ａに
載置固定された半導体チップである。この半導体チップ
２は、表面に形成されたボンディングパッド２ａがボン
ディングワイヤ３を介してパッケージ側ボンディングパ
ッド４に接続されている。
【０００４】ボンディングパッド２ａは図５に示すよう
に半導体チップ２の２側部に複数形成され、パッケージ
側ボンディングパッド４はボンディングパッド２ａと隣
合う位置に同数並設されている。５は前記パッケージ本
体１の上部に不図示の蓋体を被せるときに両者の合わせ
部分をシールするためのシールリングである。
【０００５】すなわち、ボンディングワイヤ３は導体が
露出した裸配線であり、このボンディングワイヤ３およ
び半導体チップ２はパッケージ本体１と蓋体との間の空
間に露出していた。
【０００６】
【発明が解決しようとする課題】しかるに、上述した従
来の封止構造では、半導体チップ２が誤動作し易いとい
う問題があった。これは、複数存在するボンディングワ
イヤ３のうち互いに隣合うボンディングワイヤ３どうし
が電磁的に結合し、両者間で漏話電流が誘起されるから
であった。
【０００７】すなわち、図５中に符号Ａで示すボンディ
ングワイヤ３に高速信号が伝搬されると、符号Ｂで示す
隣りのボンディングワイヤ３に前記高速信号の漏話電流
が誘起される。この漏話電流は、信号速度が大きくなれ
ばなるほど大きくなり、隣接ボンディングワイヤ３に接
続された電子回路を誤動作させることになる。
【０００８】また、 図５および図６に示した封止構造
では、半導体チップ２をパッケージ外の環境に対して気
密封止により隔絶することはできるが、電磁シールドす
ることはできなかった。このため、パッケージ内に浸入
した外来電磁雑音によって半導体チップ２の電子回路が
誤動作することもあった。
【０００９】本発明はこのような問題点を解消するため
になされたもので、隣接するボンディングワイヤどうし
で誘起される漏話電流や、外来の電磁雑音等によって半
導体チップの電子回路が誤動作するのを防ぐことを目的
とする。
【００１０】
【課題を解決するための手段】本発明に係る半導体装置
の封止構造は、半導体チップの電極がボンディングワイ
ヤを介してパッケージ側電極に接続された半導体チップ
ボンディング部を絶縁膜によって被覆し、この絶縁膜の
外面を、導電性被覆材によって覆ってなり、この被覆材
を、前記ボンディング部における接地電位となる部位に
導通させたものである。
【００１１】本発明に係る半導体装置の封止方法は、半
導体チップの電極がボンディングワイヤを介してパッケ
ージ側電極に接続された半導体チップボンディング部を
絶縁膜によって被覆し、次いで、前記ボンディング部に
おける接地電位部分の絶縁膜を写真食刻法によって部分
的に取り除き、しかる後、このボンディング部の外面を
導電性被覆材によって被覆するものである。
【００１２】
【作用】本発明によれば、ボンディングワイヤが同軸ケ
ーブルとして構成されると共に、半導体チップの外面が
導電体によって囲まれて電磁シールドが構成される。
【００１３】
【実施例】以下、本発明の一実施例を図１および図２に
よって詳細に説明する。図１は本発明に係る封止構造を
採用した半導体装置の要部を拡大して示す平面図、図２
は図１におけるII−II線断面図である。これらの図にお
いて前記図５および図６で説明したものと同一もしくは
同等部材については、同一符号を付し詳細な説明は省略
する。
【００１４】図１および図２において、１１は半導体チ
ップボンディング部で、この半導体チップボンディング
部１１は、パッケージ本体１における半導体チップ２を
収容する凹陥部からなるパッケージキャビティ１２と、
半導体チップ２と、ボンディングワイヤ３と、パッケー
ジ側ボンディングパッド４等から構成されている。
【００１５】１３は前記半導体チップボンディング部１
１をコーティングする絶縁膜で、この絶縁膜１３は、例
えばエポキシ樹脂やポリイミド樹脂等の絶縁性を有する
樹脂からなり、液体状態の前記樹脂を前記半導体チップ
ボンディング部１１の全域に塗布し、その後に硬化させ
たものである。そして、この絶縁膜１３は、半導体チッ
プボンディング部１１の各構成部材にそれぞれ密着し、
それらを略一定の厚みをもって外表面の全面にわたって
覆っている。なお、この厚みは、絶縁膜１３となる絶縁
樹脂の粘度を変えることによって調整することができ
る。
【００１６】１４は前記絶縁膜１３の外面を覆う被覆材
である。この被覆材１４は、例えばＡｇペースト等の導
電材料からなり、溶融状態の前記導電材料を半導体チッ
プボンディング部１１内に塗布し、そこで硬化させるこ
とによって絶縁膜１３を覆っている。また、この被覆材
１４は図に示すようにパッケージキャビティ１２内がこ
の被覆材１４で満たされるようにパッケージキャビティ
１２に充填されており、パッケージキャビティ１２の上
部開口から上方へ延在する部位がシールリング５に接着
されている。図１においてはこの被覆材１４の充填範囲
をハッチングによって示す。なお、絶縁膜１３を覆うに
当たっては、このようにパッケージキャビティ１２内に
被覆材１４を充填する以外に、絶縁膜１３を被覆材１４
の膜によってコーティングするようにしてもよい。
【００１７】また、被覆材１４が接着するシールリング
５は接地電位とされ、グランド端子として機能するよう
に構成されている。すなわち、このシールリング５に接
着して導通される前記被覆材１４も接地電位となる。
【００１８】このように構成された封止構造では、ワイ
ヤボンディング終了後にパッケージキャビティ１２内を
絶縁膜１３でコーティングし、その後、被覆材１４がパ
ッケージキャビティ１２内に注入される。この封止工程
により、ボンディングワイヤ３が絶縁膜１３，被覆材１
４の順番にコーティングされ、接地された外周導体を有
する同軸ケーブル構造になる。これと共に、半導体チッ
プ２が導電体によって囲まれて電磁シールドが構成され
ることになる。
【００１９】したがって、前記同軸ケーブル構造を構成
する絶縁膜１３の厚みをコーティング時の粘度調整によ
り変えることによって、ボンディングワイヤ３の特性イ
ンピーダンスをチップ電子回路の入力インピーダンスに
整合させることができる。しかも、半導体チップ２に入
射される外来の電磁雑音等が前記電磁シールドによって
遮蔽される。
【００２０】なお、前記実施例では導電性被覆材が導通
される接地電位部分（シールリング）がボンディングパ
ッド以外にあり、このパッドが絶縁膜によって覆われな
い場合について説明したが、接地電位部分がボンディン
グパッドしかなく、しかもそのボンディングパッドが絶
縁膜によって覆われてしまう場合には、図３および図４
に示すように導電性被覆材を接地電位部分に接続する。
【００２１】図３は本発明に係る封止方法によって封止
された半導体装置の要部を拡大して示す平面図、図４は
図３におけるIV−IV線断面図である。これらの図におい
て前記図１および図２で説明したものと同一もしくは同
等部材については、同一符号を付し詳細な説明は省略す
る。
【００２２】図３および図４において、２１は半導体装
置用リードフレームである。このリードフレーム２１
は、半導体チップ２が搭載されるダイボンド部２１ａ
と、このダイボンド部２１ａに隣接するインナーリード
部２１ｂとが一体的に設けられた従来周知のものであ
る。すなわち、ダイボンド部２１ａの２側部にはインナ
ーリード２１ｂと平行に延びるグランド端子２２が一体
成形され、ダイボンド部２１ｂはこのグランド端子２２
を介してインナーリード２１ｂと共に不図示のタイバー
に支持されている。
【００２３】そして、このリードフレーム２１はワイヤ
ボンディング終了後に絶縁膜１３でコーティングされ、
後述する接地用開口工程を経た後に被覆材１４がコーテ
ィングされて封止されている。このリードフレーム２１
は、被覆材１４がコーティングされた後に半導体チップ
ボンディング部１１の全体に不図示のモールド樹脂が成
形されて従来通りに各インナーリード２１ｂがダイボン
ド部２１ａに対して固定される。なお、被覆材１４によ
って充分な剛性が得られる場合にはモールド成形を行わ
なくともよい。
【００２４】前記絶縁膜１３をコーティングした状態で
は、接地電位となる部分（グランド端子２２に導通され
た部分）はその表面が全面にわたって絶縁膜１３によっ
て覆われている。すなわち、被覆材１４を接地させるた
めに絶縁膜コーティング後に接地電位部分の絶縁膜１３
を部分的に除去して接地電位部分を露出させる。この接
地部露出作業は写真食刻法によって行う。絶縁膜１３に
形成された開口部を図中符号２３〜２６で示す。
【００２５】本実施例では、２つのグランド端子２２，
２２を開口２３，２６によって露出させると共に、グラ
ンド端子２２にボンディングワイヤ３を介して導通され
た半導体チップ２上のボンディングパッド２ａを開口２
４，２５によって露出させた。このため、この開口工程
の後に被覆材１４をコーティングすることによって、被
覆材１４は開口部２３〜２６を通ってグランド端子２
２，接地されたボンディングパッド２ａに接着して導通
されることになる。
【００２６】したがって、このようにリードフレーム２
１を使用する場合であっても図１および図２で示した実
施例と同様に、ボンディングワイヤ３が絶縁膜１３，被
覆材１４の順番にコーティングされて接地された外周導
体を有する同軸ケーブル構造になると共に、半導体チッ
プ２が導電体によって囲まれて電磁シールドが構成され
ることになる。
【００２７】なお、上記実施例ではリードフレーム２１
と半導体チップ２の接地電位となる部分の全てを開口２
３〜２６によって露出させて露出部の各々を被覆材１４
に導通させたが、開口は接地電位となる部分の少なくと
も一箇所に設ければよい。本実施例のように、接地電位
の全箇所を開口によって露出させて被覆材１４に導通さ
せる構造を採ると、同軸ケーブル構造とされたボンディ
ングワイヤのインピーダンスをチップ電子回路の入力イ
ンピーダンスに整合させるに当たり、整合性をより一層
高めることができる。
【００２８】
【発明の効果】以上説明したように本発明に係る半導体
装置の封止構造は、半導体チップの電極がボンディング
ワイヤを介してパッケージ側電極に接続された半導体チ
ップボンディング部を絶縁膜によって被覆し、この絶縁
膜の外面を、導電性被覆材によって覆ってなり、この被
覆材を、前記ボンディング部における接地電位となる部
位に導通させたものであり、本発明に係る半導体装置の
封止方法は、半導体チップの電極がボンディングワイヤ
を介してパッケージ側電極に接続された半導体チップボ
ンディング部を絶縁膜によって被覆し、次いで、前記ボ
ンディング部における接地電位部分の絶縁膜を写真食刻
法によって部分的に取り除き、しかる後、このボンディ
ング部の外面を導電性被覆材によって被覆するため、ボ
ンディングワイヤが同軸ケーブルとして構成されると共
に、半導体チップの外面が導電体によって囲まれて電磁
シールドが構成される。
【００２９】したがって、隣合うボンディングワイヤど
うしでの電磁的結合が抑止され、高速信号の漏話電流圧
が低減されるから、漏話電流に起因して半導体チップの
電子回路が誤動作するのを確実に防ぐことができる。こ
れに加え、被覆させる絶縁膜の膜厚を調整することで同
軸ケーブル構造のボンディングワイヤの特性インピーダ
ンスを整合させることができるので、反射による誤動作
も防止することができる。
【００３０】また、半導体チップの周囲に電磁シールド
が構成されるから、外来電磁雑音によってチップ電子回
路が誤動作することを防止することができる。
【００３１】このため、従来の半導体装置に本発明を適
用することによって、高速信号が伝搬される半導体チッ
プを採用することができるようになる。
【図面の簡単な説明】
【図１】本発明に係る封止構造を採用した半導体装置の
要部を拡大して示す平面図である。
【図２】図１におけるII−II線断面図である。
【図３】本発明に係る封止方法によって封止された半導
体装置の要部を拡大して示す平面図である。
【図４】図３におけるIV−IV線断面図である。
【図５】従来の半導体装置の封止構造を示す平面図であ
る。
【図６】図５におけるVI−VI線断面図である。
【符号の説明】
１ パッケージ本体 ２ 半導体チップ ２ａ ボンディングパッド ３ ボンディングワイヤ ４ パッケージ側ボンディングパッド １１ 半導体チップボンディング部 １３ 絶縁膜 １４ 被覆材 ２１ リードフレーム ２２ グランド端子 ２３ 開口 ２４ 開口 ２５ 開口 ２６ 開口
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/29 23/31

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの電極がボンディングワイ
    ヤを介してパッケージ側電極に接続された半導体チップ
    ボンディング部を、このボンディング部の各構成部材に
    それぞれ密着する絶縁膜によって被覆し、この絶縁膜の
    外面を、導電性を有する被覆材によって覆ってなり、こ
    の被覆材を、前記ボンディング部における接地電位とな
    る部位に延在させて導通させたことを特徴とする半導体
    装置の封止構造。
  2. 【請求項２】 半導体チップの電極がボンディングワイ
    ヤを介してパッケージ側電極に接続された半導体チップ
    ボンディング部を、このボンディング部の各構成部材に
    それぞれ密着する絶縁膜によって被覆し、次いで、前記
    ボンディング部における接地電位部分の絶縁膜を写真食
    刻法によって部分的に取り除き、しかる後、このボンデ
    ィング部の外面を導電性を有する被覆材によって被覆す
    ることを特徴とする半導体装置の封止方法。
JP5077473A 1993-03-12 1993-03-12 半導体装置の封止構造および封止方法 Pending JPH06268100A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5077473A JPH06268100A (ja) 1993-03-12 1993-03-12 半導体装置の封止構造および封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5077473A JPH06268100A (ja) 1993-03-12 1993-03-12 半導体装置の封止構造および封止方法

Publications (1)

Publication Number Publication Date
JPH06268100A true JPH06268100A (ja) 1994-09-22

Family

ID=13634962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5077473A Pending JPH06268100A (ja) 1993-03-12 1993-03-12 半導体装置の封止構造および封止方法

Country Status (1)

Country Link
JP (1) JPH06268100A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521978B2 (en) * 2000-01-24 2003-02-18 Infineon Technologies Ag Shielding device and electrical structural part having a shielding device
US7138328B2 (en) * 2002-12-18 2006-11-21 Freescale Semiconductor, Inc. Packaged IC using insulated wire
CN102449760A (zh) * 2009-03-13 2012-05-09 泰塞拉公司 具有阻抗控制接合线和导电参考元件的微电子组件
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8802502B2 (en) 2010-09-16 2014-08-12 Tessera, Inc. TSOP with impedance control
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US9030031B2 (en) 2009-03-13 2015-05-12 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and reference wirebond
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US9704768B2 (en) 2013-12-17 2017-07-11 Mitsubishi Electric Corporation Power semiconductor module
FR3058261A1 (fr) * 2016-11-03 2018-05-04 Stmicroelectronics (Grenoble 2) Sas Procede de realisation d'une connexion electrique entre une puce electronique et une plaque de support et dispositif electronique
FR3058259A1 (fr) * 2016-11-03 2018-05-04 Stmicroelectronics (Grenoble 2) Sas Procede de realisation d'une connexion electrique entre une puce electronique et une plaque de support et dispositif electronique
US10224306B2 (en) 2016-11-03 2019-03-05 Stmicroelectronics (Grenoble 2) Sas Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device
CN114188312A (zh) * 2022-02-17 2022-03-15 甬矽电子(宁波)股份有限公司 封装屏蔽结构和屏蔽结构制作方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521978B2 (en) * 2000-01-24 2003-02-18 Infineon Technologies Ag Shielding device and electrical structural part having a shielding device
US7138328B2 (en) * 2002-12-18 2006-11-21 Freescale Semiconductor, Inc. Packaged IC using insulated wire
US8994195B2 (en) 2009-03-13 2015-03-31 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
CN102449760A (zh) * 2009-03-13 2012-05-09 泰塞拉公司 具有阻抗控制接合线和导电参考元件的微电子组件
JP2012520573A (ja) * 2009-03-13 2012-09-06 テッセラ，インコーポレイテッド インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ
US8575766B2 (en) 2009-03-13 2013-11-05 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US9030031B2 (en) 2009-03-13 2015-05-12 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and reference wirebond
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8981579B2 (en) 2010-09-16 2015-03-17 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer rdl
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8802502B2 (en) 2010-09-16 2014-08-12 Tessera, Inc. TSOP with impedance control
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US9704768B2 (en) 2013-12-17 2017-07-11 Mitsubishi Electric Corporation Power semiconductor module
FR3058259A1 (fr) * 2016-11-03 2018-05-04 Stmicroelectronics (Grenoble 2) Sas Procede de realisation d'une connexion electrique entre une puce electronique et une plaque de support et dispositif electronique
FR3058261A1 (fr) * 2016-11-03 2018-05-04 Stmicroelectronics (Grenoble 2) Sas Procede de realisation d'une connexion electrique entre une puce electronique et une plaque de support et dispositif electronique
EP3319114A1 (fr) * 2016-11-03 2018-05-09 STMicroelectronics (Grenoble 2) SAS Procédé de réalisation d'une connexion électrique entre une puce électronique et une plaque de support et dispositif électronique
EP3319116A1 (fr) * 2016-11-03 2018-05-09 STMicroelectronics (Grenoble 2) SAS Procédé de réalisation d'une connexion électrique entre une puce électronique et une plaque de support et dispositif électronique
CN108022910A (zh) * 2016-11-03 2018-05-11 意法半导体(格勒诺布尔2)公司 用于在电子芯片与载体衬底之间形成电连接的方法以及电子器件
US10224306B2 (en) 2016-11-03 2019-03-05 Stmicroelectronics (Grenoble 2) Sas Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device
US10643970B2 (en) 2016-11-03 2020-05-05 Stmicroelectronics (Grenoble 2) Sas Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device
US11557566B2 (en) 2016-11-03 2023-01-17 Stmicroelectronics (Grenoble 2) Sas Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device
CN114188312A (zh) * 2022-02-17 2022-03-15 甬矽电子(宁波)股份有限公司 封装屏蔽结构和屏蔽结构制作方法
CN114188312B (zh) * 2022-02-17 2022-07-08 甬矽电子(宁波)股份有限公司 封装屏蔽结构和屏蔽结构制作方法

Similar Documents

Publication Publication Date Title
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US5650659A (en) Semiconductor component package assembly including an integral RF/EMI shield
US6601293B1 (en) Method of making an electromagnetic interference shield device
JPH06268100A (ja) 半導体装置の封止構造および封止方法
JPH041503B2 (ja)
JP2002118207A (ja) 半導体パッケージ及びその製造方法
JPH11239037A (ja) 弾性表面波装置
KR101046250B1 (ko) 반도체 패키지의 전자파 차폐장치
JPH10214923A (ja) チップ・オン・ボード遮蔽構造およびその製造方法
KR20190091799A (ko) 반도체 패키지 및 제조 방법
KR101070814B1 (ko) 반도체패키지 및 그 제조방법
JPS6394645A (ja) 電子装置
JPH07111299A (ja) 混成集積回路
JP2689467B2 (ja) 半導体集積回路装置のパッケージ
US7049689B2 (en) Chip on glass package
JP2734424B2 (ja) 半導体装置
JP2000058579A (ja) 半導体装置およびその製造方法
JPH05129476A (ja) 半導体装置およびその製造方法
JPH06326218A (ja) 半導体装置
US5596172A (en) Planar encapsulation process
JP3141020B2 (ja) 半導体装置の製造方法及び半導体装置
JPH02105557A (ja) 樹脂封止型半導体装置
JPS63244631A (ja) 混成集積回路装置の製造方法
JPS6239036A (ja) ハイブリツドｉｃ
JPS6353939A (ja) 電子装置およびその製造方法