JPH06326218A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06326218A JPH06326218A JP13103393A JP13103393A JPH06326218A JP H06326218 A JPH06326218 A JP H06326218A JP 13103393 A JP13103393 A JP 13103393A JP 13103393 A JP13103393 A JP 13103393A JP H06326218 A JPH06326218 A JP H06326218A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal film
- package
- electromagnetic shielding
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
(57)【要約】
【目的】 容易に且つ低コストで電磁遮蔽機能をもたせ
るようにした半導体装置を提供する。 【構成】 リードフレーム１にＩＣチップ２を搭載し、
金属細線３で接続を行ったのち、封止用樹脂でモールド
封止を行ってモールドパッケージ４を形成し、該モール
ドパッケージ４の表面に、直接導電性ポリマーペースト
を印刷し、加熱硬化して金属膜５を形成し、電磁遮蔽機
能をもつ半導体装置を構成する。
るようにした半導体装置を提供する。 【構成】 リードフレーム１にＩＣチップ２を搭載し、
金属細線３で接続を行ったのち、封止用樹脂でモールド
封止を行ってモールドパッケージ４を形成し、該モール
ドパッケージ４の表面に、直接導電性ポリマーペースト
を印刷し、加熱硬化して金属膜５を形成し、電磁遮蔽機
能をもつ半導体装置を構成する。
Description
【０００１】
【産業上の利用分野】この発明は、高速動作のリニアＩ
Ｃ，デジタルＩＣ等の半導体装置に関し、特にノイズ対
策を施した半導体装置に関する。
Ｃ，デジタルＩＣ等の半導体装置に関し、特にノイズ対
策を施した半導体装置に関する。
【０００２】
【従来の技術】一般に、高速動作を行うリニアＩＣやデ
ジタルＩＣにおいては電磁波を発生するが、従来、かか
る高速動作を行うＩＣから発生する電磁波を遮蔽するた
めに、例えば図２の（Ａ）に示すように、ＩＣパッケー
ジ101 に金属キャップ102 を被せ、この金属キャップ10
2 を接地させる構成が採用されていた。
ジタルＩＣにおいては電磁波を発生するが、従来、かか
る高速動作を行うＩＣから発生する電磁波を遮蔽するた
めに、例えば図２の（Ａ）に示すように、ＩＣパッケー
ジ101 に金属キャップ102 を被せ、この金属キャップ10
2 を接地させる構成が採用されていた。
【０００３】また、この金属キャップによる遮蔽方式の
改良策として、図２の（Ｂ）に示すように、樹脂封止パ
ッケージ201 の表面に直接金属薄膜202 をスパッタリン
グあるいは無電解メッキによって形成し、この金属薄膜
202 を接地することによって電磁遮蔽する方法が、特開
平１−１１５１４５号において、提案されている。
改良策として、図２の（Ｂ）に示すように、樹脂封止パ
ッケージ201 の表面に直接金属薄膜202 をスパッタリン
グあるいは無電解メッキによって形成し、この金属薄膜
202 を接地することによって電磁遮蔽する方法が、特開
平１−１１５１４５号において、提案されている。
【０００４】
【発明が解決しようとする課題】ところで、従来の金属
キャップを用いてパッケージを電磁遮蔽する手段は、遮
蔽効果は大きいけれども、その電磁遮蔽を施した半導体
装置の製造コストが高くなり、組立工数，実装スペース
の増加を招くなどの欠点がある。一方、樹脂封止パッケ
ージにスパッタリング又は無電解メッキにより金属膜を
形成する手段は、スパッタ装置あるいはメッキ装置が必
要となり、金属膜を簡単且つ容易に形成できず、コスト
高になるなどの欠点がある。
キャップを用いてパッケージを電磁遮蔽する手段は、遮
蔽効果は大きいけれども、その電磁遮蔽を施した半導体
装置の製造コストが高くなり、組立工数，実装スペース
の増加を招くなどの欠点がある。一方、樹脂封止パッケ
ージにスパッタリング又は無電解メッキにより金属膜を
形成する手段は、スパッタ装置あるいはメッキ装置が必
要となり、金属膜を簡単且つ容易に形成できず、コスト
高になるなどの欠点がある。
【０００５】本発明は、従来の電磁遮蔽を施した半導体
装置における上記問題点を解消するためになされたもの
で、容易に且つ低コストで電磁遮蔽機能をもたせるよう
にした半導体装置を提供することを目的とする。
装置における上記問題点を解消するためになされたもの
で、容易に且つ低コストで電磁遮蔽機能をもたせるよう
にした半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、集積回路を封入したパッケージ
の表面に金属膜を形成し、該金属膜を接地して電磁遮蔽
機能をもたせるようにした半導体装置において、前記金
属膜を導電性ポリマーペーストの印刷により形成するも
のである。
決するため、本発明は、集積回路を封入したパッケージ
の表面に金属膜を形成し、該金属膜を接地して電磁遮蔽
機能をもたせるようにした半導体装置において、前記金
属膜を導電性ポリマーペーストの印刷により形成するも
のである。
【０００７】このようにパッケージ表面への金属膜を導
電性ポリマーペーストの印刷で形成するようにしている
ので、パッケージの電磁遮蔽を金属キャップを用いて行
ったり、メッキやスパッタリングにより形成した金属膜
で行ったりする従来例に比べ、容易に且つ低コストで電
磁遮蔽を施した半導体装置を実現することができる。
電性ポリマーペーストの印刷で形成するようにしている
ので、パッケージの電磁遮蔽を金属キャップを用いて行
ったり、メッキやスパッタリングにより形成した金属膜
で行ったりする従来例に比べ、容易に且つ低コストで電
磁遮蔽を施した半導体装置を実現することができる。
【０００８】
【実施例】次に、実施例について説明する。図１の
（Ａ）は本発明に係る半導体装置の実施例を示す断面図
である。図において、１はリードフレームで、該リード
フレーム１にＩＣチップ２を搭載し、金属細線３で接続
を行ったのちに、封止用樹脂でモールド封止を行ってモ
ールドパッケージ４を形成する。そしてモールドパッケ
ージ４の表面に、直接導電性ポリマーペースト（ＰＴ
Ｆ）を印刷し、加熱硬化し金属膜５を形成する。そし
て、この金属膜５をアースに接続することにより、ＩＣ
チップ２より放射される電磁波を遮蔽することができる
ようになっている。
（Ａ）は本発明に係る半導体装置の実施例を示す断面図
である。図において、１はリードフレームで、該リード
フレーム１にＩＣチップ２を搭載し、金属細線３で接続
を行ったのちに、封止用樹脂でモールド封止を行ってモ
ールドパッケージ４を形成する。そしてモールドパッケ
ージ４の表面に、直接導電性ポリマーペースト（ＰＴ
Ｆ）を印刷し、加熱硬化し金属膜５を形成する。そし
て、この金属膜５をアースに接続することにより、ＩＣ
チップ２より放射される電磁波を遮蔽することができる
ようになっている。
【０００９】このように、単に導電性ポリマーペースト
を印刷して金属膜５を形成するようにしているので、金
属キャップや、メッキ装置あるいはスパッタ装置は不要
となり、組立工数の増加を招くことなく、短時間で容易
に金属膜を形成することができる。
を印刷して金属膜５を形成するようにしているので、金
属キャップや、メッキ装置あるいはスパッタ装置は不要
となり、組立工数の増加を招くことなく、短時間で容易
に金属膜を形成することができる。
【００１０】上記実施例では、ＩＣチップ単体をリード
フレームに搭載してモールド封止した半導体装置に本発
明を適用したものを示したが、本発明は、例えば図１の
（Ｂ）に示すように、配線基板11にＩＣチップ２や周辺
回路部品12を接続した混成集積回路13をリードフレーム
１に搭載し、同様に金属細線３で接続を行ったのち、封
止用樹脂でモールド封止を行ってモールドパッケージ４
を形成してなる半導体装置にも適用することができ、こ
の場合も、モールドパッケージ４の表面に導電性ポリマ
ーペーストを印刷し、加熱硬化して金属膜５を形成する
ことにより、本発明に係る電磁遮蔽機能を有する半導体
装置が得られる。
フレームに搭載してモールド封止した半導体装置に本発
明を適用したものを示したが、本発明は、例えば図１の
（Ｂ）に示すように、配線基板11にＩＣチップ２や周辺
回路部品12を接続した混成集積回路13をリードフレーム
１に搭載し、同様に金属細線３で接続を行ったのち、封
止用樹脂でモールド封止を行ってモールドパッケージ４
を形成してなる半導体装置にも適用することができ、こ
の場合も、モールドパッケージ４の表面に導電性ポリマ
ーペーストを印刷し、加熱硬化して金属膜５を形成する
ことにより、本発明に係る電磁遮蔽機能を有する半導体
装置が得られる。
【００１１】また、図１の（Ｃ）に示すように、セラミ
ックパッケージ21を有する半導体装置にも、本発明を適
用することができる。すなわち、セラミックパッケージ
21上にＩＣチップ２を接着し、金属細線３で接続を行っ
たのち、封止用蓋22をセラミックパッケージ21に載せて
封止し、封止用蓋22の表面に導電性ポリマーペーストを
印刷し、加熱硬化して金属膜５を形成し、電磁遮蔽機能
を有する半導体装置を得ることができる。なお23はセラ
ミックパッケージ21に設けたアウターリードである。
ックパッケージ21を有する半導体装置にも、本発明を適
用することができる。すなわち、セラミックパッケージ
21上にＩＣチップ２を接着し、金属細線３で接続を行っ
たのち、封止用蓋22をセラミックパッケージ21に載せて
封止し、封止用蓋22の表面に導電性ポリマーペーストを
印刷し、加熱硬化して金属膜５を形成し、電磁遮蔽機能
を有する半導体装置を得ることができる。なお23はセラ
ミックパッケージ21に設けたアウターリードである。
【００１２】上記各実施例における金属膜５とアースと
の接続は、リードフレーム１を用いている場合は、リー
ドフレーム１のアース用リードを介して接地を行うこと
ができ、また半導体装置の実装される基板のアースへ直
接接続するようにしてもよい。
の接続は、リードフレーム１を用いている場合は、リー
ドフレーム１のアース用リードを介して接地を行うこと
ができ、また半導体装置の実装される基板のアースへ直
接接続するようにしてもよい。
【００１３】また図１の（Ａ）〜（Ｃ）に示した各実施
例において、パッケージ裏面にも金属膜を形成し接地さ
せることにより、遮蔽効果をより一層向上させることが
できる。
例において、パッケージ裏面にも金属膜を形成し接地さ
せることにより、遮蔽効果をより一層向上させることが
できる。
【００１４】
【発明の効果】以上、実施例に基づいて説明したよう
に、本発明によれば、メッキ装置やスパッタ装置を用い
ることなく、簡単に且つ低コストで集積回路パッケージ
の表面に電磁遮蔽用の金属膜を形成することができ、そ
して該金属膜を接地することにより、金属キャップを用
いることなく集積回路より放射される電磁波を遮蔽する
ことができ、低コストで周辺部への誤動作等の影響を回
避できる半導体装置を実現することができる。
に、本発明によれば、メッキ装置やスパッタ装置を用い
ることなく、簡単に且つ低コストで集積回路パッケージ
の表面に電磁遮蔽用の金属膜を形成することができ、そ
して該金属膜を接地することにより、金属キャップを用
いることなく集積回路より放射される電磁波を遮蔽する
ことができ、低コストで周辺部への誤動作等の影響を回
避できる半導体装置を実現することができる。
【図１】本発明に係る半導体装置の実施例を示す断面図
である。
である。
【図２】従来の電磁遮蔽機能をもたせた半導体装置の構
成例を示す斜視図である。
成例を示す斜視図である。
１ リードフレーム ２ ＩＣチップ ３ 金属細線 ４ モールドパッケージ ５ 金属膜 11 配線基板 12 周辺回路部品 13 混成集積回路 21 セラミックパッケージ 22 封止用蓋
Claims (1)
- 【請求項１】 集積回路を封入したパッケージの表面に
金属膜を形成し、該金属膜を接地して電磁遮蔽機能をも
たせるようにした半導体装置において、前記金属膜を導
電性ポリマーペーストの印刷により形成したことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13103393A JPH06326218A (ja) | 1993-05-10 | 1993-05-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13103393A JPH06326218A (ja) | 1993-05-10 | 1993-05-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326218A true JPH06326218A (ja) | 1994-11-25 |
Family
ID=15048455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13103393A Withdrawn JPH06326218A (ja) | 1993-05-10 | 1993-05-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326218A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999062119A1 (en) * | 1998-05-22 | 1999-12-02 | Amkor Technology, Inc. | Rf shielded electronic device |
| US6228676B1 (en) | 1996-10-31 | 2001-05-08 | Amkor Technology, Inc. | Near chip size integrated circuit package |
| US6472598B1 (en) | 1998-08-28 | 2002-10-29 | Amkor Technology, Inc. | Electromagnetic interference shield device with conductive encapsulant and dam |
| US6614102B1 (en) | 2001-05-04 | 2003-09-02 | Amkor Technology, Inc. | Shielded semiconductor leadframe package |
| US6962829B2 (en) | 1996-10-31 | 2005-11-08 | Amkor Technology, Inc. | Method of making near chip size integrated circuit package |
| JP2008515189A (ja) * | 2004-09-28 | 2008-05-08 | フリースケール セミコンダクター インコーポレイテッド | 半導体パッケージを形成する方法、及びパッケージ構造 |
| TWI471985B (zh) * | 2009-02-19 | 2015-02-01 | Advanced Semiconductor Eng | 晶片封裝體及其製作方法 |
-
1993
- 1993-05-10 JP JP13103393A patent/JPH06326218A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150193A (en) * | 1996-10-31 | 2000-11-21 | Amkor Technology, Inc. | RF shielded device |
| US6228676B1 (en) | 1996-10-31 | 2001-05-08 | Amkor Technology, Inc. | Near chip size integrated circuit package |
| US6962829B2 (en) | 1996-10-31 | 2005-11-08 | Amkor Technology, Inc. | Method of making near chip size integrated circuit package |
| WO1999062119A1 (en) * | 1998-05-22 | 1999-12-02 | Amkor Technology, Inc. | Rf shielded electronic device |
| US6472598B1 (en) | 1998-08-28 | 2002-10-29 | Amkor Technology, Inc. | Electromagnetic interference shield device with conductive encapsulant and dam |
| US6601293B1 (en) | 1998-08-28 | 2003-08-05 | Amkor Technology, Inc. | Method of making an electromagnetic interference shield device |
| US6614102B1 (en) | 2001-05-04 | 2003-09-02 | Amkor Technology, Inc. | Shielded semiconductor leadframe package |
| JP2008515189A (ja) * | 2004-09-28 | 2008-05-08 | フリースケール セミコンダクター インコーポレイテッド | 半導体パッケージを形成する方法、及びパッケージ構造 |
| TWI471985B (zh) * | 2009-02-19 | 2015-02-01 | Advanced Semiconductor Eng | 晶片封裝體及其製作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5650659A (en) | Semiconductor component package assembly including an integral RF/EMI shield | |
| JP3061954B2 (ja) | 半導体装置 | |
| US5436203A (en) | Shielded liquid encapsulated semiconductor device and method for making the same | |
| US5557142A (en) | Shielded semiconductor device package | |
| JP2002524858A (ja) | 電磁干渉シールド装置及び方法 | |
| JP2003318311A (ja) | 半導体装置及びその製造方法 | |
| JPH06275741A (ja) | 半導体装置 | |
| JPH06326218A (ja) | 半導体装置 | |
| JP2895504B2 (ja) | 半導体装置 | |
| JPH1167947A (ja) | ハイブリッド集積回路装置の表面実装方法及びハイブリッド集積回路装置及びハイブリッド集積回路装置の実装体 | |
| JPH01248547A (ja) | 半導体集積回路装置のパッケージ | |
| JP2734424B2 (ja) | 半導体装置 | |
| JP2845218B2 (ja) | 電子部品の実装構造およびその製造方法 | |
| JP2924498B2 (ja) | 半導体装置 | |
| JP3396541B2 (ja) | 混成集積回路装置を搭載した回路基板 | |
| JP6494723B2 (ja) | 半導体パッケージ | |
| JP3141020B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS62235799A (ja) | 混成集積回路装置 | |
| JPH0547962A (ja) | 半導体装置のシールド方法及び半導体装置 | |
| JPH03253062A (ja) | 集積回路装置 | |
| JPH03255655A (ja) | 半導体装置 | |
| JP2867710B2 (ja) | プラスチック・ピン・グリッド・アレイ | |
| JPH0653346A (ja) | 半導体装置 | |
| KR0163214B1 (ko) | 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법 | |
| JPH0672243U (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |