JPH06275741A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06275741A
JPH06275741A JP5085256A JP8525693A JPH06275741A JP H06275741 A JPH06275741 A JP H06275741A JP 5085256 A JP5085256 A JP 5085256A JP 8525693 A JP8525693 A JP 8525693A JP H06275741 A JPH06275741 A JP H06275741A
Authority
JP
Japan
Prior art keywords
semiconductor device
island
resin
conductive layer
electromagnetic wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5085256A
Other languages
English (en)
Inventor
Hidekatsu Sekine
秀克 関根
Taketo Tsukamoto
健人 塚本
Toshio Ofusa
俊雄 大房
Tatsuhiro Okano
達広 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP5085256A priority Critical patent/JPH06275741A/ja
Publication of JPH06275741A publication Critical patent/JPH06275741A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 外部からの電磁波ノイズによる半導体装置の
誤動作を防止するとともに、半導体装置がその外部に対
する電磁波障害の源となることを防止する。更に、半導
体装置に高い放熱性を付与する。 【構成】 アイランド１上に半導体素子２を配設し、更
に樹脂封止することにより得られる半導体装置に対し、
封止樹脂６の表面及び／又は内部に電磁波シールド材と
して導電層７を形成する。この場合、導電層７とアイラ
ンド１とを高熱伝導率を達成するように接続することが
好ましい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ＬＳＩやＶＬＳＩな
どの半導体チップを実装した半導体装置に関する。より
詳しくは、効果的に電磁波シールドされ、且つ放熱性に
も優れた半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置においては、その断面
である図７に示すように、アイランド１上に半導体素子
２を銀ペーストなどの接着剤により接着し、半導体素子
２の電極パッド３とリード４のインナーリード４ａとを
ワイヤーボンディング法により金などのワイヤー５で接
続し、リード４のアウターリード４ｂ以外の部分をエポ
キシ系樹脂などの絶縁性の封止樹脂６により樹脂封止す
ることが行われている。この場合、半導体素子２が作動
して発した熱の多くは、アイランド１に伝導し、アイラ
ンド１の吊りリード（図示せず）から外部へと放熱さ
れ、半導体装置の温度上昇が抑制されている。
【０００３】
【発明が解決しようとする課題】ところで、一般に半導
体装置の集積度が高まるにつれ、その処理能力が向上し
て処理速度が高まるが、それと相反するように信号レベ
ルが小さくなり、また信号電流も小さくなり、従って、
半導体装置が種々のノイズの影響を受け易くなるという
傾向がある。特に、外部から半導体装置に侵入する電磁
波ノイズのレベルが、半導体装置の制御信号レベルに近
接したものになると、半導体装置の誤動作を生じる場合
がある。図７に示した従来の半導体装置は、このような
電磁波ノイズに対して無防備であり、従って電磁波ノイ
ズによる誤動作の問題が重大となっていた。
【０００４】また、半導体素子に組み込まれる素子の中
には発振機能を有するものがあり、従って図７に示すよ
うな従来の半導体装置の殆どは、外部の半導体装置等に
影響を及ぼすような電磁波ノイズの発生源、即ち電磁障
害の源となるという問題があった。
【０００５】また、半導体装置の集積度が高まるにつ
れ、その消費電力が増大して半導体装置の発熱量が増大
し、その結果、アイランドに接続されている吊りリード
により外部へ放熱しても半導体装置の温度上昇を十分に
抑制することができないという問題があった。
【０００６】この発明は、以上のような従来技術の問題
点を解決しようとするものであり、外部からの電磁波ノ
イズによる半導体装置の誤動作を防止するとともに、半
導体装置がその外部に対する電磁波障害の源とならない
ようにすることを第一の目的とする。また、この発明
は、第一の目的に加えて、更に半導体装置に高い放熱性
を実現することを第二の目的とする。
【０００７】
【課題を解決するための手段】この発明者らは、半導体
装置を電磁波シールドすることにより上述の第一の目的
が達成でき、更に、電磁波シールドとして用いた材料
を、半導体装置の放熱性が向上するように利用すること
により第二の目的が達成できることを見出し、この発明
を完成させるに至った。
【０００８】即ち、この発明は、アイランド上に配設さ
れた半導体素子が樹脂封止されてなる半導体装置におい
て、封止樹脂の表面及び／又は内部に電磁波シールド用
の導電層が形成されていることを特徴とする半導体装置
を提供する。
【０００９】この場合、該導電層とアイランドとを接続
し両者の間で高い熱伝導率が達成できるようにすること
が好ましい。
【００１０】なお、この発明において、電磁波シールド
材として封止樹脂表面又は内部に導電層を形成するこ
と、あるいはさらにそのような導電層とアイランドとを
接続すること以外の発明の構成は、従来と同様とするこ
とができる。
【００１１】以下、この発明を図面に基づいて詳細に説
明する。なお、図において同じ番号は同じ又は同等の構
成要素を示している。
【００１２】図１は、この発明の好ましい実施例の半導
体装置の断面図である。同図にあるように、この実施例
の半導体装置においては、アイランド１に半導体素子２
が接着剤等で固定され、その周囲に半導体装置の外部端
子となるリード４が配され、そのインナーリード４ａと
半導体素子２の電極パッド３とがワイヤー５で接続さ
れ、これらが絶縁性の封止樹脂６により封止され、アウ
ターリード４ｂが封止樹脂６から露出している。更に、
封止樹脂６の表面には電磁波シールド機能を有する導電
層７が形成されている。このとき、導電層７とリード４
との間には、両者を電気的に絶縁するために絶縁層８が
設けられている。
【００１３】この実施例を特徴づける導電層７は、電磁
波シールド効果を有する任意の材料から形成することが
でき、例えば、無電解メッキ法、真空蒸着法、スパッタ
リング法などにより形成できる金属層や、プラスチック
用射出成形法や塗工法などにより形成できる導電性樹脂
層などを例示することができる。導電性樹脂層の例とし
ては、図２に示すように、封止樹脂６上に形成された、
カーボンブラック、グラファイト、ニッケルコート樹脂
粒子あるいは金属繊維などの導電粒子９が絶縁性樹脂１
０に分散した導電性樹脂層１１を例示することができ
る。
【００１４】図１及び図２においては、導電層７が封止
樹脂６の表面に形成されている例を示したが、この発明
の半導体装置はそれに限られず、図３に示すように、封
止樹脂６の内部に導電層７を形成してもよい。また、複
数の導電層を形成してもよく、例えば、図４に示すよう
に、内部と表面とに同時に導電層７を形成してもよい。
【００１５】また、この発明において、半導体素子２が
発した熱をアイランド１を通じて外部に放熱できるよう
するために、導電層７とアイランド１とを接触させたり
（図５）、両者を熱伝導のためのリードで接続すること
が好ましい。これにより、半導体装置の放熱性を向上さ
せることができる。
【００１６】この発明の半導体装置は常法により製造す
ることができる。例えば、図１に示した半導体装置は以
下に説明するように製造することができる。
【００１７】即ち、まず図６（ａ）に示すように、一般
的な銅や４２アロイなどのリードフレーム１２を用意
し、そのインナーリード４ａに銀メッキを施す。この
際、半導体装置の短絡を確実に防止するために、銀メッ
キ層１３、アウターリード４ｂ及びアイランド１以外の
リードフレーム１２表面にポリイミド層１３を形成して
おくことが好ましい。
【００１８】次に、このようなリードフーム１２のアイ
ランド１に銀ペーストなどの接着剤により半導体素子２
を固定し、インナーリード４ａの銀メッキ層１２と半導
体素子２の電極パッド３とをワイヤーボンディングによ
り金などのワイヤー５で接続する（図６（ｂ））。
【００１９】次に、熱硬化型エポキシ樹脂を用いて射出
成形法により図６（ｃ）に示すように封止樹脂６を形成
する。 更に、この封止樹脂６の上に、スパッタリング
法により銅の薄膜を設け、電磁波シールド用の導電層７
を形成する（図６（ｄ））。なお、アイランド１の裏面
の一部に封止樹脂６を形成しないようにすると、アイラ
ンド１と導電層７とを接触させることができ、半導体装
置の放熱性を改善することができる。
【００２０】この後は、リードフレーム１２の枠を除去
することにより半導体装置を製造することができる。
【００２１】なお、アイランド上に一つの半導体素子を
直接に搭載する例を説明したが、この発明はそれに限ら
ず、プリント基板に複数の半導体素子を搭載し、そのプ
リント基板をアイランドに固定するマルチチップモジュ
ールの半導体装置に適用することができ、この場合には
特に放熱性の点で有利となる。
【００２２】
【作用】この発明の半導体装置においては、封止樹脂の
表面もしくは内部に電磁波シールド機能を有する導電層
が形成されているので、外部からの電磁波ノイズの影響
を低減させることが可能となる。同時に、それ自身が外
部に対して電磁波障害の源となることを防止することが
可能となる。更に、この導電層と半導体素子を搭載する
アイランドとを容易に熱伝導できるように接続すれば、
導電層からも熱を放熱することが可能となる。
【００２３】
【実施例】以下、この発明を実施例により更に詳細に説
明する。
【００２４】実施例１ 図６（ａ）に示すような銅のリードフレーム（厚さ０．
１５０ｍｍ、インナーリードピッチ０．２００ｍｍ、２
５６ピン）のインナーリードの片面に、電気メッキ法に
より厚さ約６μｍの銀層を形成した。この際、銀層を形
成すべき部分、アウターリード及びアイランドを除いた
リードフレーム上に電着法によりポリイミド層を形成し
ておいた。
【００２５】次にこのリードフレームのアイランド上に
銀ペースト（ＣＲＭ−１０３５Ｔ、住友ベークライト株
式会社製）により半導体素子を搭載し、更にワイヤーボ
ンディング法により、インナーリードの銀層と半導体素
子の電極パッドとを金ワイヤーで接続した。
【００２６】ついで、アウターリードを治具によりマス
クし、封止用熱硬化型エポキシ樹脂（ＥＭＥ−６３０
０、住友ベークライト株式会社製）を用い、射出成形法
により図６（ｃ）に示すように樹脂封止を行った。
【００２７】更に、この封止樹脂の表面にスパッタリン
グ法により厚さ約１０〜１５μｍの電磁波シールド用の
銅層を形成した。
【００２８】最後に、リードフレームの枠を除去するこ
とにより図１に示すような半導体装置を製造した。得ら
れた半導体装置は、外部からの電磁波ノイズの影響を受
けにくく、また外部に対して電磁波障害を及ぼしにくい
ものであった。
【００２９】実施例２ 実施例１と同様のリードフレームのインナーリードの片
面に、電気メッキ法により厚さ約６μｍの銀層を形成し
た。この際、銀層を形成すべき部分、アウターリード及
びアイランドを除いたリードフレーム上に電着法により
ポリイミド層を形成しておいた。
【００３０】得られたリードフレームのアイランドに半
導体素子を搭載し、インナーリードの銀層と半導体素子
の電極パッドとを金ワイヤーで接続した。
【００３１】得られたリードフレームに対し、、封止用
熱硬化型エポキシ樹脂（ＥＭＥ−６３００、住友ベーク
ライト株式会社製）を用い、射出成形法により樹脂封止
を行った。このとき、半導体素子が搭載されていないア
イランドの裏面の少なくとも一部は露出するようにし
た。
【００３２】次に、アウターリードを治具によりマスク
し、実施例１と同様に封止樹脂の表面にスパッタリング
法により厚さ約１０〜１５μｍの電磁波シールド用の銅
層を形成した。更に、同じ封止樹脂を用いて全体を樹脂
封止した。最後に、リードフレームの枠を除去すること
により図５に示すように、封止樹脂の内部に導電層が形
成され、その導電層の一部がアイランドの裏面に接して
いる半導体装置を製造した。得られた半導体装置は、外
部からの電磁波ノイズの影響を受けにくく、また外部に
対してへ電磁波障害を及ぼしにくいものであった。ま
た、放熱性も一段と改善された。
【００３３】実施例３ 実施例１と同様のリードフレームのインナーリードに、
電気メッキ法により厚さ約６μｍの銀層を形成した。こ
の際、銀層を形成すべき部分、アウターリード及びアイ
ランドを除いたリードフレーム上に電着法によりポリイ
ミド層を形成しておいた。
【００３４】得られたリードフレームのアイランドに、
半導体素子を搭載し、インナーリードの銀層と半導体素
子の電極パッドとを金ワイヤーで接続した。
【００３５】得られたリードフレームに対し、封止用熱
硬化型エポキシ樹脂（ＥＭＥ−６３００、住友ベークラ
イト株式会社製）を用い、射出成形法により樹脂封止を
行った。
【００３６】次に、この封止樹脂上に、上述の封止用熱
硬化型エポキシ樹脂にカーボンブラック（ダイヤブラッ
クＨ、三菱化成株式会社製）を７０重量％含有させた導
電性樹脂組成物を射出成形法により乾燥厚１００μｍと
なるように層状に形成した。最後に、リードフレームの
枠を除去することにより図２に示すような半導体装置を
製造した。得られた半導体装置は、外部からの電磁波ノ
イズの影響を受けにくく、また外部へ電磁波障害を及ぼ
しにくいものであった。
【００３７】
【発明の効果】この発明によれば、外部からの電磁波ノ
イズによる半導体装置の誤動作を防止できるとともに、
半導体装置がその外部に対して電磁波障害の源となるこ
とを防止することができる。更に、半導体装置に高い放
熱性を実現することもできる。
【図面の簡単な説明】
【図１】この発明の半導体装置の断面図である。
【図２】この発明の半導体装置の断面図である。
【図３】この発明の半導体装置の断面図である。
【図４】この発明の半導体装置の断面図である。
【図５】この発明の半導体装置の断面図である。
【図６】この発明の半導体装置の製造工程図である。
【図７】従来の半導体装置の断面図である。
【符号の説明】
１ アイランド ２ 半導体素子 ３ 電極パッド ４ リード ４ａ インナーリード ４ｂ アウターリード ５ ワイヤー ６ 封止樹脂 ７ 導電層 ８ 絶縁層 ９ 導電粒子 １１ 導電性樹脂層 １２ リードフレーム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡野 達広 東京都台東区台東一丁目５番１号 凸版印 刷株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 アイランド上に配設された半導体素子が
    樹脂封止されてなる半導体装置において、封止樹脂の表
    面及び／又は内部に電磁波シールド用の導電層が形成さ
    れていることを特徴とする半導体装置。
  2. 【請求項２】 該導電層とアイランドとが接続されてい
    る請求項１記載の半導体装置。
JP5085256A 1993-03-19 1993-03-19 半導体装置 Pending JPH06275741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5085256A JPH06275741A (ja) 1993-03-19 1993-03-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5085256A JPH06275741A (ja) 1993-03-19 1993-03-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH06275741A true JPH06275741A (ja) 1994-09-30

Family

ID=13853497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5085256A Pending JPH06275741A (ja) 1993-03-19 1993-03-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH06275741A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06254633A (ja) * 1993-03-08 1994-09-13 Uchinuki:Kk 打抜き加工装置
KR20010069478A (ko) * 2001-03-27 2001-07-25 김영선 금속 봉합된 플라스틱 패캐지(피피엠에스)
DE10317790A1 (de) * 2003-04-16 2004-11-04 Tesa Ag Doppelseitiges Klebeband, insbesondere auch für das wiederablösbare Verkleben von flexiblen CDs auf gekrümmten Oberflächen
JP2005072392A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 電子装置の製造方法
WO2005071746A1 (ja) * 2004-01-21 2005-08-04 Pioneer Corporation 半導体装置およびその製造方法
JP2006272876A (ja) * 2005-03-30 2006-10-12 Takiron Co Ltd 導電体
WO2006126441A1 (ja) * 2005-05-26 2006-11-30 Murata Manufacturing Co., Ltd. 電子部品用パッケージ、このパッケージを使用した電子部品、および電子部品用パッケージの製造方法
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
JP2009060071A (ja) * 2007-08-31 2009-03-19 Yiguang Electronic Ind Co Ltd 電磁干渉を防止する電子装置およびその製造方法
JP2010040689A (ja) * 2008-08-04 2010-02-18 Taiyo Yuden Co Ltd 回路モジュール及び回路モジュールの製造方法
JP2010123711A (ja) * 2008-11-19 2010-06-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
US9601408B2 (en) 2012-10-25 2017-03-21 Mitsubishi Electric Corporation Semiconductor device
JPWO2016092893A1 (ja) * 2014-12-12 2017-04-27 株式会社メイコー モールド回路モジュール及びその製造方法
CN106981477A (zh) * 2016-01-19 2017-07-25 三菱电机株式会社 半导体装置
KR20180008307A (ko) * 2016-07-14 2018-01-24 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치, 반도체 장치의 제조 방법, 반도체 봉지용 에폭시 수지 조성물 및 수지 세트
US12113029B2 (en) 2019-04-05 2024-10-08 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06254633A (ja) * 1993-03-08 1994-09-13 Uchinuki:Kk 打抜き加工装置
KR20010069478A (ko) * 2001-03-27 2001-07-25 김영선 금속 봉합된 플라스틱 패캐지(피피엠에스)
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
DE10317790A1 (de) * 2003-04-16 2004-11-04 Tesa Ag Doppelseitiges Klebeband, insbesondere auch für das wiederablösbare Verkleben von flexiblen CDs auf gekrümmten Oberflächen
JP2005072392A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 電子装置の製造方法
CN100446226C (zh) * 2004-01-21 2008-12-24 先锋株式会社 半导体器件及其制造方法
WO2005071746A1 (ja) * 2004-01-21 2005-08-04 Pioneer Corporation 半導体装置およびその製造方法
KR100853242B1 (ko) * 2004-01-21 2008-08-20 파이오니아 가부시키가이샤 반도체 장치 및 그 제조방법
JP2006272876A (ja) * 2005-03-30 2006-10-12 Takiron Co Ltd 導電体
US7713783B2 (en) 2005-05-26 2010-05-11 Murata Manufacturing Co., Ltd. Electronic component package, electronic component using the package, and method for manufacturing electronic component package
WO2006126441A1 (ja) * 2005-05-26 2006-11-30 Murata Manufacturing Co., Ltd. 電子部品用パッケージ、このパッケージを使用した電子部品、および電子部品用パッケージの製造方法
JP2009060071A (ja) * 2007-08-31 2009-03-19 Yiguang Electronic Ind Co Ltd 電磁干渉を防止する電子装置およびその製造方法
JP2010040689A (ja) * 2008-08-04 2010-02-18 Taiyo Yuden Co Ltd 回路モジュール及び回路モジュールの製造方法
JP2010123711A (ja) * 2008-11-19 2010-06-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
US9601408B2 (en) 2012-10-25 2017-03-21 Mitsubishi Electric Corporation Semiconductor device
JPWO2016092893A1 (ja) * 2014-12-12 2017-04-27 株式会社メイコー モールド回路モジュール及びその製造方法
US10271432B2 (en) 2014-12-12 2019-04-23 Meeko Electronics Co., Ltd. Encapsulated circuit module, and production method therefor
CN106981477A (zh) * 2016-01-19 2017-07-25 三菱电机株式会社 半导体装置
JP2017130503A (ja) * 2016-01-19 2017-07-27 三菱電機株式会社 半導体装置
CN106981477B (zh) * 2016-01-19 2020-03-10 三菱电机株式会社 半导体装置
KR20180008307A (ko) * 2016-07-14 2018-01-24 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치, 반도체 장치의 제조 방법, 반도체 봉지용 에폭시 수지 조성물 및 수지 세트
JP2018019067A (ja) * 2016-07-14 2018-02-01 住友ベークライト株式会社 半導体装置、半導体装置の製造方法、半導体封止用エポキシ樹脂組成物および樹脂セット
US12113029B2 (en) 2019-04-05 2024-10-08 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US5640047A (en) Ball grid assembly type semiconductor device having a heat diffusion function and an electric and magnetic shielding function
US5557142A (en) Shielded semiconductor device package
JPH06275741A (ja) 半導体装置
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US5166772A (en) Transfer molded semiconductor device package with integral shield
US5371404A (en) Thermally conductive integrated circuit package with radio frequency shielding
JP3134815B2 (ja) 半導体装置
JP3483720B2 (ja) 半導体装置
KR100241476B1 (ko) 집적 회로용 절연 리드 프레임 및 그의 제조 방법
JPH08288686A (ja) 半導体装置
US20040004281A1 (en) Semiconductor package with heat sink
JPH08298302A (ja) 樹脂封止型半導体装置およびその製造方法
JP2002026178A (ja) 半導体装置及びその製造方法並びに電子装置
JPH1197576A (ja) 半導体装置
JPH0672243U (ja) 半導体装置
JP2002057238A (ja) 集積回路パッケージ
JPH0955597A (ja) 半導体装置
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JP3065288B2 (ja) 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法
JP2018056571A (ja) 半導体パッケージ
JP3797761B2 (ja) 半導体装置
JP2000082760A (ja) 半導体装置
JPH11154717A (ja) 半導体装置
JPS6066842A (ja) 半導体装置
JP3177934B2 (ja) マルチチップ半導体装置