KR20180008307A - 반도체 장치, 반도체 장치의 제조 방법, 반도체 봉지용 에폭시 수지 조성물 및 수지 세트 - Google Patents

반도체 장치, 반도체 장치의 제조 방법, 반도체 봉지용 에폭시 수지 조성물 및 수지 세트 Download PDF

Info

Publication number
KR20180008307A
KR20180008307A KR1020170088558A KR20170088558A KR20180008307A KR 20180008307 A KR20180008307 A KR 20180008307A KR 1020170088558 A KR1020170088558 A KR 1020170088558A KR 20170088558 A KR20170088558 A KR 20170088558A KR 20180008307 A KR20180008307 A KR 20180008307A
Authority
KR
South Korea
Prior art keywords
resin composition
thermosetting resin
encapsulant
semiconductor device
epoxy resin
Prior art date
Application number
KR1020170088558A
Other languages
English (en)
Other versions
KR102394084B1 (ko
Inventor
마코토 다카모토
가즈야 나카시마
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20180008307A publication Critical patent/KR20180008307A/ko
Application granted granted Critical
Publication of KR102394084B1 publication Critical patent/KR102394084B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)

Abstract

반도체 소자(30)와, 반도체 소자(30)의 표면을 덮도록 반도체 소자(30)를 봉지하고 있고, 제1 열경화성 수지 조성물의 경화체에 의하여 형성된 제1 봉지재(10)와, 제1 봉지재(10)의 표면을 덮도록 제1 봉지재(10)를 봉지하고 있으며, 제1 열경화성 수지 조성물과는 상이한 제2 열경화성 수지 조성물의 경화체에 의하여 형성된 제2 봉지재(20)를 구비하고, 제2 열경화성 수지 조성물이, 에폭시 수지와, 페놀 수지 경화제와, 경화 촉진제와, 도전 필러를 포함하는 에폭시 수지 조성물이다.

Description

반도체 장치, 반도체 장치의 제조 방법, 반도체 봉지용 에폭시 수지 조성물 및 수지 세트{SEMICONDUCTOR DEVICE, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, EPOXY RESIN COMPOSITION FOR ENCAPSULATING SEMICONDUCTOR DEVICE, AND RESIN COMPOSITION SET}
본 발명은, 반도체 장치, 반도체 장치의 제조 방법, 반도체 봉지(封止)용 에폭시 수지 조성물 및 수지 세트에 관한 것이다.
최근, 인터넷 등의 정보 통신 기술의 발달 및 보급에 따라서, 퍼스널 컴퓨터나 휴대전화 등의 통신 기기에 한정되지 않고, 지금까지 전자파를 이용해 오지 않은 다양한 전자 기기에 있어서도 전자파의 이용이 검토되게 되었다. 이와 동시에, 전자파를 이용하는 전자 기기에 대해서는, 다른 전자 기기로부터 방출된 전자파 노이즈에 의한 영향으로 발생하는 그 전자 기기의 오작동이나 기능 부전, 나아가서는 고장 등과 같은 다양한 문제가 발생하는 것을 억제하기 위하여, 수많은 검토가 이루어져 왔다. 이러한 사정을 감안하여, 전자파 흡수능을 부여한 봉지재에 관한 기술이, 다양하게 보고되고 있다.
전자파 흡수능을 부여한 봉지재에 관한 기술로서, 예를 들면, 이하의 것이 있다.
특허문헌 1에는, 금속계 재료, 페라이트계 재료 및 카본계 재료 중 적어도 1종으로 이루어지는 전자파 실드 기능을 가진 입자를 수지에 분산시켜 이루어지는 복합 재료 입자를, 에폭시 수지 중에 배합하여 이루어지는 반도체 봉지용 수지 조성물이 기재되어 있다. 또, 동 문헌에는, 이러한 반도체 봉지용 수지 조성물에 의하여 직접 반도체 소자를 봉지하여 이루어지는 반도체 장치에 관한 기술도 기재되어 있다.
일본 공개특허공보 2008-1757호
그러나, 특허문헌 1 등에 기재되어 있는 전자파 흡수능을 부여한 봉지재를 구비하는 종래의 반도체 장치는, 전자파 차폐 특성과 전기적 절연 특성의 밸런스라는 관점에 있어서, 개선의 여지를 갖고 있었다.
이상을 근거로 하여, 본 발명은, 전자파 차폐 특성과 전기적 절연 특성의 밸런스가 우수한 반도체 장치의 제작에 관한 기술을 제공한다.
본 발명에 의하면, 반도체 소자와,
상기 반도체 소자의 표면을 덮도록 상기 반도체 소자를 봉지하고 있고, 제1 열경화성 수지 조성물의 경화체에 의하여 형성된 제1 봉지재와,
상기 제1 봉지재의 표면을 덮도록 상기 제1 봉지재를 봉지하고 있으며, 상기 제1 열경화성 수지 조성물과는 상이한 제2 열경화성 수지 조성물의 경화체에 의하여 형성된 제2 봉지재를 구비하고,
상기 제2 열경화성 수지 조성물이,
에폭시 수지와,
페놀 수지 경화제와,
경화 촉진제와,
도전 필러를 포함하는 에폭시 수지 조성물인 반도체 장치가 제공된다.
또한, 본 발명에 의하면, 반도체 소자의 표면을 덮도록 상기 반도체 소자를 제1 열경화성 수지 조성물의 경화체에 의하여 봉지하여 제1 봉지재를 형성하는 공정과,
상기 제1 봉지재의 표면을 덮도록 상기 제1 봉지재를 상기 제1 열경화성 수지 조성물과는 상이한 제2 열경화성 수지 조성물의 경화체에 의하여 봉지하여 제2 봉지재를 형성하는 공정을 갖고,
상기 제2 열경화성 수지 조성물이,
에폭시 수지와,
페놀 수지 경화제와,
경화 촉진제와,
도전 필러를 포함하는 에폭시 수지 조성물인 반도체 장치의 제조 방법이 제공된다.
또한, 본 발명이 의하면, 반도체 소자의 표면을 덮도록 열경화성 수지 조성물의 경화체에 의하여 형성된 제1 봉지재의 표면을 덮도록, 상기 제1 봉지재를 봉지하여 이루어지는 상기 제2 봉지재를 형성하기 위하여 이용하는 반도체 봉지용 에폭시 수지 조성물로서,
에폭시 수지와,
페놀 수지 경화제와,
경화 촉진제와,
도전 필러를 포함하는 반도체 봉지용 에폭시 수지 조성물이 제공된다.
또한, 본 발명에 의하면 상기 반도체 장치에 있어서의 상기 제1 봉지재를 형성하기 위하여 이용하는 상기 제1 열경화성 수지 조성물에 의하여 구성되는 성형 재료군과,
상기 반도체 장치에 있어서의 상기 제2 봉지재를 형성하기 위하여 이용하는 상기 제2 열경화성 수지 조성물에 의하여 구성되는 성형 재료군으로 이루어지는 수지 세트가 제공된다.
본 발명에 의하면, 전자파 차폐 특성과 전기적 절연 특성의 밸런스가 우수한 반도체 장치의 제작에 관한 기술을 제공할 수 있다.
상술한 목적, 및 그 외의 목적, 특징 및 이점은, 이하에 설명하는 적합한 실시형태, 및 그에 부수되는 이하의 도면에 의하여 더 명확해진다.
도 1은 본 실시형태에 관한 반도체 장치의 일례를 나타내는 도이다.
도 2는 본 실시형태에 관한 반도체 장치의 일례를 나타내는 도이다.
이하, 실시형태에 대하여, 도면을 이용하여 설명한다. 또한, 모든 도면에 있어서, 동일한 구성 요소에는 동일한 부호를 붙이고, 적절히 설명을 생략한다.
<반도체 장치>
도 1은, 본 실시형태에 관한 반도체 장치(100)의 일례를 나타내는 도이다. 또한, 본 실시형태에 관한 반도체 장치(100)에 관하여, 본딩 와이어에 의하여 전기적으로 접속되어 있는 예를 들어 설명하지만, 이러한 반도체 장치(100)는, 본딩 와이어를 이용한 것에 한정되는 것은 아니다.
도 1에 나타내는 바와 같이, 본 실시형태에 관한 반도체 장치(100)는, 반도체 소자(30)와, 반도체 소자(30)의 표면을 덮도록 반도체 소자(30)를 봉지하여 이루어지는 제1 열경화성 수지 조성물의 경화체에 의하여 형성된 제1 봉지재(10)와, 제1 봉지재(10)의 표면을 덮도록 제1 봉지재(10)를 봉지하여 이루어지는 제1 열경화성 수지 조성물과는 상이한 제2 열경화성 수지 조성물의 경화체에 의하여 형성된 제2 봉지재(20)를 구비하는 것이다. 즉, 본 실시형태에 관한 반도체 장치(100)는, 반도체 소자(30)와, 반도체 소자(30)를 봉지하는 제1 열경화성 수지 조성물의 경화체에 의하여 형성된 제1 봉지재(10)와, 제1 봉지재(10)에 있어서의 반도체 소자(30)가 배치되어 있는 측의 면과는 반대측의 면보다 외측에 배치되고, 또한 제1 열경화성 수지 조성물과는 상이한 제2 열경화성 수지 조성물의 경화체에 의하여 형성된 제2 봉지재(20)를 구비하는 것이라고도 할 수 있다. 그리고, 본 실시형태에 있어서 상기 제2 열경화성 수지 조성물은, 에폭시 수지와, 페놀 수지 경화제와, 경화 촉진제와, 도전 필러를 포함하는 에폭시 수지 조성물이다. 이로써, 전자파 차폐 특성과 전기적 절연 특성의 밸런스가 우수한 반도체 장치를 실현할 수 있다.
이와 같이, 본 실시형태에 관한 반도체 장치(100)는, 반도체 소자(30)를 봉지하는 제1 봉지재(10)와, 도전 필러를 포함하는 제2 열경화성 수지 조성물의 경화체에 의하여 형성되고, 제1 봉지재(10)를 봉지하는 제2 봉지재(20)를 구비하는 것을 특징으로 한 구성을 채용하고 있다. 환언하면, 본 실시형태에 관한 반도체 장치(100)는, 반도체 소자(30)의 외측에, 2종의 봉지재를 소정의 순서로 배치하여 이루어지는 구성을 채용한 것이다. 또한, 구체적으로는, 본 실시형태에 관한 반도체 장치(100)는, 반도체 소자(30)를 제1 봉지재(10)에 의하여 봉지하고, 이러한 제1 봉지재(10)의 외측에, 도전 필러를 포함하기 위하여 전자파 차폐 특성이 부여된 제2 봉지재(20)를 배치한 구성을 채용하는 것이다. 이로 인하여, 본 실시형태에 관한 반도체 장치(100)에 의하면, 제1 봉지재(10)에 의하여 전기적 절연 특성을 발현하고, 제2 봉지재(20)에 의하여 전자파 차폐 특성을 발현할 수 있다.
도 1에 나타내는 바와 같이, 본 실시형태에 관한 반도체 장치(100)에 구비되는 반도체 소자(30)는, 다이본드재 경화체(80)를 통하여 기판(50) 상에 탑재되어 고정되어 있다. 이 기판(50)으로서는, 리드 프레임이나 유기 기판 등을 들 수 있다. 또, 반도체 소자(30)의 전극 패드(도시하지 않음)와, 기판(50) 상의 전극 패드(70)는, 본딩 와이어(60)에 의하여 전기적으로 접속되어 있다. 즉, 도 1에 나타내는 반도체 장치(100)에 있어서, 반도체 소자(30)와, 제1 봉지재(10)와, 제2 봉지재(20)를 포함하는 구조체는, 기판(50) 상에 형성되어 있다.
여기에서, 본 실시형태에 관한 반도체 장치(100)는, 반도체 소자(30)와, 제1 봉지재(10)와, 제2 봉지재(20)가 상술한 배치로 형성된 것이라면, 칩 탑재 영역 외에도 재배선층을 형성한, 이른바 Fan-out형으로 해도 된다.
본 실시형태에 관한 반도체 장치(100)는, 상술한 바와 같이 제1 봉지재(10)와, 제2 봉지재(20)를 구비한 것이지만, 이들 봉지재와는 상이한 다른 봉지재로 더 봉지되어 이루어지는 구성을 채용해도 된다.
또, 본 실시형태에 관한 반도체 장치(100)에 있어서, 제1 봉지재(10)의 25℃에 있어서의 선팽창 계수를 L1이라 하고, 제2 봉지재(20)의 25℃에 있어서의 선팽창 계수를 L2라 했을 때, L1-L2의 절대값의 상한값은, 바람직하게는, 30ppm 이하이고, 보다 바람직하게는, 28ppm 이하이며, 더 바람직하게는, 26ppm 이하이고, 가장 바람직하게는, 20ppm 이하이다. 이렇게 함으로써, 제2 봉지재(20)와, 제1 봉지재(10)의 계면이나, 제2 봉지재(20) 또는 제1 봉지재(10)와 기판(50)의 계면 영역에 내부 응력이 발생하는 것을 억제할 수 있다. 이로써, 2종류의 봉지재 간의 밀착성이나, 각 봉지재(10(20))와 기판(50) 간의 밀착성이 우수한 반도체 장치(100)를 실현할 수 있다. 그리고, L1-L2의 절대값이 상기 수치 범위 내에 있음으로써, 결과적으로, 내(耐)리플로성이나 장기 신뢰성이 우수한 반도체 장치(100)로 할 수 있다. 특히, 상술한 효과는, L1-L2의 절대값의 상한값이, 20ppm 이하인 경우에 현저해지는 경향이 있다.
또, L1-L2의 절대값의 하한값은 한정되지 않고, 예를 들면, 0ppm 이상으로 할 수 있다. 또한, L1-L2의 절대값은, 0ppm에 가까운 값일수록 바람직하다.
또, 본 실시형태에 있어서, 제1 봉지재(10)(제1 열경화성 수지 조성물의 경화물)의 25℃에 있어서의 선팽창 계수(L1)의 상한값은, 제1 봉지재(10)와 제2 봉지재(20)의 밀착성과, 제1 봉지재(10)와 기판(50)의 밀착성을 양호한 밸런스로 향상시키는 관점에서, 예를 들면, 30ppm 이하인 것이 바람직하고, 20ppm 이하인 것이 보다 바람직하다.
또, 제1 봉지재(10)의 25℃에 있어서의 선팽창 계수(L1)의 하한값은, 상기 상한값과 동일한 관점에서, 예를 들면, 1ppm 이상인 것이 바람직하고, 5ppm 이상인 것이 보다 바람직하다.
또, 본 실시형태에 있어서, 제2 봉지재(20)(제2 열경화성 수지 조성물의 경화물)의 25℃에 있어서의 선팽창 계수(L2)의 상한값은, 제2 봉지재(20)와 제1 봉지재(10)의 밀착성과, 제2 봉지재(20)와 기판(50)의 밀착성을 양호한 밸런스로 향상시키는 관점에서, 50ppm 이하인 것이 바람직하고, 40ppm 이하인 것이 보다 바람직하다.
또, 제2 봉지재(20)의 25℃에 있어서의 선팽창 계수(L2)의 하한값은, 상기 상한값과 동일한 관점에서, 예를 들면, 10ppm 이상인 것이 바람직하고, 20ppm 이상인 것이 보다 바람직하다.
여기에서, 제1 봉지재(10)(제1 열경화성 수지 조성물의 경화물)의 25℃에 있어서의 선팽창 계수(L1)와, 제2 봉지재(20)(제2 열경화성 수지 조성물의 경화물)의 25℃에 있어서의 선팽창 계수(L2)는, 예를 들면 다음과 같이 측정할 수 있다. 먼저, 트랜스퍼 성형기를 이용하여 금형 온도 175℃, 주입 압력 9.8MPa, 경화 시간 3분으로 원하는 열경화성 수지 조성물을 주입 성형하여, 길이 15mm×폭 4mm×두께 3mm의 시험편을 얻는다. 이어서, 얻어진 시험편을 175℃, 4시간의 조건으로 열처리하여 후경화한다. 이어서, 후경화 후의 상기 시험편에 대하여 열팽창계를 이용한 측정을 행한다.
도 1에 나타내는 반도체 장치(100)에 있어서, 반도체 소자(30)가 배치되어 있는 위치를 중심으로 했을 때, 제1 봉지재(10)는, 제2 봉지재(20)와 비교하여, 중심측의 위치에 배치되어 있다. 본 실시형태에 관한 반도체 장치(100)에 있어서, 반도체 소자(30), 제1 봉지재(10) 및 제2 봉지재(20)의 25℃에 있어서의 선팽창 계수는, 중심측에 배치되어 있는 부재일수록, 작은 값을 나타내는 것이 바람직하다. 즉, 도 1의 반도체 장치(100)에 대하여, 제1 봉지재(10)의 25℃에 있어서의 선팽창 계수(L1)는, 예를 들면, 제2 봉지재(20)의 25℃에 있어서의 선팽창 계수(L2)보다 작은 것이 바람직하다. 또, 제1 봉지재(10) 및 제2 봉지재(20) 중, 상기 중심측에 배치되어 있는 제1 봉지재(10)의 25℃에 있어서의 선팽창 계수(L1)와, 제1 봉지재(10)와 비교하여 상기 중심으로부터 벗어난 위치에 배치되어 있는 제2 봉지재(20)의 25℃에 있어서의 선팽창 계수(L2)로부터 산출되는 L2-L1의 절대값의 상한값은, 바람직하게는, 30ppm 이하이고, 보다 바람직하게는, 28ppm 이하이며, 더 바람직하게는, 26ppm 이하이고, 가장 바람직하게는, 20ppm 이하이다. 이로써, 반도체 소자(30) 및 각 봉지재(10(20))와, 기판(50)의 계면 영역에 발생하는 내부 응력이 반도체 장치(100)에 대하여 미치는 영향을 완화할 수 있다. 따라서, 2종류의 봉지재 간의 밀착성이나, 각 봉지재(10(20))와 기판(50) 간의 밀착성이 우수한 반도체 장치(100)를 실현할 수 있다.
또, L2-L1의 절대값의 하한값은 한정되지 않고, 예를 들면, 0ppm 이상으로 할 수 있다. 또한, L1-L2의 절대값은, 0ppm에 가까운 값이면 값일수록 바람직하다.
여기에서, 본 실시형태에 관한 반도체 장치(100)는, 도 2에 나타내는 바와 같이, 제1 봉지재(10)의 일부가 노출되도록 제1 봉지재(10)가 제2 봉지재(20)에 의하여 덮인 것이어도 된다. 구체적으로는, 본 실시형태에 관한 반도체 장치(100)에 있어서의 제2 봉지재(20)는, 제1 봉지재(10)의 천장면만을 덮도록 형성해도 된다.
단, 본 실시형태에 관한 반도체 장치(100)는, 제1 봉지재(10)와 제2 봉지재(20)의 밀착성을 향상시켜, 결과적으로 전자파 차폐 특성과 전기적 절연 특성을 양호한 밸런스로 발현시키는 관점에서, 도 1에 나타내는 바와 같이, 제1 봉지재(10)의 표면 전체 영역이 노출되지 않도록, 제1 봉지재(10)의 표면 전체 영역이 제2 봉지재(20)에 의하여 덮인 것이 바람직하다. 즉, 본 실시형태에 관한 반도체 장치(100)에 있어서, 제2 봉지재(20)는, 제1 봉지재(10)의 표면에 대하여, 그 일부를 덮고 있어도 되고, 전체면을 덮고 있어도 되지만, 전자파 차폐 특성과 전기적 절연 특성을 양호한 밸런스로 발현시키는 관점에서, 제1 봉지재(10)의 표면 전체 영역이 노출되지 않도록 그 제1 봉지재(10)의 표면 전체 영역을 덮고 있는 것이 바람직하다.
또, 본 실시형태에 관한 반도체 장치(100)에 있어서, 제1 봉지재(10)는, 반도체 소자(30)의 표면에 대하여, 그 일부를 덮고 있어도 되고, 전체면을 덮고 있어도 되지만, 양호한 전기적 절연 특성을 발현시키는 관점에서, 반도체 소자(30)의 표면 전체 영역이 노출되지 않도록 그 반도체 소자(30)의 표면 전체 영역을 덮고 있는 것이 바람직하다.
다음으로, 본 실시형태에 관한 반도체 장치(100)의 제조 방법에 대하여 설명한다.
먼저, 기판(50) 상에, 반도체 소자(30)를 탑재한다. 이어서, 기판(50)과 반도체 소자(30)를, 본딩 와이어(60)에 의하여 서로 접속시킨다. 이어서, 반도체 소자(30)의 표면을 덮도록, 반도체 소자(30)와, 본딩 와이어(60)를 제1 열경화성 수지 조성물의 경화체에 의하여 구성된 제1 봉지재(10)에 의하여 봉지한다. 그 후, 제1 봉지재(10)의 표면을 덮도록, 제1 봉지재(10)를 제1 열경화성 수지 조성물과는 상이한 제2 열경화성 수지 조성물의 경화체에 의하여 제2 봉지재(20)를 형성한다. 이로써, 본 실시형태에 관한 반도체 장치(100)가 제조되게 된다.
또, 제1 봉지재(10) 또는 제2 봉지재(20)의 봉지 성형의 방법으로서는, 예를 들면 트랜스퍼 성형법, 압축 성형법, 라미네이트 성형법을 들 수 있다. 또, 제1 봉지재(10)와 제2 봉지재(20)의 봉지 성형의 방법은, 동일한 수법을 채용해도 되고, 상이한 수법이어도 된다.
또한, 본 실시형태에 있어서, 봉지 성형 및 경화체의 제작은, 예를 들면, 다음 조건으로 행할 수 있다. 먼저, 봉지 성형의 조건으로서는, 예를 들면, 온도 120℃ 이상 200℃ 이하, 시간으로 10초간 이상 10분간 이하로 할 수 있다. 또, 봉지 성형 후, 후경화(포스트 큐어)에 의하여 경화체를 제작하는 조건으로서는, 예를 들면, 온도 150℃ 이상 180℃ 이하, 시간 2시간 이상 24시간 이하로 할 수 있다.
또, 본 실시형태에 관한 반도체 장치(100)는, 기판(50) 상에, 반도체 웨이퍼를 탑재한 구조체를 이용하여 제작해도 된다. 이 경우, 본 실시형태에 관한 반도체 장치(100)는, 이하의 방법으로 제작할 수 있다.
먼저, 기판(50) 상에, 반도체 웨이퍼를 탑재한 구조체를 준비한다. 다음으로, 이러한 구조체의 기판(50)이 마련되어 있는 면과는 반대측의 면으로부터, 반도체 웨이퍼의 다이싱 영역을 따라, 당해 반도체 웨이퍼에 대하여 소정 폭의 절개부를 복수 형성함으로써, 당해 반도체 웨이퍼를 개편화한 복수의 반도체 칩(30)을 제작한다. 즉, 구조체의 기판(50)이 마련되어 있는 면과는 반대측의 면으로부터, 당해 반도체 웨이퍼를 하프컷한다. 이어서, 상술한 방법으로 제1 봉지재(10) 및 제2 봉지재(20)를 형성한다. 이로써, 본 실시형태에 관한 반도체 장치(100)를 복수 동시에 제조할 수 있다. 즉, 상술한 방법을 채용하면, 본 실시형태에 관한 반도체 장치(100)를 복수 동시에 일괄 제작할 수 있다.
여기에서, 상술한 절개부의 형성에는, 다이싱 블레이드, 레이저 등을 사용할 수 있다. 또, 절개부의 폭은, 특별히 한정되지 않지만, 50μm 이상 300μm 이하로 하는 것이 바람직하다. 그리고, 절개부는, 등간격으로 형성하는 것이 바람직하다. 또한, 절개부의 폭은, 당해 절개부를 형성한 후의 반도체 웨이퍼의 강도나 회로 배치 등의 조건을 고려하여 설정하는 것이 일반적이다. 이로 인하여, 절개부의 폭은, 반도체 장치(100)의 설계 단계에 있어서 상술한 조건을 감안하여, 상기 수치 범위 내가 되도록 적절히 설정하면 된다.
다음으로, 상술한 본 실시형태에 관한 반도체 장치(100)에 구비되는 제1 봉지재(10)와 제2 봉지재(20)를 형성하기 위하여 이용하는 열경화성 수지 조성물에 대하여 설명한다. 여기에서, 제1 봉지재(10)와 제2 봉지재(20)를 형성하기 위하여 이용하는 각 열경화성 수지 조성물, 즉, 제1 열경화성 수지 조성물과 제2 열경화성 수지 조성물은, 제1 봉지재(10)와 제2 봉지재(20)의 밀착성을 양호한 것으로 하는 관점에서, 공통의 수지 성분을 포함하는 것이 바람직하다. 즉, 제1 열경화성 수지 조성물 및 제2 열경화성 수지 조성물은, 예를 들면, 모두 에폭시 수지를 포함하는 것이 바람직하다.
또, 본 실시형태에 관한 제1 봉지재(10)를 형성하기 위하여 이용하는 제1 열경화성 수지 조성물과, 제2 봉지재(20)를 형성하기 위하여 이용하는 제2 열경화성 수지 조성물은, 양자로 이루어지는 수지 세트의 형태로, 시장에 유통시키는 것이 가능하다고 생각된다. 말하자면, 본 실시형태에 관한 상기 수지 세트는, 제1 봉지재(10)를 형성하기 위하여 이용하는 제1 열경화성 수지 조성물에 의하여 구성되는 성형 재료군과, 제2 봉지재(20)를 형성하기 위하여 이용하는 제2 열경화성 수지 조성물에 의하여 구성되는 성형 재료군으로 이루어지는 것이라고 할 수 있다. 그리고, 본 실시형태에 있어서, 제1 열경화성 수지 조성물에 의하여 구성되는 상기 성형 재료군과, 제2 열경화성 수지 조성물에 의하여 구성되는 상기 성형 재료군은, 모두, 고체형 수지 조성물에 의하여 구성된 것이 바람직하다.
본 실시형태에 있어서 제2 열경화성 수지 조성물은, EMMI-1-66법에 의하여 측정한 스파이럴 플로가, 50cm 이상인 것이 바람직하고, 80cm 이상이면 더 바람직하며, 85cm 이상이면 보다 바람직하다. 이렇게 함으로써, 반도체 장치의 제작 시에, 봉지재의 미충전이나 보이드 발생과 같은 불량의 발생을 억제할 수 있다. 또, 상기 스파이럴 플로의 상한값은, 예를 들면, 350cm 이하여도 되고, 300cm 이하여도 되며, 280cm 이하여도 된다. 이렇게 함으로써, 제2 열경화성 수지 조성물에 의한 봉지재의 성형성을 양호한 것으로 할 수 있다.
또한, 상술한 EMMI-1-66법에 의하여 측정한 스파이럴 플로는, 예를 들면, 이하의 방법으로 측정할 수 있다. 저압 트랜스퍼 성형기(코타키 세이키(주)제 "KTS-15")를 이용하여, EMMI-1-66에 준한 스파이럴 플로 측정용 금형에, 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 120초의 조건으로, 수지 조성물을 주입하고, 유동 길이를 스파이럴 플로로서 측정한다. 또한, 단위는, cm이다.
본 실시형태에 있어서 제1 열경화성 수지 조성물은, EMMI-1-66법에 의하여 측정한 스파이럴 플로가, 80cm 이상 250cm 이하인 것이 바람직하고, 100cm 이상 230cm 이하이면 더 바람직하며, 110cm 이상 200cm 이하이면 가장 바람직하다. 이렇게 함으로써, 반도체 장치의 제작 시에, 봉지재의 미충전이나 금선(金線) 흐름과 같은 불량의 발생을 억제할 수 있다. 또한, 상술한 EMMI-1-66법에 의하여 측정한 스파이럴 플로는, 제2 열경화성 수지 조성물에 대하여 상술한 방법과 동일한 방법으로 측정할 수 있다.
또, 본 실시형태에 있어서, 제2 열경화성 수지 조성물의 경화물의 260℃에 있어서의 굽힘 강도는, 바람직하게는, 0.5MPa 이상 50MPa 이하이고, 보다 바람직하게는, 1MPa 이상 30MPa 이하이며, 더 바람직하게는, 2MPa 이상 20MPa 이하이다. 이렇게 함으로써, 반도체 장치에 있어서 휨이 발생하는 것을 억제할 수 있다. 또한, 경화물의 260℃에 있어서의 굽힘 강도는, 260℃의 분위기하, JIS K6911에 준거한 방법으로 측정할 수 있다.
또, 본 실시형태에 있어서, 제1 열경화성 수지 조성물의 경화물의 260℃에 있어서의 굽힘 강도는, 바람직하게는, 5MPa 이상 100MPa 이하이고, 보다 바람직하게는, 10MPa 이상 50MPa 이하이다. 이렇게 함으로써, 반도체 장치에 있어서 봉지재와 기판의 사이의 밀착성을 향상시킬 수 있다.
또, 본 실시형태에 있어서, 제2 열경화성 수지 조성물의 경화물의 주파수 1GHz에 있어서의 전자파 차폐성은, 이러한 수지 조성물을 이용하여 제작한 봉지재를 구비하는 반도체 장치의 전자파 차폐 특성을 향상시키는 관점에서, 바람직하게는, 5dB 이상 100dB 이하이고, 더 바람직하게는, 10dB 이상 70dB 이하이다. 또, 이러한 경화물의 주파수 1GHz에 있어서의 전자파 차폐성은, 예를 들면, 이하의 방법으로 측정할 수 있다. 압축 성형기를 이용하여, 금형 온도 175℃, 성형 압력 8.3MPa, 경화 시간 2분의 조건으로, 제2 열경화성 수지 조성물을 형성하여, 길이 110mm×폭 110mm×두께 1mm의 시험편을 얻는다. 얻어진 시험편을 175℃, 4시간의 조건으로 열처리하여 후경화한다. 이어서, 후경화 후의 상기 시험편을 어드밴테스트사제 TR17301A에 있어서의 송신용 안테나와 수신용 안테나의 사이에 설치하여, 측정 주파수 1GHz의 조건으로 그 시험편을 측정한다.
또한, 본 실시형태에 관한 반도체 장치는, 1GHz와 같은 고주파수의 전자파에 대하여 전자파 차폐성이 높다는 관점에서 편리하다. 1GHz와 같은 고주파수의 전자파는, 1GHz보다 낮은 주파수의 것보다 전기적 에너지 및 자기적 에너지가 크다. 휴대전화, PC 등의 고밀도로 반도체 장치를 배치하는 경우, 1GHz와 같은 고주파수의 전자파가 반도체 장치를 간섭함으로써, 반도체 장치의 오작동을 일으킨다는 문제가 있었다. 본원 발명의 반도체 장치는 전자파 차폐성이 높기 때문에, 1GHz와 같은 고주파수의 전자파는 발생했다고 하더라도, 반도체 장치 오작동을 일으키기 어렵다는 관점에서 편리하다.
제2 봉지재(20)를 형성하기 위하여 이용하는 제2 열경화성 수지 조성물에 대하여 설명한다. 제2 열경화성 수지 조성물은, 에폭시 수지와, 페놀 수지 경화제와, 경화 촉진제와, 도전 필러를 포함하는 에폭시 수지 조성물이다. 이러한 제2 열경화성 수지 조성물의 형태는, 작업성의 관점에서, 분립형, 과립형, 태블릿형 또는 시트형으로 가공된 것이 바람직하다. 즉, 제2 열경화성 수지 조성물의 형태는, 고체형인 것이 바람직하다.
상술한 바와 같이 제2 열경화성 수지 조성물은, 에폭시 수지를 포함한다. 이러한 에폭시 수지로서는, 그 분자량, 분자 구조에 관계없이, 1분자 내에 에폭시기를 2개 이상 갖는 모노머, 올리고머, 폴리머 전반을 사용하는 것이 가능하다. 이와 같은 에폭시 수지의 구체예로서는, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 E형 에폭시 수지, 비스페놀 S형 에폭시 수지, 수소 첨가 비스페놀 A형 에폭시 수지, 비스페놀 M형 에폭시 수지(4,4'-(1,3-페닐렌디이소프리디엔)비스페놀형 에폭시 수지), 비스페놀 P형 에폭시 수지(4,4'-(1,4-페닐렌디이소프리디엔)비스페놀형 에폭시 수지), 비스페놀 Z형 에폭시 수지(4,4'-시클로헥사디엔비스페놀형 에폭시 수지) 등의 비스페놀형 에폭시 수지; 페놀 노볼락형 에폭시 수지, 브롬화 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 테트라페놀기 에탄형 노볼락형 에폭시 수지, 축합환 방향족 탄화 수소 구조를 갖는 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지; 비페닐형 에폭시 수지; 자일릴렌형 에폭시 수지, 비페닐렌 골격 함유 페놀아랄킬형 에폭시 수지 등의 아랄킬형 에폭시 수지; 나프틸렌에테르형 에폭시 수지, 나프톨형 에폭시 수지, 나프탈렌형 에폭시 수지, 나프탈렌디올형 에폭시 수지, 2관능 내지 4관능 에폭시형 나프탈렌 수지, 비나프틸형 에폭시 수지, 나프탈렌아랄킬형 에폭시 수지 등의 나프탈렌 골격을 갖는 에폭시 수지; 안트라센형 에폭시 수지; 페녹시형 에폭시 수지; 디시클로펜타디엔형 에폭시 수지; 노르보르넨형 에폭시 수지; 아다만탄형 에폭시 수지; 플루오렌형 에폭시 수지, 인 함유 에폭시 수지, 지환식 에폭시 수지, 지방족 쇄상 에폭시 수지, 비스페놀 A 노볼락형 에폭시 수지, 비자일레놀형 에폭시 수지, 트리하이드록시페닐메탄형 에폭시 수지, 테트라페닐올에탄형 에폭시 수지, 트리글리시딜이소시아누레이트 등의 복소환식 에폭시 수지; N,N,N',N'-테트라글리시딜메타자일렌디아민, N,N,N',N'-테트라글리시딜비스아미노메틸시클로헥산, N,N-디글리시딜아닐린 등의 글리시딜아민류나, 글리시딜(메트)아크릴레이트와 에틸렌성 불포화 이중결합을 갖는 화합물의 공중합물, 부타디엔 구조를 갖는 에폭시 수지, 비스페놀의 디글리시딜에테르화물, 나프탈렌디올의 디글리시딜에테르화물, 페놀류의 글리시딜에테르화물로부터 선택되는 1종 또는 2종 이상을 포함할 수 있다. 이들 중에서도, 트리하이드록시페닐메탄형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비페닐렌 골격 함유 페놀아랄킬형 에폭시 수지를 포함하는 것이 보다 바람직하다. 이로써, 반도체 장치에 있어서의 내리플로성의 향상 및 휨의 억제를 실현할 수 있다.
에폭시 수지의 함유량은, 예를 들면, 제2 열경화성 수지 조성물의 고형분 전체량에 대하여 3질량% 이상인 것이 바람직하고, 5질량% 이상인 것이 보다 바람직하다. 에폭시 수지의 함유량을 상기 하한값 이상으로 함으로써, 제2 열경화성 수지 조성물을 이용하여 형성되는 제2 봉지재(20)와, 제1 봉지재(10) 또는 기판(50)의 밀착성의 향상에 기여할 수 있다. 한편, 에폭시 수지의 함유량은, 예를 들면 제2 열경화성 수지 조성물의 고형분 전체량에 대하여 40질량% 이하인 것이 바람직하고, 35질량% 이하인 것이 보다 바람직하다. 에폭시 수지의 함유량을 상기 상한값 이하로 함으로써, 당해 제2 열경화성 수지 조성물을 이용하여 형성되는 제2 봉지재(20)의 내열성이나 내습성의 향상을 도모할 수 있다.
상술한 바와 같이 제2 열경화성 수지 조성물은, 페놀 수지 경화제를 포함한다. 이러한 페놀 수지 경화제로서는, 에폭시 수지와 반응하여 경화시키는 것이면 된다. 구체적으로는, 페놀 수지 경화제는, 1분자 내에 페놀성 수산기를 2개 이상 갖는 모노머, 올리고머, 폴리머 전반이고, 그 분자량, 분자 구조를 특별히 한정하는 것은 아니지만, 예를 들면, 페놀 노볼락 수지, 크레졸 노볼락 수지, 나프톨 노볼락 수지 등의 노볼락형 수지; 트리페놀메탄형 페놀 수지 등의 다관능형 페놀 수지; 테르펜 변성 페놀 수지, 디시클로펜타디엔 변성 페놀 수지 등의 변성 페놀 수지; 페닐렌 골격 및/또는 비페닐렌 골격을 갖는 페놀아랄킬 수지, 페닐렌 및/또는 비페닐렌 골격을 갖는 나프톨아랄킬 수지 등의 아랄킬형 수지; 비스페놀 A, 비스페놀 F 등의 비스페놀 화합물 등을 들 수 있다. 이들은 1종류를 단독으로 이용해도 되고 2종류 이상을 병용해도 된다. 이와 같은 페놀 수지 경화제에 의하여, 내연성, 내습성, 전기 특성, 경화성, 보존 안정성 등의 밸런스가 양호해진다. 특히, 경화성의 점에서 수산기 당량은 90g/eq 이상, 250g/eq 이하인 것이 바람직하다.
또, 본 실시형태에 관한 제2 열경화성 수지 조성물 중에는, 상술한 페놀 수지 경화제와 함께, 다른 경화제를 병용할 수도 있다. 병용할 수 있는 경화제로서는, 예를 들면 중부가형 경화제, 촉매형 경화제, 축합형 경화제 등을 들 수 있다.
중부가형 경화제의 구체예로서는, 디에틸렌트리아민(DETA), 트리에틸렌테트라민(TETA), 메타자일렌디아민(MXDA) 등의 지방족 폴리아민, 디아미노 디페닐메탄(DDM), m-페닐렌디아민(MPDA), 디아미노디페닐설폰(DDS) 등의 방향족 폴리아민, 및 디시안디아미드(DICY), 유기산 디히드라지드 등의 폴리아민 화합물; 헥사히드로 무수 프탈산(HHPA), 메틸테트라히드로 무수 프탈산(MTHPA) 등의 지환족 산무수물, 무수 트리멜리트산(TMA), 무수 피로멜리트산(PMDA), 벤조페논테트라카복실산(BTDA) 등의 방향족 산무수물 등을 포함하는 산무수물; 노볼락형 페놀 수지, 폴리비닐페놀 등의 페놀 수지계 경화제; 폴리설파이드, 티오에스테르, 티오에테르 등의 폴리머캅탄 화합물; 이소시아네이트프리폴리머, 블록화 이소시아네이트 등의 이소시아네이트 화합물; 카복실산 함유 폴리에스테르 수지 등의 유기산류 등을 들 수 있다.
촉매형 경화제의 구체예로서는, 벤질디메틸아민(BDMA), 2,4,6-트리스디메틸아미노메틸페놀(DMP-30) 등의 3급 아민 화합물; 2-메틸이미다졸, 2-에틸-4-메틸이미다졸(EMI24) 등의 이미다졸 화합물; BF3 착체 등의 루이스산 등을 들 수 있다.
축합형 경화제의 구체예로서는, 레졸형 페놀 수지; 메틸올기 함유 요소 수지와 같은 요소 수지; 메틸올기 함유 멜라민 수지와 같은 멜라민 수지 등을 들 수 있다.
이와 같은 다른 경화제를 병용하는 경우에 있어서, 페놀 수지 경화제의 배합 비율의 하한값으로서는, 전체 경화제에 대하여, 20질량% 이상인 것이 바람직하고, 30질량% 이상인 것이 보다 바람직하며, 50질량% 이상인 것이 특히 바람직하다. 배합 비율이 상기 범위 내이면, 내연성, 내땜납성을 유지하면서, 양호한 유동성을 발현시킬 수 있다.
경화제 전체의 배합 비율의 하한값은, 제2 열경화성 수지 조성물의 고형분 전체량에 대하여, 3질량% 이상인 것이 바람직하고, 5질량% 이상인 것이 보다 바람직하다. 배합 비율의 하한값이 상기 범위 내이면, 양호한 경화성을 얻을 수 있다. 또, 경화제 전체의 배합 비율의 상한값에 대해서는, 제2 열경화성 수지 조성물의 고형분 전체량에 대하여, 30질량% 이하인 것이 바람직하고, 25질량% 이하인 것이 보다 바람직하다. 배합 비율의 상한값이 상기 범위 내이면, 양호한 내땜납성을 얻을 수 있다.
상술한 바와 같이 제2 열경화성 수지 조성물은, 경화 촉진제를 포함한다. 경화 촉진제는, 에폭시 수지의 에폭시기와, 페놀 수지 경화제의 페놀성 수산기의 가교 반응을 촉진시키는 것이면 되고, 일반적인 반도체 봉지용 에폭시 수지 조성물에 사용하는 것을 이용할 수 있다. 경화 촉진제로서는, 예를 들면 유기 포스핀, 테트라 치환 포스포늄 화합물, 포스포베타인 화합물, 포스핀 화합물과 퀴논 화합물의 부가물, 포스포늄 화합물과 실란 화합물의 부가물 등의 인 원자 함유 화합물; 1,8-디아자비시클로[5.4.0]운데센-7, 벤질디메틸아민, 2-메틸이미다졸 등이 예시되는 아미딘이나 3급 아민, 나아가서는 상기 아미딘, 아민의 4급염 등의 질소 원자 함유 화합물 등을 들 수 있으며, 이들은 1종류를 단독으로 이용해도 되고 2종 이상을 병용해도 지장이 없다.
경화 촉진제의 함유량은, 제2 열경화성 수지 조성물 전체에 대하여, 바람직하게는, 0.05질량% 이상 2질량% 이하이고, 더 바람직하게는, 0.1질량% 이상 1.5질량% 이하이다. 경화 촉진제의 함유량을 상기 하한값 이상으로 함으로써, 제2 열경화성 수지 조성물의 경화성이 저하되는 것을 억제할 수 있다. 또, 경화 촉진제의 함유량을 상기 상한값 이하로 함으로써, 제2 열경화성 수지 조성물의 유동성이 저하되는 것을 억제할 수 있다.
상술한 바와 같이 제2 열경화성 수지 조성물은 도전 필러를 포함한다. 이러한 도전 필러로서는, 도전성을 띠는 것이 가능한 재료에 의하여 형성된 섬유나 입자 등을 들 수 있다. 본 실시형태에 있어서, 섬유란 섬유형 필러를 나타낸다. 또, 입자란 입자형 필러를 나타낸다.
이러한 섬유로서는, 금속 섬유나 탄소 섬유 등을 들 수 있다. 그리고, 상술한 금속 섬유를 구성하는 금속 재료의 구체예로서는, 구리, 스테인리스, 알루미늄, 니켈, 티타늄, 텅스텐, 주석, 납, 철, 은, 크롬, 탄소 혹은 이들의 합금 등을 들 수 있다. 그 중에서도, 우수한 전자파 차폐성을 제2 봉지재(20)에 부여하는 관점에서, 탄소를 주성분으로서 포함하는 것이 바람직하다. 또한, 본 실시형태에 있어서, 상술한 탄소를 주성분으로서 포함하는 도전 필러란, 예를 들면, 당해 도전 필러 전체량에 대하여 탄소를 50질량% 이상 포함하는 필러를 가리킨다. 이와 같은, 탄소를 주성분으로서 포함하는 도전 필러로서는, 구체적으로는, 흑연, 카본블랙, 숯, 코크스, 다이아몬드, 그래파이트, 카본 나노 튜브, 풀러렌, 탄소 섬유 등을 들 수 있다.
또, 도전 필러가 입자인 경우, 그 형상으로서는, 편평형, 입형, 판형 및 바늘형 등을 들 수 있다.
도전 필러의 함유량은, 예를 들면, 제2 열경화성 수지 조성물의 고형분 전체량에 대하여 35질량% 이상 65질량% 이하인 것이 바람직하고, 40질량% 이상 60질량% 이하인 것이 보다 바람직하다. 이로써, 제2 열경화성 수지 조성물을 형성하여 얻어지는 제2 봉지재(20)에 대하여, 기계적 특성이나 열적 특성, 전자파 차폐성의 밸런스를 보다 효과적으로 향상시킬 수 있다.
제2 열경화성 수지 조성물 중에는, 필요 특성에 따라서, 애스펙트비가 상이한 적어도 2종 이상의 도전 필러를 함유시키는 것이 바람직하다. 제2 열경화성 수지 조성물이, 애스펙트비가 상이한 적어도 2종 이상의 도전 필러를 포함하는 것인 경우, 이러한 도전 필러의 1종으로서 탄소 재료를 포함하는 것이 바람직하다. 이 경우, 사용 가능한 도전 필러의 구체적인 조합으로서는, 이하의 섬유형 필러와, 이러한 섬유형 필러보다 애스펙트비가 낮은 다른 필러를 포함하는 것을 들 수 있다. 구체적으로는, 2종 이상의 도전 필러로서는, 적어도 흑연 및 탄소 섬유를 포함하는 것이 바람직하다. 이들의 도전 필러는, N-페닐-3-아미노프로필트리메톡시실란커플링제 등의 실란커플링제, 알루미네이트커플링제, 타이타네이트커플링제 등으로 표면처리되어도 되고, 수지와의 밀착성이나 취급성을 향상시키기 위하여 수렴제 처리되어 있어도 된다.
또한, 본 실시형태에 있어서, 애스펙트비란, 도전 필러의 (장경)/(단경)이다.
도전성 필러가 섬유형 필러인 경우, 장경은 섬유형 필러의 길이, 단경은 섬유형 필러의 섬유 직경을 나타낸다.
입자형 필러의 장경, 단경은, 예를 들면, 주사형 전자 현미경, 투과형 전자 현미경에 의한 직접 관찰에 의하여 평가할 수 있다. 이하에, 주사형 전자 현미경을 이용한 평가 방법에 대하여 설명한다. 먼저, SEM의 시료대에 입자형 필러를 고착시켜, 입자가 1개만 시야에 들어오는 최대한까지 관찰 배율을 높여, 형상을 관찰하고, 입자형 필러의 관찰 면적이 가장 큰 면의 방향으로부터 관찰한다. 예를 들면, 그래파이트의 관찰 면적이 가장 큰 면으로서는, 벽개면이 상당하다. 다음으로, 시료대를 회전시켜, 입자형 필러의 관찰 면적이 가장 작은 면으로부터 관찰한다. 예를 들면, 입자형 필러가 그래파이트이면, 그래파이트의 판형 구조의 적층단면이 상당하다. 상기 관찰에 있어서, 입자형 필러의 관찰 면적이 가장 큰 면에, 내접하는 최소의 원을 설정하여 그 직경을 계측하여 상기 입자의 "장경"으로 정의한다. 또, 입자형 필러의 관찰 면적이 가장 작은 면에 대하여, 2개의 평행선이 가장 근접하고 또한 입자형 필러를 끼워 넣도록 하여 그은 그 평행선의 간격을 "단경"으로 정의한다. 이 조작을, 임의로 추출한 100개의 입자형 필러에 대하여 행하고, 평균값을 산출함으로써 애스펙트비를 구한다.
섬유형 필러가 입자형 필러를 통한 도전 패스를 형성하고, 전자파의 전기적 손실을 향상시키는 관점에서, 섬유형 필러의 애스펙트비의 상한값은, 예를 들면, 60 이하인 것이 바람직하고, 50 이하인 것이 보다 바람직하며, 40 이하인 것이 더 바람직하다.
또, 상기 상한값과 동일한 관점에서, 섬유형 필러의 애스펙트비의 하한값은, 예를 들면, 5 이상인 것이 바람직하고, 10 이상인 것이 바람직하며, 20 이상인 것이 보다 바람직하다.
도전 필러로서는, 애스펙트비가 상이한 2종 이상의 필러를 이용하는 것이 바람직하다. 여기에서, 2종 이상의 도전 필러로서는, 예를 들면, 상술한 섬유형 필러 및 입자형 필러를 포함하는 것이 바람직하다. 2종 이상의 도전 필러로서는, 구체적으로는, 흑연의 입자 및 탄소 섬유를 포함하는 것이 바람직하다. 이로써, 반도체 장치의 전자파 차폐성을 향상시킬 수 있다. 이것은, 상세한 메커니즘은 확실하지는 않지만, 애스펙트비가 상이한 2종 이상의 도전 필러가 도전 패스를 형성함으로써, 전자파의 전기적인 손실을 더 크게 할 수 있기 때문이라고 추측된다.
또한, 2종 이상의 도전 필러로서 입자형 필러 및 섬유형 필러를 포함하는 경우, 입자의 형상은, 예를 들면, 비늘형인 것이 바람직하다. 이로써, 적절히 도전 패스를 형성할 수 있다. 구체적인 입자형 필러 및 섬유형 필러의 조합으로서는, 입자형 필러로서 흑연을 포함하고, 섬유형 필러로서 탄소 섬유를 포함하는 것이 바람직하다.
2종 이상의 도전성 필러로서, 섬유 및 입자를 포함하는 경우, 섬유의 함유량의 하한값은, 예를 들면, 제2 열경화성 수지 조성물의 고형분 전체량에 대하여, 10질량% 이상인 것이 바람직하고, 15질량% 이상인 것이 보다 바람직하다. 이로써, 도전성 필러인 섬유가, 제2 열경화성 수지 조성물에서 적절히 분산되고, 전자파 차폐성을 향상시키는 데에 적합한 도전 패스를 형성할 수 있다.
또, 2종 이상의 도전성 필러로서, 상술한 섬유 및 상술한 입자를 포함하는 경우, 상술한 섬유의 함유량의 상한값은, 예를 들면, 제2 열경화성 수지 조성물의 고형분 전체량에 대하여 55질량% 이하인 것이 바람직하고, 50질량% 이하인 것이 보다 바람직하다. 이로써, 제2 열경화성 수지 조성물의 스파이럴 플로를 적절히 유지할 수 있다는 관점에서 편리하다.
2종 이상의 도전성 필러로서, 섬유 및 입자를 포함하는 경우, 입자의 함유량의 하한값은, 예를 들면, 제2 열경화성 수지 조성물 중의 섬유의 함유량에 대하여, 20질량% 이상인 것이 바람직하고, 30질량% 이상인 것이 보다 바람직하다. 이로써, 복수의 섬유간에 입자를 충전함으로써, 입자를 통하여 복수의 섬유가 도전 패스를 보다 적절히 형성할 수 있다.
또, 2종 이상의 도전성 필러로서, 섬유 및 입자를 포함하는 경우, 입자의 함유량의 상한값은, 예를 들면, 제2 열경화성 수지 조성물 중의 섬유의 함유량에 대하여, 150질량% 이하인 것이 바람직하고, 145질량% 이하인 것이 보다 바람직하며, 70질량% 이하인 것이 더 바람직하다. 이로써, 섬유가 제2 열경화성 수지 조성물에서 적절히 분산되고, 전자파 차폐성을 향상하는 데에 적절한 도전 패스를 형성할 수 있다.
상기 섬유형 필러보다 애스펙트비가 낮은 다른 필러로서는, 예를 들면 흑연, 카본블랙, 숯, 코크스, 다이아몬드, 카본 나노 튜브, 그래핀, 풀러렌 등의 탄소 재료로부터 선택되는 1종 또는 2종 이상의 분립체를 포함할 수 있다. 이들 중에서도, 기계적 특성과 전자파 차폐성의 밸런스를 향상시키는 관점에서는, 탄소 재료를 포함하는 것이 바람직하고, 흑연 또는 카본블랙 중 적어도 한쪽을 포함하는 것이 보다 바람직하다.
본 실시형태에 관한 제2 열경화성 수지 조성물에는, 또한 필요에 따라, 카본블랙, 벵갈라 등의 착색제; 실리콘 오일, 실리콘 고무 등의 저응력제; 카나우바 왁스 등의 천연 왁스, 톨릴렌디이소시아네이트 변성 산화 왁스 등의 합성 왁스, 스테아르산, 스테아르산 아연 등의 고급 지방산 및 그 금속염류, 혹은 파라핀, 디에탄올아민·디몬탄산 에스테르 등의 에스테르류 등의 이형제; 수산화 알루미늄, 수산화 마그네슘, 붕산 아연, 몰리브덴산 아연, 포스파겐 등의 난연제, 산화 방지제 등의 각종 첨가제를 적절히 배합해도 된다.
상술한 제1 열경화성 수지 조성물로서는, 에폭시 수지와, 경화제와, 경화 촉진제와, 무기 충전재를 포함하는 것이 바람직하다. 이러한 제1 열경화성 수지 조성물의 형태는, 작업성의 관점에서, 분립형, 과립형, 태블릿형 또는 시트형으로 가공된 것이 바람직하다. 즉, 제1 열경화성 수지 조성물의 형태는, 고체 형상인 것이 바람직하다.
제1 열경화성 수지 조성물에 함유시키는 에폭시 수지로서는, 그 분자량, 분자 구조에 관계없이, 1분자 내에 에폭시기를 2개 이상 갖는 모노머, 올리고머, 폴리머 전반을 사용하는 것이 가능하다. 이와 같은 에폭시 수지의 구체예로서는, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 E형 에폭시 수지, 비스페놀 S형 에폭시 수지, 수소 첨가 비스페놀 A형 에폭시 수지, 비스페놀 M형 에폭시 수지(4,4'-(1,3-페닐렌디이소프리디엔)비스페놀형 에폭시 수지), 비스페놀 P형 에폭시 수지(4,4'-(1,4-페닐렌디이소프리디엔)비스페놀형 에폭시 수지), 비스페놀 Z형 에폭시 수지(4,4'-시클로헥사디엔비스페놀형 에폭시 수지) 등의 비스페놀형 에폭시 수지; 페놀 노볼락형 에폭시 수지, 브롬화 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 테트라페놀기 에탄형 노볼락형 에폭시 수지, 축합환 방향족 탄화 수소 구조를 갖는 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지; 비페닐형 에폭시 수지; 자일릴렌형 에폭시 수지, 비페닐렌 골격 함유 페놀아랄킬형 에폭시 수지 등의 아랄킬형 에폭시 수지; 나프틸렌에테르형 에폭시 수지, 나프톨형 에폭시 수지, 나프탈렌형 에폭시 수지, 나프탈렌디올형 에폭시 수지, 2관능 내지 4관능 에폭시형 나프탈렌 수지, 비나프틸형 에폭시 수지, 나프탈렌아랄킬형 에폭시 수지 등의 나프탈렌 골격을 갖는 에폭시 수지; 안트라센형 에폭시 수지; 페녹시형 에폭시 수지; 디시클로펜타디엔형 에폭시 수지; 노르보르넨형 에폭시 수지; 아다만탄형 에폭시 수지; 플루오렌형 에폭시 수지, 인 함유 에폭시 수지, 지환식 에폭시 수지, 지방족 쇄상 에폭시 수지, 비스페놀 A 노볼락형 에폭시 수지, 비자일레놀형 에폭시 수지, 트리하이드록시페닐메탄형 에폭시 수지, 테트라페닐올에탄형 에폭시 수지, 트리글리시딜이소시아누레이트 등의 복소환식 에폭시 수지; N,N,N',N'-테트라글리시딜메타자일렌디아민, N,N,N',N'-테트라글리시딜비스아미노메틸시클로헥산, N,N-디글리시딜아닐린 등의 글리시딜아민류나, 글리시딜(메트)아크릴레이트와 에틸렌성 불포화 이중결합을 갖는 화합물의 공중합물, 부타디엔 구조를 갖는 에폭시 수지, 비스페놀의 디글리시딜에테르화물, 나프탈렌디올의 디글리시딜에테르화물, 페놀류의 글리시딜에테르화물로부터 선택되는 1종 또는 2종 이상을 포함할 수 있다. 이들 중, 아랄킬형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 및 테트라메틸 비스페놀 F형 에폭시 수지 등의 비스페놀형 에폭시 수지, 및 스틸벤형 에폭시 수지는 결정성을 갖는 것이 바람직하다. 이로써, 반도체 장치에 있어서의 내리플로성의 향상 및 휨의 억제를 실현할 수 있다.
에폭시 수지의 함유량은, 제1 열경화성 수지 조성물의 고형분 전체량에 대하여 3질량% 이상인 것이 바람직하고, 5질량% 이상인 것이 보다 바람직하다. 에폭시 수지의 함유량을 상기 하한값 이상으로 함으로써, 제1 열경화성 수지 조성물을 이용하여 형성되는 봉지재와 반도체 소자의 밀착성의 향상에 기여할 수 있다. 한편, 에폭시 수지의 함유량은, 예를 들면 제1 열경화성 수지 조성물의 고형분 전체량에 대하여 20질량% 이하인 것이 바람직하고, 17질량% 이하인 것이 보다 바람직하다. 에폭시 수지의 함유량을 상기 상한값 이하로 함으로써, 당해 제1 열경화성 수지 조성물을 이용하여 형성되는 봉지재의 내열성이나 내습성의 향상을 도모할 수 있다. 이로 인하여, 에폭시 수지의 함유량이 상기 수치 범위 내에 있는 제1 열경화성 수지 조성물에 의하면, 반도체 장치의 내습 신뢰성이나 내리플로성을 향상시킬 수 있다.
본 실시형태에 관한 제1 열경화성 수지 조성물 중에는, 상술한 바와 같이, 경화제가 포함되어 있어도 된다. 이로써, 당해 수지 조성물의 유동성 및 핸들링성을 향상시킬 수 있다.
여기에서, 본 실시형태에 관한 경화제로서는, 예를 들면 중부가형 경화제, 촉매형 경화제, 및 축합형 경화제의 3타입으로 대별할 수 있다.
경화제에 이용되는 중부가형 경화제의 구체예로서는, 디에틸렌트리아민(DETA), 트리에틸렌테트라민(TETA), 메타자일렌디아민(MXDA) 등의 지방족 폴리아민, 디아미노디페닐메탄(DDM), m-페닐렌디아민(MPDA), 디아미노디페닐설폰(DDS) 등의 방향족 폴리아민, 및 디시안디아미드(DICY), 유기산 디히드라지드 등의 폴리아민 화합물; 헥사히드로 무수 프탈산(HHPA), 메틸테트라히드로 무수 프탈산(MTHPA) 등의 지환족 산무수물, 무수 트리멜리트산(TMA), 무수 피로멜리트산(PMDA), 벤조페논테트라카복실산(BTDA) 등의 방향족 산무수물 등을 포함하는 산무수물; 노볼락형 페놀 수지, 폴리비닐페놀 등의 페놀 수지계 경화제; 폴리설파이드, 티오에스테르, 티오에테르 등의 폴리머캅탄 화합물; 이소시아네이트 프리폴리머, 블록화 이소시아네이트 등의 이소시아네이트 화합물; 카복실산 함유 폴리에스테르 수지 등의 유기산류 등을 들 수 있다.
촉매형 경화제의 구체예로서는, 벤질디메틸아민(BDMA), 2,4,6-트리스디메틸아미노메틸페놀(DMP-30) 등의 3급 아민 화합물; 2-메틸이미다졸, 2-에틸-4-메틸이미다졸(EMI24) 등의 이미다졸 화합물; BF3 착체 등의 루이스산 등을 들 수 있다.
축합형 경화제의 구체예로서는, 레졸형 페놀 수지; 메틸올기 함유 요소 수지와 같은 요소 수지; 메틸올기 함유 멜라민 수지와 같은 멜라민 수지 등을 들 수 있다.
이들 중에서도, 내연성, 내습성, 전기 특성, 경화성, 및 보존 안정성 등에 대한 밸런스를 향상시키는 관점에서, 페놀 수지 경화제가 바람직하다. 페놀 수지 경화제로서는, 1분자 내에 페놀성 수산기를 2개 이상 갖는 모노머, 올리고머, 폴리머 전반을 이용할 수 있고, 그 분자량, 분자 구조는 특별히 한정되지 않는다.
페놀 수지 경화제의 구체예로서는, 페놀 노볼락 수지, 크레졸 노볼락 수지, 비스페놀 노볼락 수지 등의 노볼락형 수지; 폴리비닐페놀; 비페닐아랄킬형 페놀 수지나 트리페놀메탄형 페놀 수지 등의 다관능형 페놀 수지; 테르펜 변성 페놀 수지, 디시클로펜타디엔 변성 페놀 수지 등의 변성 페놀 수지; 페닐렌 골격 및/또는 비페닐렌 골격을 갖는 페놀아랄킬 수지, 페닐렌 골격 및/또는 비페닐렌 골격을 갖는 나프톨아랄킬 수지 등의 아랄킬형 수지; 비스페놀 A, 비스페놀 F 등의 비스페놀 화합물 등을 들 수 있다. 이들은 1종류를 단독으로 이용해도 되고 2종류 이상을 병용해도 된다. 그 중에서도, 고온 고습 환경 조건하에 있어서의 반도체 장치의 신뢰성을 향상시키는 관점에서, 다관능형 페놀 수지가 바람직하다.
본 실시형태에 관한 제1 열경화성 수지 조성물 중에 있어서의 경화제의 함유량은, 바람직하게는, 제1 열경화성 수지 조성물 전체에 대하여 2질량% 이상 15질량% 이하이고, 더 바람직하게는, 3질량% 이상 13질량% 이하이며, 가장 바람직하게는, 4질량% 이상 11질량% 이하이다. 경화제의 함유량을 상기 하한값 이상으로 함으로써, 충분한 유동성을 갖는 제1 열경화성 수지 조성물을 실현하고, 성형성의 향상을 도모할 수 있다. 또, 경화제의 함유량을 상기 상한값 이하로 함으로써, 반도체 장치의 내습 신뢰성이나 내리플로성을 향상시킬 수 있다.
본 실시형태에 관한 제1 열경화성 수지 조성물은, 충전재를 포함하고 있어도 된다. 이러한 충전재로서는, 일반적으로 반도체 봉지 재료에 이용되고 있는 무기 충전재 또는 유기 충전재이면 된다. 구체적으로는, 상기 무기 충전재로서, 용융 파쇄 실리카, 용융 구형 실리카, 결정 실리카, 2차 응집 실리카 등의 실리카; 알루미나; 티타늄 화이트; 수산화 알루미늄; 탤크; 클레이; 마이카; 유리 섬유 등을 들 수 있다. 또, 이러한 유기 충전재로서는, 오가노 실리콘 파우더, 폴리에틸렌 파우더 등을 들 수 있다. 이들 충전재는, 1종을 단독으로 이용해도 되고, 2종 이상을 병용해도 된다. 그 중에서도, 무기 충전재가 바람직하고, 용융 구형 실리카를 이용하는 것이 특히 바람직하다.
또, 충전재의 형상으로서는, 제1 열경화성 수지 조성물의 용융 점도의 상승을 억제하면서, 충전재의 함유량을 높이는 관점에서, 가능한 한 진구(眞球)형이고, 또한 입도 분포가 넓은 것이 바람직하다.
또, 입자의 크기가 상이한 것을 혼합함으로써 무기 충전량을 많게 할 수 있다. 충전재의 평균 입경(d50)은, 반도체 소자 주변에 대한 충전성의 관점에서, 바람직하게는, 0.01μm 이상 150μm 이하이고, 보다 바람직하게는, 0.1μm 이상 100μm 이하이며, 더 바람직하게는, 0.5μm 이상 50μm 이하이다. 이렇게 함으로써, 수지 조성물의 유동성이 양호한 상태가 되도록 제어할 수 있다. 또, 본 실시형태에 있어서의 충전재는, 제1 열경화성 수지 조성물의 유동성을 향상시키면서, 제작하는 반도체 장치의 기계적 강도를 향상시키는 관점에서, 평균 입경(d50)이 5μm 이하인 충전재와, 평균 입경(d50)이 10μm 이상인 충전재를 병용하는 것이 바람직하다.
또한, 무기 충전재의 평균 입경(d50)은, 예를 들면 레이저 회절식 입도 분포 측정 장치(호리바(HORIBA)사제, LA-500)를 이용하여 측정하는 것이 가능하다.
본 실시형태에 관한 제1 열경화성 수지 조성물 중에 있어서의 충전재의 함유량은, 예를 들면 제1 열경화성 수지 조성물 전체에 대하여, 바람직하게는, 35질량% 이상 94질량% 이하이고, 더 바람직하게는, 50질량% 이상 93질량% 이하이며, 더 바람직하게는 65질량% 이상 90질량% 이하이다. 충전재의 함유량을 상기 하한값 이상으로 함으로써, 저흡습성 및 저열팽창성을 향상시켜, 내습 신뢰성이나 내리플로성을 보다 효과적으로 향상시킬 수 있다. 또, 충전재의 함유량을 상기 상한값 이하로 함으로써, 봉지용 에폭시 수지 조성물의 유동성 저하에 따른 성형성의 저하나, 고점도화에 기인한 본딩 와이어 흐름 등을 억제하는 것이 가능해진다.
본 실시형태에 관한 제1 열경화성 수지 조성물은, 경화 촉진제를 포함하고 있어도 된다.
경화 촉진제는, 에폭시 수지의 에폭시기와, 경화제(예를 들면, 페놀 수지 경화제의 페놀성 수산기)의 가교 반응을 촉진시키는 것이면 되고, 일반적인 반도체 봉지용 에폭시 수지 조성물에 사용하는 것을 이용할 수 있다. 경화 촉진제로서는, 예를 들면 유기 포스핀, 테트라 치환 포스포늄 화합물, 포스포베타인 화합물, 포스핀 화합물과 퀴논 화합물의 부가물, 포스포늄 화합물과 실란 화합물의 부가물 등의 인 원자 함유 화합물; 1,8-디아자비시클로[5.4.0]운데센-7, 벤질디메틸아민, 2-메틸이미다졸 등이 예시되는 아미딘이나 3급 아민, 나아가서는 상기 아미딘, 아민의 4급염 등의 질소 원자 함유 화합물 등을 들 수 있으며, 이들은 1종류를 단독으로 이용해도 되고 2종 이상을 병용해도 지장이 없다.
경화 촉진제의 함유량은, 제1 열경화성 수지 조성물 전체에 대하여, 바람직하게는, 0.05질량% 이상 1질량% 이하이고, 더 바람직하게는, 0.1질량% 이상 0.8질량% 이하이다. 경화 촉진제의 함유량을 상기 하한값 이상으로 함으로써, 제1 열경화성 수지 조성물의 경화성이 저하되는 것을 억제할 수 있다. 또, 경화 촉진제의 함유량을 상기 상한값 이하로 함으로써, 제1 열경화성 수지 조성물의 유동성이 저하되는 것을 억제할 수 있다.
제1 열경화성 수지 조성물에는, 상기 각 성분 이외에, 필요에 따라 커플링제, 레벨링제, 착색제, 이형제, 저응력제, 감광제, 소포제, 자외선 흡수제, 발포제, 산화 방지제, 난연제, 및 이온 포착제 등으로부터 선택되는 1종 또는 2종 이상의 첨가물을 첨가해도 된다. 커플링제로서는, 예를 들면 에폭시실란커플링제, 양이온 실란커플링제, 아미노실란커플링제, 3-머캅토프로필트리메톡시실란커플링제, γ-글리시독시프로필트리메톡시실란커플링제, N-페닐-3-아미노프로필트리메톡시실란커플링제, 머캅토실란커플링제 등의 실란커플링제, 타이타네이트계 커플링제 및 실리콘 오일형 커플링제 등을 들 수 있다. 레벨링제로서는, 아크릴계 공중합물 등을 들 수 있다. 착색제로서는, 카본블랙 등을 들 수 있다. 이형제로서는, 천연 왁스, 몬탄산 에스테르 등의 합성 왁스, 고급 지방산 혹은 그 금속염류, 파라핀, 산화 폴리에틸렌 등을 들 수 있다. 저응력제로서는, 실리콘 오일, 실리콘 고무 등을 들 수 있다. 이온 포착제로서는, 히드로탈사이트 등을 들 수 있다. 난연제로서는, 수산화 알루미늄 등을 들 수 있다.
다만, 본 발명은 상술한 실시형태에 한정되는 것은 아니고, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다.
이상, 도면을 참조하여 본 발명의 실시형태에 대하여 설명했지만, 이들은 본 발명의 예시이고, 상기 이외의 다양한 구성을 채용할 수도 있다.
이하, 참고형태의 예를 부기한다.
1. 반도체 소자와,
상기 반도체 소자의 표면을 덮도록 상기 반도체 소자를 봉지하여 이루어지는 제1 열경화성 수지 조성물의 경화체에 의하여 형성된 제1 봉지재와,
상기 제1 봉지재의 표면을 덮도록 상기 제1 봉지재를 봉지하여 이루어지는 상기 제1 열경화성 수지 조성물과는 상이한 제2 열경화성 수지 조성물의 경화체에 의하여 형성된 제2 봉지재를 구비하고,
상기 제2 열경화성 수지 조성물이,
에폭시 수지와,
페놀 수지 경화제와,
경화 촉진제와,
도전 필러를 포함하는 에폭시 수지 조성물인 반도체 장치.
2. 상기 제1 봉지재의 상기 표면 전체 영역이 노출되지 않도록, 상기 제1 봉지재의 상기 표면 전체 영역이 상기 제2 봉지재에 의하여 덮여 있는 1.에 기재된 반도체 장치.
3. 상기 도전 필러가 탄소를 주성분으로서 포함하는 1. 또는 2.에 기재된 반도체 장치.
4. 상기 제2 열경화성 수지 조성물의 고형분 전체량에 대한 상기 도전 필러의 함유량이, 35질량% 이상 65질량% 이하인 1. 내지 3. 중 어느 하나에 기재된 반도체 장치.
5. 상기 도전 필러가 애스펙트비가 상이한 적어도 2종 이상의 탄소 재료를 포함하는 1. 내지 4. 중 어느 하나에 기재된 반도체 장치.
6. 상기 도전 필러가 흑연 및 탄소 섬유를 포함하는 1. 내지 5. 중 어느 하나에 기재된 반도체 장치.
7. 상기 제1 봉지재의 25℃에 있어서의 선팽창 계수를 L1이라 하고, 상기 제2 봉지재의 25℃에 있어서의 선팽창 계수를 L2라 했을 때, L1-L2의 절대값이 30ppm 이하인 1. 내지 6. 중 어느 하나에 기재된 반도체 장치.
8. 상기 제1 열경화성 수지 조성물이,
에폭시 수지와,
경화제와,
경화 촉진제와,
충전재를 포함하는 1. 내지 7. 중 어느 하나에 기재된 반도체 장치.
9. 상기 반도체 소자와, 상기 제1 봉지재와, 상기 제2 봉지재를 포함하는 구조체가 기판 상에 형성되어 있는, 1. 내지 8. 중 어느 하나에 기재된 반도체 장치.
10. 반도체 소자의 표면을 덮도록 상기 반도체 소자를 제1 열경화성 수지 조성물의 경화체에 의하여 봉지하여 제1 봉지재를 형성하는 공정과,
상기 제1 봉지재의 표면을 덮도록 상기 제1 봉지재를 상기 제1 열경화성 수지 조성물과는 상이한 제2 열경화성 수지 조성물의 경화체에 의하여 봉지하여 제2 봉지재를 형성하는 공정을 갖고,
상기 제2 열경화성 수지 조성물이,
에폭시 수지와,
페놀 수지 경화제와,
경화 촉진제와,
도전 필러를 포함하는 에폭시 수지 조성물인 반도체 장치의 제조 방법.
11. 반도체 소자의 표면을 덮도록 열경화성 수지 조성물의 경화체에 의하여 형성된 제1 봉지재의 표면을 덮도록, 상기 제1 봉지재를 봉지하여 이루어지는 상기 제2 봉지재를 형성하기 위하여 이용하는 반도체 봉지용 에폭시 수지 조성물로서,
에폭시 수지와,
페놀 수지 경화제와,
경화 촉진제와,
도전 필러를 포함하는 반도체 봉지용 에폭시 수지 조성물.
12. 1. 내지 9. 중 어느 하나에 기재된 반도체 장치에 있어서의 상기 제1 봉지재를 형성하기 위하여 이용하는 상기 제1 열경화성 수지 조성물에 의하여 구성되는 성형 재료군과,
1. 내지 9. 중 어느 하나에 기재된 반도체 장치에 있어서의 상기 제2 봉지재를 형성하기 위하여 이용하는 상기 제2 열경화성 수지 조성물에 의하여 구성되는 성형 재료군으로 이루어지는 수지 세트.
[실시예]
이하, 본 발명을 실시예 및 비교예에 의하여 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
<제1 열경화성 수지 조성물의 제작>
실시예 1~6 및 비교예 1의 각각에 대하여, 다음과 같이 봉지용 수지 조성물을 조제했다. 먼저, 표 1에 따라 배합된 각 원재료를 상온에서 믹서를 이용하여 혼합한 후, 70∼100℃에서 롤혼련했다. 이어서, 얻어진 혼련물을 냉각한 후, 이것을 분쇄함으로써, 분립형의 수지 조성물을 제1 열경화성 수지 조성물로서 얻었다. 표 1 중에 있어서의 각 성분의 상세는 후술하는 바와 같다. 또, 표 1 중의 단위는, 질량%이다.
<제2 열경화성 수지 조성물의 제작>
실시예 1~6 및 비교예 2의 각각에 대하여, 다음과 같이 봉지용 수지 조성물을 조제했다. 먼저, 표 1에 기재된 배합량으로 커플링제 2를 이용하여, 미리 표면처리를 실시한 도전 필러 1~도전 필러 3을 각각 준비했다. 이어서, 표 1을 따라 배합된 각 원재료를 상온에서 믹서를 이용하여 혼합한 후, 70∼100℃에서 롤혼련했다. 이어서, 얻어진 혼련물을 냉각한 후, 이것을 분쇄함으로써, 분립형의 수지 조성물을 제2 열경화성 수지 조성물로서 얻었다. 표 1 중에 있어서의 각 성분의 상세는 후술하는 바와 같다. 또, 표 1 중의 단위는, 질량%이다.
도전 필러 1∼도전 필러 3의 커플링제 2를 이용한 표면처리는, 각각, 다음과 같이 행했다.
먼저, 도전 필러를 믹서에 투입하고, 교반을 개시했다. 이어서, 믹서 내에, 커플링제 2를 투입하고, 3분간 교반을 계속했다. 이렇게 함으로써, 도전 필러와 커플링제 2의 혼합물을 얻었다. 다음으로, 얻어진 혼합물을 믹서에서 꺼내, 소정 시간 방치했다. 이와 같이 하여, 커플링제 2에 의하여 표면처리가 실시된 도전 필러 1∼도전 필러 3을 제작했다.
(에폭시 수지)
·에폭시 수지 1: 비페닐형 에폭시 수지(미쓰비시 가가쿠사제, YX4000K)
·에폭시 수지 2: 비페닐렌 골격 함유 페놀아랄킬형 에폭시 수지(닛폰 가야쿠사제, NC-3000)
·에폭시 수지 3: 비스페놀 A형 에폭시 수지(미쓰비시 가가쿠사제, YL6810)
·에폭시 수지 4: 비페닐렌 골격 함유 페놀아랄킬형 에폭시 수지와 비페닐형 에폭시 수지의 혼합물 (닛폰 가야쿠사제, CER-3000-L)
(충전재)
·충전재 1: 용융 구형 실리카(덴키 가가쿠 고교사제, FB-950FC, 평균 입경(d50): 22μm)
·충전재 2: 용융 구형 실리카(덴키 가가쿠 고교사제, FB-105FC, 평균 입경(d50): 12μm)
·충전재 3: 용융 구형 실리카(덴키 가가쿠 고교사제, FB-35, 평균 입경(d50): 10μm)
·충전재 4: 용융 구형 실리카(아도마텍스사제, SO-25R, 평균 입경(d50): 0.5μm)
·충전재 5: 용융 구형 실리카(아도마텍스사제, SO-32R, 평균 입경(d50): 1μm)
(경화제)
·경화제 1: 비페닐렌 골격 함유 페놀아랄킬 수지(메이와 가세이사제, MEH-7851SS)
·경화제 2: 노볼락형 페놀 수지(스미토모 베이크라이트사제, PR-HF-3)
·경화제 3: 비페닐렌 골격 함유 페놀아랄킬 수지(닛폰 가야쿠사제, GPH-65)
(경화 촉진제)
·경화 촉진제 1: 하기 식 (1)로 나타나는 경화 촉진제
[화학식 1]
Figure pat00001
경화 촉진제 1의 제조 방법을 이하에 나타낸다.
먼저, 냉각관 및 교반 장치가 부착된 세퍼러블 플라스크에 대하여, 2,3-디하이드록시나프탈렌 12.81g(0.080mol)과, 테트라페닐포스포늄 브로마이드 16.77g(0.040mol)과, 메탄올 100ml를 도입하고, 균일하게 교반 용해시켰다. 다음으로, 수산화 나트륨 1.60g(0.04ml)을 10mL의 메탄올에 용해시킨 수산화 나트륨 용액을, 세퍼러블 플라스크 내에 서서히 적하했다. 이로써 석출한 결정을, 여과, 수세, 진공 건조함으로써, 경화 촉진제 1을 얻었다.
·경화 촉진제 2: 하기 식 (2)로 나타나는 경화 촉진제
[화학식 2]
Figure pat00002
경화 촉진제 2의 제조 방법을 이하에 나타낸다.
먼저, 냉각관 및 교반 장치가 부착된 세퍼러블 플라스크에 대하여, 4,4'-비스페놀 S 37.5g(0.15mol)과, 메탄올 100ml를 도입하고, 실온에서 균일하게 교반 용해시켰다. 다음으로, 수산화 나트륨 4.0g(0.1mol)을 미리 50mL의 메탄올에 용해시킨 용액을, 교반하면서 첨가했다. 이어서, 테트라페닐포스포늄 브로마이드 41.9g(0.1mol)을 미리 150mL의 메탄올에 용해시킨 용액을, 첨가했다. 그 후, 잠시 동안 교반을 계속하고, 300mL의 메탄올을 첨가한 후, 세퍼러블 플라스크 내의 용액을 대량의 물에 교반하면서 적하함으로써, 백색 침전을 얻었다. 이 침전을, 여과분리하고 나서, 건조함으로써 백색 결정인 경화 촉진제 2를 얻었다.
·경화 촉진제 3: 하기 식 (3)으로 나타나는 경화 촉진제
[화학식 3]
Figure pat00003
경화 촉진제 3의 제조 방법을 이하에 나타낸다.
먼저, 1800g의 메탄올을 넣은 플라스크에, 249.5g의 페닐트리메톡시실란과, 384.0g의 2,3-디하이드록시나프탈렌을 첨가하여, 각 성분을 용해시켰다. 다음으로, 상기 플라스크에 대하여, 실온 조건하, 28질량%의 나트륨메톡사이드-메탄올 용액 231.5g을 교반하면서 적하했다. 이어서, 메탄올 600g에 테트라페닐포스포늄 브로마이드 503.0g을 미리 용해시킨 용액을, 실온 조건하, 교반하면서 적하 혼합하고, 결정을 석출시켰다. 이와 같이 하여 얻어진 결정을, 여과, 수세, 진공 건조함으로써, 분홍색 결정인 경화 촉진제 3을 얻었다.
(도전 필러)
·도전 필러 1: 비늘형 흑연(니시무라 고쿠엔사제, PB-90, 평균 입경 15μm)
·도전 필러 2: 탄소 섬유(미쓰비시 레이온사제, 다이어리드 K223HM, 장경 200μm, 단경 5μm)
·도전 필러 3: 탄소 섬유(사이테크 엔지니어드 머티리얼즈사제, DKD, 장경 200μm, 단경 10μm)
또한, 도전 필러 1∼3은, 각각 애스펙트비가 상이한 것임이 확인되어 있다.
(이형제)
·이형제 1: 스테아르산(니치유사제, SR-사쿠라)
·이형제 2: 톨릴렌디이소시아네이트 변성 산화 왁스(니혼 세이로사제, HAD-6548G)
·이형제 3: 디에탄올아민디몬탄산 에스테르(이토 세이유사제, ITOHWAX TP NC-133)
·이형제 4: 글리세린트리몬탄산 에스테르(클라리언트·재팬사제, 리코르브 WE-4)
·이형제 5: 산화 폴리에틸렌 왁스(클라리언트·재팬사제, 리코 왁스 PED191)
(기타)
·난연제: 수산화 알루미늄(스미토모 가가쿠사제, CL-303)
·착색제: 카본블랙(미쓰비시 가가쿠사제, 카본 #5)
·저응력제: 알킬 변성 실리콘 오일(모멘티브·퍼포먼스 ·머티리얼즈·재팬사제, XZ-5600)
·커플링제 1: 3-머캅토프로필트리메톡시실란(치소사제, S810)
·커플링제 2: N-페닐-3-아미노프로필트리메톡시실란(신에쓰 가가쿠사제, KBM-573)
<실시예 1~6에 관한 반도체 장치의 제작>
본 발명을 실시하기 위한 구체적인 내용에서 설명한 방법에 의하여, 도 1에 나타내는 반도체 장치를 제작했다. 먼저, 제1 열경화성 수지 조성물을 이용하여, 기판 상에 탑재한 반도체 소자(20mm×20mm)를 봉지 형성함으로써, 1차 패키지를 제작했다. 제1 열경화성 수지 조성물의 경화물로 이루어지는 제1 봉지재의 성형은, 압축 성형기를 이용하여, 금형 온도 175℃, 성형 압력 8.3MPa, 경화 시간 2분의 조건으로 행했다. 이어서, 얻어진 1차 패키지를 인서트로 하고, 제2 열경화성 수지 조성물을 이용하여, 이러한 인서트를 봉지 형성함으로써, 2차 패키지를 제작했다. 제2 열경화성 수지 조성물의 경화물로 이루어지는 제2 봉지재의 성형은, 압축 성형기를 이용하여, 금형 온도 175℃, 성형 압력 8.3MPa, 경화 시간 2분의 조건으로 행했다. 그 후, 얻어진 2차 패키지를 175℃, 4시간의 조건으로 후경화(포스트 큐어)함으로써, 도 1에 나타내는 반도체 장치를 얻었다.
<비교예 1에 관한 반도체 장치의 제작>
실시예 1의 반도체 장치에 있어서의 제1 봉지재(10) 및 제2 봉지재(20)에 상당하는 구성(봉지재)을, 제1 열경화성 수지 조성물을 이용하여 일괄 형성한 점 이외에는, 실시예 1의 반도체 장치와 동일한 구성을 구비한 비교예 1의 반도체 장치를 제작했다.
비교예 1의 반도체 장치를 제작함에 있어서, 도 1에 나타내는 제1 봉지재(10) 및 제2 봉지재(20)에 상당하는 구성(봉지재)은, 기판 상에 탑재한 반도체 소자(20mm×20mm)를 인서트로 하고, 제1 열경화성 수지 조성물을 이용하여, 일괄 형성함으로써 제작했다. 즉, 비교예 1의 반도체 장치에 있어서, 도 1에 나타내는 제1 봉지재(10) 및 제2 봉지재(20)에 상당하는 구성(봉지재)은, 제1 열경화성 수지 조성물의 경화물에 의하여 일체적으로 형성된 것이다. 또, 제1 열경화성 수지 조성물의 경화물로 이루어지는 봉지재의 성형은, 압축 성형기를 이용하여, 금형 온도 175℃, 성형 압력 8.3MPa, 경화 시간 2분의 조건으로 행한 후, 175℃, 4시간의 조건으로 후경화(포스트 큐어)함으로써, 비교예 1의 반도체 장치를 얻었다.
<비교예 2에 관한 반도체 장치의 제작>
실시예 1의 반도체 장치에 있어서의 제1 봉지재(10) 및 제2 봉지재(20)에 상당하는 구성(봉지재)을, 제2 열경화성 수지 조성물을 이용하여 일괄 형성한 점 이외에는, 실시예 1의 반도체 장치와 동일한 구성을 구비한 비교예 1의 반도체 장치를 제작했다. 즉, 제1 열경화성 수지 조성물을 대신하여 제2 열경화성 수지 조성물을 이용하여 봉지재를 제작한 점 이외에는, 비교예 1과 동일한 방법으로, 비교예 2의 반도체 장치를 제작했다.
얻어진 각 열경화성 수지 조성물 및 각 반도체 장치에 대하여, 하기에 나타내는 측정 및 평가를 행했다.
·각 열경화성 수지 조성물의 스파이럴 플로: 저압 트랜스퍼 성형기(코타키 세이키사제, KTS-15)를 이용하여, EMMI-1-66에 준한 스파이럴 플로 측정용 금형에, 금형 온도 175℃, 주입 압력 6.9MPa, 보압시간 120초의 조건으로, 상술한 방법으로 제작한 제1 열경화성 수지 조성물과 제2 열경화성 수지 조성물을 각각 주입하여, 유동 길이를 측정했다. 또한, 단위는, cm이다. 또, 스파이럴 플로의 측정값이 큰 값을 나타낼수록, 열경화성 수지 조성물의 유동성이 양호한 것을 나타낸다.
·각 열경화성 수지 조성물의 경화물의 150℃에 있어서의 부피 저항률: 각 열경화성 수지 조성물의 경화물의 부피 저항률을 이하의 방법으로 측정했다. 먼저, 저압 트랜스퍼 성형기(코타키 세이키사제, KTS-30)를 이용하여, 금형 온도 175℃, 주입 압력 8.3MPa, 경화 시간 2분의 조건으로, 각 열경화성 수지 조성물을 주입 성형함으로써 직경 100mm, 두께 3mm의 원반형 성형품을 얻었다. 이어서, 얻어진 원반형 성형품을 175℃, 4시간의 조건으로 후경화(포스트 큐어)하여, 각 열경화성 수지 조성물의 경화물로 이루어지는 성형체를 얻었다. 이어서, 얻어진 성형체에, 카본 페이스트를 이용하여 직경 300mm의 주전극과, 직경 32mm의 가드 전극과, 직경 45mm의 대항 전극을 형성함으로써, 부피 저항률을 측정하기 위한 시험편을 얻었다. 다음으로, 얻어진 시험편을 이용하고, 초절연계(가와구치 덴키 세이사쿠쇼사제, R-503)를 이용하여, JIS K6911에 준거한 방법으로 각 열경화성 수지 조성물의 경화물의 부피 저항률을 측정했다. 또한, 단위는, Ω·cm이다. 또, 측정 조건은, 150℃의 분위기하, 인가 전압 500V의 조건이다.
·각 열경화성 수지 조성물의 경화물의 260℃에 있어서의 굽힘 강도: 먼저, 저압 트랜스퍼 성형기(코타키 세이키사제, KTS-30)를 이용하여, 금형 온도 175℃, 주입 압력 8.3MPa, 경화 시간 2분의 조건으로, 각 열경화성 수지 조성물을 주입 성형하여, 길이 15mm×폭 10mm×두께 4mm의 성형품을 얻었다. 다음으로, 얻어진 성형품을, 175℃, 4시간의 조건으로 후경화(포스트 큐어)하여, 각 열경화성 수지 조성물의 경화물로 이루어지는 시험편을 얻었다. 다음으로, 260℃의 분위기하, JIS K6911에 준거한 방법으로 얻어진 시험편의 굽힘 강도를 측정했다. 또한, 단위는, MPa이다.
·각 열경화성 수지 조성물의 경화물의 25℃에 있어서의 선팽창 계수: 먼저, 저압 트랜스퍼 성형기(코타키 세이키사제, KTS-30)를 이용하여, 금형 온도 175℃, 주입 압력 8.3MPa, 경화 시간 2분의 조건으로, 각 열경화성 수지 조성물을 주입 성형하여, 길이 15mm×폭 4mm×두께 3mm의 성형품을 얻었다. 다음으로, 얻어진 성형품을, 175℃, 4시간의 조건으로 후경화(포스트 큐어)하여, 각 열경화성 수지 조성물의 경화물로 이루어지는 시험편을 얻었다. 이어서, 열팽창계(세이코 인스트루먼트사제, TMA-120)를 이용하여, 승온 속도 5℃/분의 조건으로 얻어진 시험편을 승온하여, 경화물의 25℃에 있어서의 선팽창 계수를 측정했다. 또한, 단위는, ppm이다. 또한, 이하의 표 1에는, 제1 열경화성 수지 조성물의 경화물의 25℃에 있어서의 선팽창 계수의 값을 L1로서 나타내고, 제2 열경화성 수지 조성물의 경화물의 25℃에 있어서의 선팽창 계수의 값을 L2로서 나타낸다.
·제2 열경화성 수지 조성물의 성형성: 실시예 1~6에 대해서는, 이하의 방법으로 제2 열경화성 수지 조성물의 성형성을 평가하기 위한 구조체를 제작했다. 먼저, 압축 성형기를 이용하여, 금형 온도 175℃, 성형 압력 8.3MPa, 경화 시간 2분의 조건으로, 제1 열경화성 수지 조성물을 성형하여, 1차 패키지(몰드 사이즈: 55mm×50mm, 수지 두께: 0.7mm, 반도체 소자 사이즈: 20mm×20mm, 반도체 소자 상의 수지 두께: 0.4mm)를 얻었다. 이어서, 얻어진 1차 패키지를 인서트로 하고, 압축 성형기를 이용하여, 금형 온도 175℃, 성형 압력 8.3MPa, 경화 시간 2분의 조건으로, 제2 열경화성 수지 조성물을 성형한 후, 175℃, 4시간의 조건으로 후경화(포스트 큐어)하여 2차 패키지(몰드 사이즈: 60mm×70mm, 수지 두께: 0.75mm)를 얻었다. 다음으로, 얻어진 2차 패키지에 있어서의 제2 열경화성 수지 조성물의 경화물로 이루어지는 봉지재에 대하여, 초음파 영상 장치(히타치 파워 솔루션즈사제, FineSATIII)를 이용하여, 미충전이나 보이드의 유무를 확인했다. 또, 상기 2차 패키지에 있어서의 에어 벤트부의 버(burr)를 육안으로 확인했다.
또한, 비교예 1 및 비교예 2에 대해서는, 평가를 실시하지 않았다.
그리고, 평가 결과는 하기와 같이 했다.
◎: 제작한 2차 패키지에 있어서, 제2 열경화성 수지 조성물의 경화물로 이루어지는 봉지재에, 미충전 영역이나 보이드가 존재하지 않았다.
○: 제작한 2차 패키지에 있어서, 제2 열경화성 수지 조성물의 경화물로 이루어지는 봉지재에, 미충전 영역이나 보이드가 존재하지만, 그 평균 직경이 모두 30μm 이하였다.
×: 제작한 2차 패키지에 있어서, 제2 열경화성 수지 조성물의 경화물로 이루어지는 봉지재에, 평균 직경이 30μm를 넘는 미충전 영역이나 보이드가 존재하고 있었다.
·제2 열경화성 수지 조성물의 경화물의 전자파 차폐성: 먼저, 비교예 1에 대해서는, 제2 열경화성 수지 조성물을 제작하지 않았기 때문에 평가를 실시하지 않았다. 그리고, 실시예 1~6 및 비교예 2에 대해서는, 이하의 방법으로, 제2 열경화성 수지 조성물의 경화물의 전자파 차폐성을 평가했다. 먼저, 압축 성형기를 이용하여, 금형 온도 175℃, 성형 압력 8.3MPa, 경화 시간 2분의 조건으로, 제2 열경화성 수지 조성물을 형성하여, 길이 110mm×폭 110mm×두께 1mm의 판형 성형품을 얻었다. 이어서, 얻어진 판형 성형품을 175℃, 4시간의 조건으로 후경화(포스트 큐어)하여, 제2 열경화성 수지 조성물의 경화물로 이루어지는 시험편을 얻었다. 이어서, 얻어진 시험편을 어드밴테스트사제의 TR17301A에 있어서의 송신용 안테나와 수신용 안테나의 사이에 설치하고, 측정 주파수 1GHz의 조건으로 그 시험편의 전자파 차폐성을 측정했다. 또한, 단위는, dB이다.
·반도체 장치가 구비하는 봉지재의 전자파 차폐성: 실시예 1~6의 반도체 장치가 구비하는 봉지재의 전자파 차폐성을 평가하기 위하여 이용하는 시험편은, 이하의 방법으로 제작했다. 또, 시험편은, 그 시험편에 있어서의 제1 열경화성 수지 조성물의 경화물과 제2 열경화성 수지 조성물의 경화물의 두께비가, 제1 열경화성 수지 조성물의 경화물의 두께:제2 열경화성 수지 조성물의 경화물의 두께가 약 14:1이 되도록 제작했다.
먼저, 압축 성형기를 이용하여, 금형 온도 175℃, 성형 압력 8.3MPa, 경화 시간 2분의 조건으로, 제1 열경화성 수지 조성물을 성형하여, 길이 100mm×폭 100mm×두께 0.933mm의 판형 성형품 1을 얻었다. 다음으로, 얻어진 판형 성형품을 인서트로 하고, 압축 성형기를 이용하여, 금형 온도 175℃, 성형 압력 8.3MPa, 경화 시간 2분의 조건으로, 제2 열경화성 수지 조성물을 형성하여, 길이 110mm×폭 110mm×두께 1mm의 판형 성형품 2를 얻었다. 이어서, 얻어진 판형 성형품 2를 175℃, 4시간의 조건으로 후경화(포스트 큐어)함으로써, 제1 열경화성 수지 조성물의 경화물과 제2 열경화성 수지 조성물의 경화물의 두께비가, 제1 열경화성 수지 조성물의 경화물의 두께:제2 열경화성 수지 조성물의 경화물의 두께가 약 14:1인 시험편을 얻었다.
비교예 1의 반도체 장치가 구비하는 봉지재의 전자파 차폐성을 평가하기 위하여 이용하는 시험편은, 이하의 방법으로 제작했다. 구체적으로는, 제1 열경화성 수지 조성물의 경화물과 제2 열경화성 수지 조성물의 경화물로 이루어지는 실시예 1~6의 시험편과 동일한 사이즈의 시험편을, 압축 성형기를 이용하여, 금형 온도 175℃, 성형 압력 8.3MPa, 경화 시간 2분의 조건으로, 제1 열경화성 수지 조성물을 성형한 후, 175℃, 4시간의 조건으로 후경화(포스트 큐어)함으로써, 비교예 1의 시험편을 얻었다.
비교예 2의 반도체 장치가 구비하는 봉지재의 전자파 차폐성을 평가하기 위하여 이용하는 시험편은, 이하의 방법으로 제작했다. 구체적으로는, 제1 열경화성 수지 조성물의 경화물과 제2 열경화성 수지 조성물의 경화물로 이루어지는 실시예 1~6의 시험편과 동일한 사이즈의 시험편을, 압축 성형기를 이용하여, 금형 온도 175℃, 성형 압력 8.3MPa, 경화 시간 2분의 조건으로, 제2 열경화성 수지 조성물을 성형한 후, 175℃, 4시간의 조건으로 후경화(포스트 큐어)함으로써, 비교예 2의 시험편을 얻었다.
이어서, 얻어진 시험편을 어드밴테스트사제의 TR17301A에 있어서의 송신용 안테나와 수신용 안테나의 사이에 설치하고, 측정 주파수 1GHz의 조건으로 그 시험편의 전자파 차폐성을 측정했다.
평가 결과는 하기와 같이 했다.
◎: 15dB 이상의 값을 나타냈다.
○: 5dB 이상 15dB 미만의 값을 나타냈다.
×: 5dB 미만의 값을 나타냈다.
·반도체 장치가 구비하는 봉지재의 150℃에 있어서의 부피 저항률: 각 실시예, 각 비교예의 반도체 장치의 전기적 절연 특성을 평가하기 위하여, 부피 저항률을 측정했다. 실시예 1~6의 반도체 장치가 구비하는 봉지재의 150℃에 있어서의 부피 저항률을 측정하기 위하여 이용하는 시험편은, 이하의 방법으로 제작했다. 또, 시험편은, 그 시험편에 있어서의 제1 열경화성 수지 조성물의 경화물과 제2 열경화성 수지 조성물의 경화물의 두께비가, 실시예 1~6의 반도체 장치에 있어서의 제1 봉지재와 제2 봉지재의 두께비와 동일한 약 14:1이 되도록 제작했다.
먼저, 저압 트랜스퍼 성형기(코타키 세이키사제, KTS-30)를 이용하여, 금형 온도 175℃, 주입 압력 8.3MPa, 경화 시간 2분의 조건으로, 제1 열경화성 수지 조성물을 성형함으로써, 직경 90mm, 두께 2.8mm의 원반형 성형품 1을 얻었다. 다음으로, 얻어진 원반형 성형품 1을 인서트로 하고, 저압 트랜스퍼 성형기(코타키 세이키사제, KTS-30)를 이용하여, 금형 온도 175℃, 주입 압력 8.3MPa, 경화 시간 2분의 조건으로, 제2 열경화성 수지 조성물을 성형함으로써, 직경 100mm, 두께 3mm의 원반형 성형품 2를 얻었다. 이어서, 얻어진 원반형 성형품 2를 175℃, 4시간의 조건으로 후경화(포스트 큐어)하여 시험편을 얻었다.
비교예 1의 반도체 장치가 구비하는 봉지재의 150℃에 있어서의 부피 저항률을 측정하기 위하여 이용하는 시험편은, 이하의 방법으로 제작했다. 구체적으로는, 실시예 1~6의 시험편과 동일한 사이즈의 시험편을, 저압 트랜스퍼 성형기(코타키 세이키사제, KTS-30)를 이용하여, 금형 온도 175℃, 주입 압력 8.3MPa, 경화 시간 2분의 조건으로, 제1 열경화성 수지 조성물을 이용하여 성형한 후, 175℃, 4시간의 조건으로 후경화(포스트 큐어)함으로써 얻었다.
비교예 2의 반도체 장치가 구비하는 봉지재의 전자파 차폐성을 평가하기 위하여 이용하는 시험편은, 이하의 방법으로 제작했다. 구체적으로는, 실시예 1~6의 시험편과 동일한 사이즈의 시험편을, 저압 트랜스퍼 성형기(코타키 세이키사제, KTS-30)를 이용하여, 금형 온도 175℃, 주입 압력 8.3MPa, 경화 시간 2분의 조건으로, 제2 열경화성 수지 조성물을 이용하여 형성한 후, 175℃, 4시간의 조건으로 후경화(포스트 큐어)함으로써 얻었다.
이어서, 얻어진 시험편에, 카본 페이스트를 이용하여, 직경 30mm의 주전극, 직경 32mm의 가드 전극, 직경 45mm의 대항 전극을 형성했다. 그 후, 150℃ 분위기하, 직류 전압 500V의 조건으로 부피 저항률을 측정했다. 단위는 Ω·cm이다.
·봉지재 간의 밀착성: 압축 성형기를 이용하여, 금형 온도 175℃, 성형 압력 8.3MPa, 경화 시간 2분의 조건으로, 제1 열경화성 수지 조성물을 성형하여, 1차 패키지(몰드 사이즈: 55mm×50mm, 수지 두께: 0.7mm, 반도체 소자 사이즈: 20mm×20mm, 반도체 소자 상의 수지 두께: 0.4mm)를 얻었다. 이어서, 얻어진 1차 패키지를 인서트로 하고, 압축 성형기를 이용하여, 금형 온도 175℃, 성형 압력 8.3MPa, 경화 시간 2분의 조건으로, 제2 열경화성 수지 조성물을 성형한 후, 175℃, 4시간의 조건으로 후경화(포스트 큐어)하여 2차 패키지(몰드 사이즈: 60mm×70mm, 수지 두께: 0.75mm)를 얻었다.
평가 결과는 하기와 같이 했다.
○: 제1 열경화성 수지 조성물의 경화물과, 제2 열경화성 수지 조성물의 경화물의 접합 계면에 박리가 발생하지 않았다.
×: 제1 열경화성 수지 조성물의 경화물과, 제2 열경화성 수지 조성물의 경화물의 접합 계면에 박리가 발생했다.
·리플로 내열성 시험 후의 반도체 장치에 있어서의 봉지재 간의 밀착성: 각 실시예, 각 비교예의 반도체 장치의 내리플로성을 평가하기 위하여, 리플로 내열성 시험 후의 봉지재 간의 밀착성을 이하의 방법으로 평가했다. 먼저, 실시예 1~6의 반도체 장치에 대하여, 30℃, 60%RH, 192시간의 조건으로 가습 처리를 실시했다. 이어서, 이러한 반도체 장치를 최대 온도 260℃의 온도 프로파일의 리플로에 3회 통과시켰다. 그 후, 얻어진 반도체 장치에 대하여, 초음파 현미경을 이용한 비파괴 초음파 탐상 검사(SAT)를 실시하여, 제1 열경화성 수지 조성물의 경화물로 이루어지는 제1 봉지재와, 제2 열경화성 수지 조성물의 경화물로 이루어지는 제2 봉지재의 접합 계면에 있어서의 박리상태를 조사했다.
평가 결과는 하기와 같이 했다.
◎: 접합 계면에 박리는 없었다(두 봉지재가 완전히 밀착되어 있었다)
○: 약간의 박리가 확인되었지만, 실용상 문제없는 정도의 레벨이었다.
상기 평가 항목에 관한 평가 결과를, 이하의 표 1에 각 성분의 배합 비율과 함께 나타낸다.
[표 1]
Figure pat00004
표 1에 나타낸 바와 같이, 제1 열경화성 수지 조성물의 경화물과 제2 열경화성 수지 조성물의 경화물로 이루어지는 각 실시예의 시험편은, 모두, 전자파 차폐 특성과 전기적 절연 특성의 밸런스가 우수한 것이었다. 또, 각 실시예의 반도체 장치는, 모두, 비교예 1 및 2의 반도체 장치와 비교하여, 전자파 차폐 특성과 전기적 절연 특성의 밸런스가 우수한 것이라고 생각된다.
이 출원은, 2016년 7월 14일에 출원된 일본 특허출원 2016-139402호를 기초로 하는 우선권을 주장하고, 그 개시의 전체를 여기에 원용한다.

Claims (15)

  1. 반도체 소자와,
    상기 반도체 소자의 표면을 덮도록 상기 반도체 소자를 봉지(封止)하고 있고, 제1 열경화성 수지 조성물의 경화체에 의하여 형성된 제1 봉지재와,
    상기 제1 봉지재의 표면을 덮도록 상기 제1 봉지재를 봉지하고 있으며, 상기 제1 열경화성 수지 조성물과는 상이한 제2 열경화성 수지 조성물의 경화체에 의하여 형성된 제2 봉지재를 구비하고,
    상기 제2 열경화성 수지 조성물이,
    에폭시 수지와,
    페놀 수지 경화제와,
    경화 촉진제와,
    도전 필러를 포함하는 에폭시 수지 조성물인, 반도체 장치.
  2. 청구항 1에 있어서,
    상기 도전 필러는, 당해 도전 필러 전체량에 대하여 탄소를 50질량% 이상 포함하는 반도체 장치.
  3. 청구항 1에 있어서,
    상기 제2 열경화성 수지 조성물의 고형분 전체량에 대한, 상기 제2 열경화성 수지 조성물 중의 상기 도전 필러의 함유량이, 35질량% 이상 65질량% 이하인 반도체 장치.
  4. 청구항 1에 있어서,
    상기 도전 필러로서, 입자형 필러 및 섬유형 필러를 포함하는 반도체 장치.
  5. 청구항 4에 있어서,
    상기 입자형 필러가 흑연이고,
    상기 섬유형 필러가 탄소 섬유인 반도체 장치.
  6. 청구항 5에 있어서,
    상기 제2 열경화성 수지 조성물 중의 상기 탄소 섬유의 함유량은, 제2 열경화성 수지 조성물의 고형분 전체량에 대하여, 10질량% 이상 50질량% 이하이고,
    상기 제2 열경화성 수지 조성물 중의 상기 흑연의 함유량은, 제2 열경화성 수지 조성물 중의 섬유의 함유량에 대하여, 20질량% 이상 150질량% 이하인 반도체 장치.
  7. 청구항 1에 있어서,
    상기 제1 봉지재의 25℃에 있어서의 선팽창 계수를 L1이라 하고, 상기 제2 봉지재의 25℃에 있어서의 선팽창 계수를 L2라 했을 때, L1-L2의 절대값이 0ppm 이상 30ppm 이하인 반도체 장치.
  8. 청구항 7에 있어서,
    상기 선팽창 계수 L1은, 상기 선팽창 계수 L2보다 작은 반도체 장치.
  9. 청구항 1에 있어서,
    상기 제1 열경화성 수지 조성물이,
    에폭시 수지와,
    경화제와,
    경화 촉진제와,
    충전재를 포함하는 반도체 장치.
  10. 청구항 1에 있어서,
    상기 제1 봉지재의 상기 표면 전체 영역이 노출되지 않도록, 상기 제1 봉지재의 상기 표면 전체 영역이 상기 제2 봉지재에 의하여 덮여 있는 반도체 장치.
  11. 청구항 1에 있어서,
    상기 반도체 소자와, 상기 제1 봉지재와, 상기 제2 봉지재를 포함하는 구조체가 기판 상에 형성되어 있는 반도체 장치.
  12. 반도체 소자의 표면을 덮도록 상기 반도체 소자를 제1 열경화성 수지 조성물의 경화체에 의하여 봉지하여 제1 봉지재를 형성하는 공정과,
    상기 제1 봉지재의 표면을 덮도록 상기 제1 봉지재를 상기 제1 열경화성 수지 조성물과는 상이한 제2 열경화성 수지 조성물의 경화체에 의하여 봉지하여 제2 봉지재를 형성하는 공정을 갖고,
    상기 제2 열경화성 수지 조성물이,
    에폭시 수지와,
    페놀 수지 경화제와,
    경화 촉진제와,
    도전 필러를 포함하는 에폭시 수지 조성물인 반도체 장치의 제조 방법.
  13. 청구항 12에 있어서,
    상기 제2 봉지재를 형성하는 공정에 이어서, 상기 제1 봉지재 및 상기 제2 봉지재를 열처리하여 후경화하는 반도체 장치의 제조 방법.
  14. 반도체 소자의 표면을 덮도록 열경화성 수지 조성물의 경화체에 의하여 형성된 제1 봉지재의 표면을 덮도록, 상기 제1 봉지재를 봉지하여 이루어지는 상기 제2 봉지재를 형성하기 위하여 이용하는 반도체 봉지용 에폭시 수지 조성물로서,
    에폭시 수지와,
    페놀 수지 경화제와,
    경화 촉진제와,
    도전 필러를 포함하는 반도체 봉지용 에폭시 수지 조성물.
  15. 청구항 1에 기재된 반도체 장치에 있어서의 상기 제1 봉지재를 형성하기 위하여 이용하는 상기 제1 열경화성 수지 조성물에 의하여 구성되는 성형 재료군과,
    청구항 1에 기재된 반도체 장치에 있어서의 상기 제2 봉지재를 형성하기 위하여 이용하는 상기 제2 열경화성 수지 조성물에 의하여 구성되는 성형 재료군으로 이루어지는 수지 세트.
KR1020170088558A 2016-07-14 2017-07-12 반도체 장치, 반도체 장치의 제조 방법, 반도체 봉지용 에폭시 수지 조성물 및 수지 세트 KR102394084B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-139402 2016-07-14
JP2016139402 2016-07-14

Publications (2)

Publication Number Publication Date
KR20180008307A true KR20180008307A (ko) 2018-01-24
KR102394084B1 KR102394084B1 (ko) 2022-05-04

Family

ID=61029060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170088558A KR102394084B1 (ko) 2016-07-14 2017-07-12 반도체 장치, 반도체 장치의 제조 방법, 반도체 봉지용 에폭시 수지 조성물 및 수지 세트

Country Status (4)

Country Link
JP (1) JP6891639B2 (ko)
KR (1) KR102394084B1 (ko)
CN (1) CN107622980B (ko)
TW (1) TWI755402B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018024832A (ja) * 2016-07-29 2018-02-15 住友ベークライト株式会社 半導体封止用エポキシ樹脂組成物および半導体装置
KR102506974B1 (ko) * 2018-07-31 2023-03-07 교세라 가부시키가이샤 플레이크 형상 밀봉용 수지 조성물, 및 반도체 장치
JP7366538B2 (ja) * 2018-12-27 2023-10-23 住友ベークライト株式会社 中空パッケージおよびその製造方法
US20220139844A1 (en) * 2019-04-05 2022-05-05 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
JP7236326B2 (ja) * 2019-05-30 2023-03-09 東洋紡株式会社 電子部品の封止体、及び電子部品の封止体の製造方法
EP3980486A1 (en) * 2019-06-05 2022-04-13 Basf Se Electromagnetic waves absorbing material
JP7476595B2 (ja) 2020-03-18 2024-05-01 富士電機株式会社 半導体装置
JP2023551315A (ja) 2020-11-30 2023-12-07 ビーエーエスエフ ソシエタス・ヨーロピア 電磁波を吸収する吸収体材料

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275741A (ja) * 1993-03-19 1994-09-30 Toppan Printing Co Ltd 半導体装置
JP2002363383A (ja) * 2001-06-12 2002-12-18 Nitto Denko Corp 半導体装置およびそれに用いる半導体封止用エポキシ樹脂組成物
US20060001158A1 (en) * 2004-06-30 2006-01-05 Matayabas James C Jr Package stress management
JP2007287937A (ja) * 2006-04-17 2007-11-01 Kyocera Chemical Corp 樹脂封止型半導体装置及びその製造方法
JP2008001757A (ja) 2006-06-20 2008-01-10 Kyocera Chemical Corp 半導体封止用樹脂組成物及び樹脂封止型半導体装置
US20120018858A1 (en) * 2010-07-21 2012-01-26 Freescale Semiconductor, Inc. Method of assembling integrated circuit device
JP2014143250A (ja) * 2013-01-22 2014-08-07 Murata Mfg Co Ltd モジュール基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040265596A1 (en) * 2003-04-28 2004-12-30 Sumitomo Bakelite Co., Ltd. Epoxy resin composition for semiconductor sealing and semiconductor device
US20070267737A1 (en) * 2006-05-17 2007-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packaged devices and methods for forming packaged devices
CN106471035B (zh) * 2014-07-02 2019-04-16 Dic株式会社 电子材料用环氧树脂组合物、其固化物及电子构件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275741A (ja) * 1993-03-19 1994-09-30 Toppan Printing Co Ltd 半導体装置
JP2002363383A (ja) * 2001-06-12 2002-12-18 Nitto Denko Corp 半導体装置およびそれに用いる半導体封止用エポキシ樹脂組成物
US20060001158A1 (en) * 2004-06-30 2006-01-05 Matayabas James C Jr Package stress management
JP2007287937A (ja) * 2006-04-17 2007-11-01 Kyocera Chemical Corp 樹脂封止型半導体装置及びその製造方法
JP2008001757A (ja) 2006-06-20 2008-01-10 Kyocera Chemical Corp 半導体封止用樹脂組成物及び樹脂封止型半導体装置
US20120018858A1 (en) * 2010-07-21 2012-01-26 Freescale Semiconductor, Inc. Method of assembling integrated circuit device
JP2014143250A (ja) * 2013-01-22 2014-08-07 Murata Mfg Co Ltd モジュール基板

Also Published As

Publication number Publication date
JP2018019067A (ja) 2018-02-01
JP6891639B2 (ja) 2021-06-18
CN107622980B (zh) 2023-02-14
TWI755402B (zh) 2022-02-21
TW201804574A (zh) 2018-02-01
CN107622980A (zh) 2018-01-23
KR102394084B1 (ko) 2022-05-04

Similar Documents

Publication Publication Date Title
KR102394084B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 봉지용 에폭시 수지 조성물 및 수지 세트
JP5315690B2 (ja) エリア実装型半導体装置及びその製造方法
WO2013136769A1 (ja) 封止用樹脂組成物およびこれを用いる電子装置
KR102490214B1 (ko) Lds용 열경화성 수지 조성물 및 반도체 장치의 제조 방법
JP7248071B2 (ja) 封止用樹脂組成物および半導体装置
JP2020090634A (ja) 封止用樹脂組成物およびパワーモジュール
JP2019026715A (ja) 一括封止用エポキシ樹脂組成物、電子装置およびその製造方法
JP2023126267A (ja) 粉体
KR102166183B1 (ko) 봉지용 수지 조성물 및 반도체 장치
JP2021187980A (ja) 難燃性樹脂組成物、ベンゾオキサジン化合物及び構造体
JP2021187868A (ja) 熱硬化性樹脂組成物、及び電子装置
JP5124930B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
KR102669548B1 (ko) 봉지용 수지 조성물 및 이것을 이용한 전자 장치
JP7176669B1 (ja) 封止用樹脂組成物およびこれを用いた電子装置
JP7476589B2 (ja) 半導体装置の製造方法
JP2023020810A (ja) 難燃性樹脂組成物および構造体
JPWO2011030516A1 (ja) 半導体装置
JP2021187981A (ja) 難燃性樹脂組成物、及び構造体
JP2021187982A (ja) 難燃性樹脂組成物、及び構造体
JP2022138253A (ja) 難燃性樹脂組成物、および構造体
JP2023019588A (ja) 熱硬化性樹脂組成物および構造体
CN116670821A (zh) 密封用树脂组合物和半导体装置
JP2021147498A (ja) 封止用樹脂組成物および電子装置
JPH05331260A (ja) 樹脂組成物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right