JPH0672243U - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0672243U
JPH0672243U JP018563U JP1856393U JPH0672243U JP H0672243 U JPH0672243 U JP H0672243U JP 018563 U JP018563 U JP 018563U JP 1856393 U JP1856393 U JP 1856393U JP H0672243 U JPH0672243 U JP H0672243U
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
semiconductor
island
conductive filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP018563U
Other languages
English (en)
Inventor
秀克 関根
健人 塚本
俊雄 大房
達広 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP018563U priority Critical patent/JPH0672243U/ja
Publication of JPH0672243U publication Critical patent/JPH0672243U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体装置に高い放熱性を付与できるように
する。更に、外部からの電磁波ノイズによる半導体装置
の誤動作を防止するとともに、半導体装置が他の半導体
装置に対して電磁波障害の源となることを防止できるよ
うにする。 【構成】 アイランド１上に半導体素子２を配設し、更
に樹脂封止することにより得られる半導体装置に対し、
封止樹脂６中に導電性フィラー７を含有させる。導電性
フィラー７としては、例えばカーボンブラック、グラフ
ァイト、金属繊維、金属粒子などの導電粒子を使用する
ことができ、これらは絶縁性樹脂でコートすることが好
ましい。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
この考案は、ＬＳＩやＶＬＳＩなどの半導体素子を実装した半導体装置に関す る。より詳しくは、放熱性に優れた半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体装置においては、その断面から見た場合、図３に示すように、ア イランド１上に半導体素子２を銀ペーストなどの接着剤により接着し、半導体素 子２の電極パッド３とリード４のインナーリード４ａとをワイヤーボンディング 法により金などのワイヤー５で接続し、リード４のアウターリード４ｂ部以外を エポキシ系樹脂などの絶縁性樹脂で封止樹脂層６を形成して封止することが行わ れている。この場合、半導体素子２が作動して発した熱の多くは、アイランド２ に伝導し、アイランド２の吊りリード（図示せず）から外部へと放熱され、半導 体装置の温度上昇を抑制している。
【０００３】
【考案が解決しようとする課題】
しかしながら、従来の半導体装置においては、半導体装置の集積度が高まるに つれてその消費電力が増大して半導体装置の発熱量が増大し、その結果、アイラ ンドに接続されている吊りリードにより外部へ放熱しても半導体装置の温度上昇 を十分に抑制することができないという問題があった。
【０００４】 また、従来の半導体装置においては、以下に説明するように、電磁波ノイズに 対して無防備であり、従って電磁波ノイズによる誤動作が発生するという問題や 、半導体装置自体が、それ外部の半導体装置等に影響を及ぼすような電磁波ノイ ズの発生源、即ち電磁障害の源となるという問題もあった。
【０００５】 即ち、一般に半導体装置の集積度が高まるにつれ、その処理能力が向上して処 理速度が高まるが、それと相反するように信号レベルが小さくなり、また信号電 流も小さくなり、従って、半導体装置が種々のノイズの影響を受け易くなるとい う傾向がある。特に、外部から半導体装置に侵入する電磁波ノイズのレベルが、 半導体装置の制御信号レベルに近接したものになると、場合により半導体装置の 誤動作を生じるからである。また、半導体素子に組み込まれる素子の中には発振 機能を有するものがあるためである。
【０００６】 この考案は、以上のような従来技術の問題点を解決しようとするものであり、 半導体装置に高い放熱性を実現することを第１の目的とし、更に、外部からの電 磁波ノイズによる半導体装置の誤動作を防止するとともに、半導体装置がその外 部に対する電磁波障害の源となることを防止できるようにすることを第２の目的 とする。
【０００７】
【課題を解決するための手段】
この考案者らは、半導体装置の封止樹脂中に導電性フィラーを含有させること により上述の第１及び第２の目的が達成できることを見出し、この考案を完成さ せるに至った。
【０００８】 即ち、この考案は、アイランド上に配設された半導体素子が樹脂封止されてな る半導体装置において、封止樹脂が導電性フィラーを含有することを特徴とする 半導体装置を提供する。
【０００９】 なお、この考案において、封止樹脂中に導電性フィラーを含有させること以外 の考案の構成は、従来と同様とすることができる。
【００１０】 以下、この考案を図面に基づいて詳細に説明する。なお、図において同じ番号 は同じ又は同等の構成要素を示している。
【００１１】 図１は、この考案の好ましい態様の半導体装置の断面図である。同図にあるよ うに、この考案の半導体装置は、アイランド１に半導体素子２が接着剤で固定さ れ、その周囲に半導体装置の外部端子となるリード４が配され、そのインナーリ ード４ａと半導体素子２の電極パッド３とがワイヤー５で接続され、これらが絶 縁性樹脂と導電性フィラー７とからなる封止樹脂層６により封止され、アウター リード４ｂが封止樹脂層６から露出している構造を有する。
【００１２】 この考案においては、封止樹脂層６に導電性フィラー７が含まれていることを 特徴とする。このような導電性フィラー７としては、例えばカーボンブラック、 グラファイト、金属繊維、金属粒子などの導電粒子を使用することができ、これ らは絶縁性樹脂でコートすることが好ましい。このような、導電性フィラーは封 止樹脂に比べ高い熱伝導性を有する。従って、半導体装置の放熱特性を向上させ ることができる。
【００１３】 また、導電性フィラー７の封止樹脂中における含有量が増大すると電磁波シー ルド効果が高まるので、半導体装置が外部からの電磁波ノイズの影響を受けるこ とを防止できるようになり、また、半導体装置が外部に対する電磁波障害の源と なることを防止できるようになる。
【００１４】 なお、導電性フィラー７の種類、大きさや含有量、更にその分散状態などは特 に限定されず、半導体装置に短絡現象を発生させない範囲で適宜選択決定するこ とができる。
【００１５】 なお、この考案においては、半導体装置に短絡現象をより確実に発生させない ようにするため、封止樹脂層６に接触するリード４の部分や半導体素子２、ワイ ヤー５などを予めポリイミド樹脂などの一般的な絶縁性樹脂などにより被覆して おくことが好ましい。
【００１６】 この考案の半導体装置は常法により製造することができる。例えば、図１に示 した半導体装置は以下に説明するように製造することができる。
【００１７】 即ち、まず図２（ａ）に示すように、一般的な銅や４２アロイなどのリードフ レーム８を用意し、そのインナーリード４ａに銀メッキを施す。この際、その銀 メッキ層９、アウターリード４ｂ及びアイランド１以外に電着法によりポリイミ ド層１０を形成しておくことが好ましい。
【００１８】 次に、このようなリードフーム８のアイランド１に銀ペーストなどの接着剤に より半導体素子２を固定し、インナーリード４ａの銀メッキ層９と半導体素子２ の電極パッド３とをワイヤーボンディングにより金などのワイヤー５で接続する （図２（ｂ））。
【００１９】 次に、導電性粒子を含有する熱硬化型樹脂を用いて射出成形法により図２（ｃ ）に示すように樹脂封止のための封止樹脂層６を形成する。
【００２０】 この後は、リードフレームの枠を除去することにより半導体装置を製造するこ とができる。
【００２１】 なお、アイランド上に一つの半導体素子を直接に搭載する例を説明したが、こ の考案はそれに限らず、プリント基板に複数の半導体素子を搭載し、そのプリン ト基板をアイランドに固定するマルチチップモジュールの半導体装置に適用する ことができ、その場合には特に放熱性の点で有利となる。
【００２２】
【作用】
この考案の半導体装置においては、封止樹脂中に導電性フィラーを含有させる ので、半導体素子の放熱性を向上させることが可能となる。更に、導電性フィラ ーの含有量を増加させることにより、半導体装置に対する外部からの電磁波ノイ ズの影響を低減させることが可能となる。同時に、外部に対して電磁波障害の源 となることを防止することが可能となる。
【００２３】
【実施例】 以下、この考案を実施例により更に詳細に説明する。
【００２４】 実施例１ 図２（ａ）に示すような銅のリードフレーム（厚さ０．１５ｍｍ、インナーリ ードピン０．２００ｍｍ、２５６ピン）のインナーリードの片面に、電気メッキ 法により厚さ約６μｍの銀層を形成した。この際、銀層が形成される部分、アウ ターリード及びアイランドとを除いたリードフレーム上に電着法によりポリイミ ド層を形成しておいた。
【００２５】 次にこのリードフレームのアイランド上に銀ペースト（ＣＲＭ−１０３５、住 友ベークライト株式会社製）により半導体素子を搭載し、更にワイヤーボンディ ング法により、インナーリードの銀層と半導体素子の電極パッドとを金ワイヤー で接続した。
【００２６】 次いで、アウターリードを治具によりマスクし、封止用熱硬化型エポキシ樹脂 （ＥＭＥ−６３００、住友ベークライト株式会社製）にポリイミド樹脂被覆ニッ ケル粒子含有させた組成物をを用い、射出成形法により図２（ｃ）に示すように 樹脂封止を行い、更にリードフレームの枠を除去することにより図１に示すよう な半導体装置を製造した。得られた半導体装置は放熱性に優れていた。また、外 部からの電磁波ノイズの影響を受けにくく、また外部へ電磁波障害を及ぼしにく いものであった。
【００２７】
【考案の効果】
この考案によれば、半導体装置に高い放熱性を実現することができる。更に、 外部からの電磁波ノイズによる半導体装置の誤動作を防止できるとともに、半導 体装置がその外部に対して電磁波障害の源となることを防止することができる。
【図面の簡単な説明】
【図１】図１は、この考案の半導体装置の断面図であ
る。
【図２】図２は、この考案の半導体装置の製造工程図で
ある。
【図３】図３は、従来の半導体装置の断面図である。
【符号の説明】 １ アイランド ２ 半導体素子 ３ 電極パッド ４ リード ４ａ インナーリード ４ｂ アウターリード ５ ワイヤー ６ 封止樹脂層 ７ 導電性フィラー ８ リードフレーム
───────────────────────────────────────────────────── フロントページの続き (72)考案者 岡野 達広 東京都台東区台東一丁目５番１号 凸版印 刷株式会社内

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 アイランド上に配設された半導体素子が
    樹脂封止されてなる半導体装置において、封止樹脂が導
    電性フィラーを含有することを特徴とする半導体装置。
JP018563U 1993-03-20 1993-03-20 半導体装置 Pending JPH0672243U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP018563U JPH0672243U (ja) 1993-03-20 1993-03-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP018563U JPH0672243U (ja) 1993-03-20 1993-03-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH0672243U true JPH0672243U (ja) 1994-10-07

Family

ID=11975092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP018563U Pending JPH0672243U (ja) 1993-03-20 1993-03-20 半導体装置

Country Status (1)

Country Link
JP (1) JPH0672243U (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217358A (ja) * 2001-01-12 2002-08-02 Kyocera Corp 半導体装置
JP2016532309A (ja) * 2013-10-15 2016-10-13 インテル・コーポレーション 磁気遮蔽集積回路パッケージ
JP2020068352A (ja) * 2018-10-26 2020-04-30 日立化成株式会社 電子部品装置、封止材及び電子部品装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217358A (ja) * 2001-01-12 2002-08-02 Kyocera Corp 半導体装置
JP2016532309A (ja) * 2013-10-15 2016-10-13 インテル・コーポレーション 磁気遮蔽集積回路パッケージ
JP2020068352A (ja) * 2018-10-26 2020-04-30 日立化成株式会社 電子部品装置、封止材及び電子部品装置の製造方法

Similar Documents

Publication Publication Date Title
US5854512A (en) High density leaded ball-grid array package
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
JP3134815B2 (ja) 半導体装置
US5851337A (en) Method of connecting TEHS on PBGA and modified connecting structure
US3885304A (en) Electric circuit arrangement and method of making the same
JPH06275741A (ja) 半導体装置
JP2814955B2 (ja) Ｂｇａ型半導体装置
JPH09246427A (ja) 表面実装型半導体装置の製造方法および表面実装型半導体装置
JPH0672243U (ja) 半導体装置
JPH05175407A (ja) 半導体搭載基板
JP2651608B2 (ja) 電子部品搭載用基板
JPH11145322A (ja) 半導体装置
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JP3065288B2 (ja) 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法
JPS63244631A (ja) 混成集積回路装置の製造方法
JP3576228B2 (ja) 表面実装型半導体装置
JP3582111B2 (ja) プリント配線板の製造方法
JP2001267452A (ja) 半導体装置
JPH03120851A (ja) 半導体搭載用基板
JPH03104141A (ja) 半導体装置
JP2676107B2 (ja) 電子部品搭載用基板
JP3003653B2 (ja) ボールグリッドアレイ型半導体装置
JPH08255868A (ja) 半導体装置およびその製造方法
JPS6193654A (ja) 樹脂封止型半導体装置
JPH1056122A (ja) 表面実装型半導体装置の製造方法および表面実装型半導体装置、およびそれに用いられるリードフレーム部材