JP2010123711A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010123711A
JP2010123711A JP2008295243A JP2008295243A JP2010123711A JP 2010123711 A JP2010123711 A JP 2010123711A JP 2008295243 A JP2008295243 A JP 2008295243A JP 2008295243 A JP2008295243 A JP 2008295243A JP 2010123711 A JP2010123711 A JP 2010123711A
Authority
JP
Japan
Prior art keywords
metal layer
resin
semiconductor device
semiconductor chip
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008295243A
Other languages
English (en)
Other versions
JP5352856B2 (ja
Inventor
Kazuhiro Tada
和弘 多田
Seiki Hiramatsu
星紀 平松
Takashi Nishimura
隆 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008295243A priority Critical patent/JP5352856B2/ja
Publication of JP2010123711A publication Critical patent/JP2010123711A/ja
Application granted granted Critical
Publication of JP5352856B2 publication Critical patent/JP5352856B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】特性を向上することのできる半導体装置およびその製造方法を提供する。
【解決手段】パワーモジュール１０は、上面１ａおよび２ａを有するパワー半導体チップ１および２と、パワー半導体チップ１および２の少なくとも上面１ａおよび２ａを覆う封止樹脂４と、上面１ａおよび２ａ側であって、かつ封止樹脂４の外表面に形成された金属層３とを備えている。金属層３は銅またはアルミニウムよりなることが好ましい。
【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関し、より特定的には、ＳｉＣ（炭化シリコン）を用いたパワー半導体チップを搭載したパワーモジュールおよびその製造方法に関する。
パワー半導体素子は、電源（電力）の制御や供給を行う半導体素子であり、通常の半導体素子に比べて高耐圧化、大電流化、高速・高周波化されている。パワーモジュールは、パワー半導体素子を含むパワー半導体チップを基板に搭載し、パワー半導体チップを樹脂にて封止した構造を有している。パワーモジュールにおいては、電気的な絶縁を確保しながら、パワー半導体チップから発生する熱を効率よく放熱させることが重要である。
従来のパワーモジュールは、基板上にパワー半導体素子を搭載したものを熱可塑性樹脂からなる枠ケースに固定し、シリコーンゲルにてパワー半導体素子を封止することにより製造されていた。基板としては、回路配線の形成されたセラミック基板や、金属基板（高熱伝導性の無機充填材を含有した樹脂層を金属板上に形成し、この樹脂層上に回路配線を形成したもの）が用いられていた。
たとえば特開２００６−２０６７２１号公報（特許文献１）には、シリコーン系樹脂の封止材料にてパワー半導体素子を封止する技術が開示されている。この技術では、封止材料として、シロキサン（Ｓｉ−Ｏ−Ｓｉ結合体）による橋かけ構造を有する１種以上の有機珪素ポリマーＡと、シロキサンによる線状連結構造を有する１種以上の有機珪素ポリマーＢとをシロキサン結合により連結させて有機珪素ポリマーＣを得ている。そして、有機珪素ポリマーＣ同士を、付加反応により生成される共有結合で連結させて三次元の立体構造に形成している。この技術では、シリコーン系樹脂の封止材料自体を高耐熱化している。
また、上記従来のパワーモジュールとは別に、エポキシ系樹脂を封止材料として用いたトランスファモールド構造のパワーモジュールも存在している。このパワーモジュールは、パワー半導体チップを接続したリードフレームを金型にセットし、溶融した樹脂に圧力をかけて金型内に流し込み、樹脂を熱硬化させることにより製造される。トランスファモールド構造のパワーモジュールは生産性に優れているため、シリコーン系樹脂の封止材料を用いた場合に比べて製造コストを抑えることができる。また、エポキシ系樹脂はシリコーン系樹脂に比べて弾性率が高いため、ヒートサイクル性やパワーサイクル性などの信頼性を向上することができる。
特開２００６−２０６７２１号公報
ＳｉＣはＳｉ（シリコン）に比べて優れた電気的特性を有しているため、パワー半導体チップの材質は、将来的にＳｉからＳｉＣへ置き換わることが想定されている。ＳｉＣよりなるパワー半導体チップは、Ｓｉに比べて高温での動作特性が優れているため、パワー半導体チップにＳｉＣを用いた場合、パワー半導体チップの電流密度を高めることができる。パワー半導体チップに高電流密度の電流を流すと、発熱量が増大し、パワー半導体を封止する封止材料の温度が高温になる。
しかし、エポキシ系樹脂やシリコーン系樹脂の封止材料の耐熱性は十分ではなく、その結果、パワーモジュールの特性を向上することができないという問題があった。封止材料の耐熱性に起因して特性を向上することができないという問題は、ＳｉＣを用いたパワーモジュールのみならず、半導体装置全般において存在していた。
従って、本発明の目的は、特性を向上することのできる半導体装置およびその製造方法を提供することである。
本発明の半導体装置は、一の主面を有する半導体チップと、半導体チップの少なくとも一の主面を覆う絶縁層と、一の主面側であって、かつ絶縁層の外表面に形成された金属層とを備えている。
本発明の半導体装置の製造方法は、半導体チップの一の主面を被覆する絶縁層を形成する工程と、半導体チップの一の主面側であって、かつ絶縁層の外表面に金属層を形成する工程とを備えている。
本発明の半導体装置およびその製造方法によれば、半導体装置の特性を向上することができる。
以下、本発明の実施の形態について、図面に基づいて説明する。
（実施の形態１）
図１および図２は、本発明の実施の形態１における半導体装置の構成を示す図である。図１は平面図、図２は図１のＩＩ−ＩＩ線に沿った断面図である。図１および図２を参照して、本実施の形態における半導体装置としてのパワーモジュール１０は、半導体チップとしてのパワー半導体チップ１および２と、金属層３と、絶縁層としての封止樹脂４と、放熱部材であるヒートスプレッダ５、絶縁シート６、および金属層７と、端子としてのフレーム８と、導線としてのワイヤ９とを備えている。パワー半導体チップ１および２、金属層３、ヒートスプレッダ５、絶縁シート６、金属層７、フレーム８、およびワイヤ９の各々は、封止樹脂４の内部に埋め込まれている。
パワー半導体チップ１および２の各々は略直方体の形状を有しており、上面１ａおよび２ａと、下面１ｂおよび２ｂとを有している。上面１ａおよび２ａの各々と、下面１ｂおよび２ｂの各々とは互いに平行に対向している。上面１ａおよび２ａは封止樹脂４によって覆われている。パワー半導体チップ１および２の上面１ａおよび２ａ側、すなわち図２中に示す点線Ａよりも上側には金属層３が形成されている。金属層３は封止樹脂４の外表面に形成されており、外気と接触している。金属層３は平面的に見て上面１ａおよび２ａを覆っており、かつ金属層３の下面３ａは封止樹脂４を挟んで上面１ａおよび２ａと対向している。金属層３とパワー半導体チップ１および２の各々とは、封止樹脂４によって互いに絶縁されている。金属層３は、パワー半導体チップ１および２とほぼ平行に形成されている。
金属層３は、たとえば矩形の平面形状を有しており、金属層３の面積Ｓ３は、パワー半導体チップ１および２の上面１ａおよび２ａの各々の面積よりも大きく、かつパワーモジュール１０（封止材料４）の上面の面積Ｓ１０よりも小さい。金属層３は、たとえば銅またはアルミニウムよりなっている。また、金属層３の厚さＤ３は、たとえば、外気に含まれる酸素を遮断することができる程度の厚みを有している。金属層３の厚さＤ３は、剛性およびコストとの関係を考慮すると、たとえば０．０５ｍｍ以上０．１５ｍｍ以下である。封止樹脂４はたとえばエポキシ樹脂などの樹脂よりなっている。
パワー半導体チップ１および２の側部にはフレーム８が配置されている。パワー半導体チップ１と、パワー半導体チップ２と、フレーム８との各々は、複数のワイヤ９によって電気的に接続されている。ワイヤ９の各々は、パワー半導体チップ１および２の上面１ａおよび２ａに接続されている。フレーム８の一端は封止樹脂４から外部へ突出しており、パワーモジュール１０と他の部材との電気的接続のための端子となっている。フレーム８は、電気伝導性の高い材料よりなっており、たとえば銅よりなっている。ワイヤ９はたとえばアルミニウムよりなっている。
パワー半導体チップ１および２の下面１ｂおよび２ｂ側にはヒートスプレッダ５、絶縁シート６、および金属層７が配置されている。ヒートスプレッダ５はパワー半導体チップ１および２の下面１ｂおよび２ｂに接触している。パワー半導体チップ１および２、およびフレーム８の一部は、はんだなどの接合剤を用いてヒートスプレッダ５に接合されている。ヒートスプレッダ５の下には絶縁シート６が配置されており、絶縁シート６の下には金属層７が配置されている。金属層７は封止樹脂４の外表面に露出している。ヒートスプレッダ５と金属層７とは絶縁シート６によって絶縁されている。パワー半導体チップ１および２で発生した熱は、ヒートスプレッダ５を介して図２中横方向に伝達され、絶縁シート６および金属層７を介して外気へ放出される。ヒートスプレッダ５、絶縁シート６、および金属層７の各々は、たとえば矩形状を有している。ヒートスプレッダ５および金属層７は、電気伝導性および熱伝導率の高い材料よりなっており、たとえば銅またはアルミニウムなどの金属よりなっている。金属層３と金属層７とは同一の材料よりなっていてもよいし、互いに異なる材料よりなっていてもよい。絶縁シート６は、ヒートスプレッダ５との接着性を確保する観点から、エポキシ樹脂に高熱伝導性の無機充填材を添加することによって得られた材料よりなることが好ましい。
なお、本実施の形態においては、パワーモジュールが２個のパワー半導体チップを備えている場合について示したが、本発明の半導体装置においては、少なくとも１個の半導体チップを備えていればよい。また、金属層は、少なくとも半導体チップの一の主面側であって、かつ被覆層の外表面に形成されていればよく、その位置および形状は任意である。また、絶縁層の材料としては、成形性の観点から上述のように樹脂が適しているが、樹脂に限られるものではなく、任意である。さらに、放熱部材として他の形態のものが用いられてもよい。
続いて、本実施の形態におけるパワーモジュール１０の製造方法について、図３〜図６を用いて説明する。
図３を参照して、始めに、はんだを用いてパワー半導体チップ１および２をヒートスプレッダ５上に接合する。同様に、はんだを用いてフレーム８をヒートスプレッダ５上に接合する。
図４を参照して、次に、ワイヤボンディングを行なう。具体的には、パワー半導体チップ１と、パワー半導体チップ２と、フレーム８とをワイヤ９にて電気的に接続する。
次に、図５および図６に示す方法で、半導体チップの一の主面を被覆する絶縁層を形成し、半導体チップの一の主面であって、かつ絶縁層の外表面に金属層を形成する。具体的には、図５に示すように、金型３０および３１を有するトランスファ成形機を準備する。そして、図４に示す工程で得られた構造を金型３０および３１内に配置する。次に、金型３０におけるパワー半導体チップ１および２の上面１ａおよび２ａと対向する位置に金属層３を配置する。金属層３はたとえば金型３０の表面に吸着させるなどの方法により金型３０の表面に配置される。同様に、金型３１におけるパワー半導体チップ１および２の下面１ｂおよび２ｂと対向する位置に半硬化状態の絶縁シート６および金属層７を配置する。このとき、金属層７は金型３１上に配置され、絶縁シート６は金属層７上に配置される。半硬化状態の絶縁シート６は、封止樹脂４が硬化するのと同じように反応する。したがって、トランスファ成形後は、硬化状態である。
続いて、図６に示すように、金型３０を降下させることにより金型３０と金型３１と噛み合わせる。これによって、金型３０および３１によって空間３４が形成され、図４に示す工程で得られた構造が空間３４の内部に配置される。続いて、空間３４と連通する通路に液体の樹脂３３を流し込み、ピストン３２により樹脂３３に圧力を加える。樹脂３３はたとえばシリカ等の絶縁性の無機充填材が充填されたエポキシ樹脂である。その結果、空間３４内に液体の樹脂３３が充填される。次に、金型３０および３１を加熱することに樹脂３３を硬化させる。樹脂３３は硬化して封止樹脂４（図２）となる。その結果、パワー半導体チップ１および２が封止樹脂４によって封止され、封止樹脂４の外表面に金属層３が形成される。その後、金型３０および３１から封止樹脂４が形成されたパワー半導体チップ１および２を取り出し、図１および図２に示すパワーモジュール１０が完成する。
なお、本実施の形態においては、トランスファ成形機を用いて絶縁層および金属層を形成する方法について示したが、絶縁層は少なくとも半導体チップの一の主面を被覆するように形成されればよく、その形成方法は任意である。一方で、特にトランスファモールド法を用いて半導体チップを封止することにより、半導体装置の量産性を向上し、コストの低減を図ることができる。また、金属層は半導体装置の一の主面側であって、かつ絶縁層の外表面に形成されればよく、その形成方法は任意である。また、金型内に金属層を配置する方法を採用する場合、金型内に金属層を配置する工程は少なくとも樹脂を充填する工程の前に行なわれればよく、金型内に金属層を配置する工程と半導体チップを金型内に配置する工程とはどちらが先に行われてもよい。
次に、本実施の形態におけるパワーモジュール１０およびその製造方法の効果について説明する。
パワー半導体チップ１および２の上面１ａおよび２ａ側では、パワー半導体チップ１および２で発生した熱は封止樹脂４に伝達され、その結果、上面１ａおよび２ａ側の封止樹脂４は高温になる。本実施の形態のパワーモジュール１０およびその製造方法によれば、上面１ａおよび２ａ側に存在する封止樹脂４が金属層３によって外気から遮断されているので、外気に含まれる酸素によって封止樹脂４が劣化することが抑止され、パワーモジュール１０の特性を向上することができる。
ここで、パワー半導体チップを外気から保護するために形成される絶縁層は、高温になった場合に、外気に含まれる酸素と反応して劣化が生じやすい。たとえば、絶縁層がエポキシ樹脂よりなる場合、高温下での酸素がラジカルとなって３次元架橋したエポキシ樹脂を攻撃する。その結果、エポキシ樹脂が分解され、低分子の状態で揮発する。また、絶縁層がシリコーン樹脂よりなる場合、シリコーン樹脂のシロキサン構造が酸素により変化し、その結果シリコーン樹脂が固化したり液化したりする。したがって、外気に含まれる酸素から絶縁層を遮断することによって、酸素と絶縁層との反応が抑制される。
特に、ワイヤ９がパワー半導体チップ１および２の上面１ａおよび２ａに接続されている場合には、上面１ａおよび２ａに放熱部材を配置することが困難となり、上面１ａおよび２ａ側の封止樹脂４が高温となる。このような場合に、金属層３によって上面１ａおよび２ａ側の封止樹脂４の劣化を効果的に抑制することができる。
また、金属層３として銅およびアルミニウムを用いることで、金属層３からの放熱が促進され、パワーモジュール１０の放熱特性を向上することができる。
また、エポキシ樹脂は、機械的強度が高く、液体の状態での流動性が良好であるため、封止樹脂４として適している。
また、放熱部材（ヒートスプレッダ５、絶縁シート６、および金属層７）がパワー半導体チップ１および２の下面１ｂおよび２ｂと接触し、かつ一部が封止樹脂の外表面に露出しているので、下面１ｂおよび２ｂ側からの放熱を促進することができる。
また、パワー半導体チップ１および２を金型３０および３１の内部に配置し、金型３０および３１の内部に液体の樹脂３３を充填し、充填した樹脂３３を硬化させることにより封止樹脂４を形成している。これにより、均一な形状の封止樹脂４を連続的に形成することができ、パワーモジュール１０の製造が容易になる。
さらに、樹脂３３を充填する前に、パワー半導体チップ１および２の上面１ａおよび２ａと対向する位置の金型３０に金属層３を配置しておくことで、樹脂３３の硬化とともに所望の位置に金属層３が形成されるので、金属層３の形成が容易になる。
（実施の形態２）
図７は、本発明の実施の形態２における半導体装置の構成を示す断面図である。図７を参照して、本実施の形態におけるパワーモジュール１０は、金属層３が封止樹脂４の外部に形成されている点で、実施の形態１におけるパワーモジュールの構成とは異なっている。
本実施の形態のパワーモジュール１０は、金属層３を形成せずに封止樹脂４を形成した後で、封止樹脂４の外表面に金属層３を接着することにより製造される。また、接着する代わりに、スパッタリング法などの蒸着法を用いて金属層３を形成してもよい。図５を参照して、実施の形態１と同様なトランスファ成形機を用いて封止樹脂４を形成する場合には、金型３０に金属層３を配置せずに樹脂３３を充填し、樹脂３３を硬化した後で金属層３を形成する。
本実施例においては、本発明例１〜８および比較例１のパワーモジュールを製造し、それぞれのパワーモジュールについて高温バイアス試験を行なった。各パワーモジュールは以下の方法で製造した。
本発明例１：実施の形態１に記載の製造方法を用いて製造した。具体的には、パワー半導体チップ１として、１５ｍｍ×１５ｍｍ（＝図１中縦方向の長さ×図１中横方向の長さ）のサイズのＩＧＢＴ（Insulated Gate Bipolar Transistor）のチップを使用し、パワー半導体チップ２として、１５ｍｍ×１０ｍｍのサイズのダイオードのチップを使用した。２０ｍｍ×３０ｍｍ×３ｍｍ（＝図１中縦方向の長さ×図１中横方向の長さ×図２中縦方向の長さ（厚み）、以下同様）のサイズの銅よりなるヒートスプレッダ５を使用し、銅よりなるフレーム８を使用した。ヒートスプレッダ５とパワー半導体チップ１および２の各々とは、はんだを用いて接合した。同様に、ヒートスプレッダ５とフレーム８とは、はんだを用いて接合した。また、アルミニウムよりなるワイヤ９を使用し、金属層３および７として、２５ｍｍ×３５ｍｍ×０．１ｍｍのサイズの銅箔を使用した。さらに、封止樹脂として、封止樹脂４として、ガラス転移温度２００℃、ガラス転移温度以下の熱膨張係数１４×１０-6／Ｋの特性を有する樹脂を使用し、絶縁シート６として、エポキシ樹脂に高熱伝導性無機充填材を添加した半硬化状態の材料を使用した。得られたパワーモジュールは、３０ｍｍ×４０ｍｍ×８ｍｍのサイズであった。
本発明例２：金属層３として、２５ｍｍ×３５ｍｍ×０．１ｍｍのサイズのアルミニウム箔を使用した以外は、本発明例１と同様の構成を有するパワーモジュールを製造した。
本発明例３：金属層３として、２５ｍｍ×３５ｍｍ×０．０５ｍｍのサイズの銅箔を使用した以外は、本発明例１と同様の構成を有するパワーモジュールを製造した。
本発明例４：金属層３として、２５ｍｍ×３５ｍｍ×０．１５ｍｍのサイズの銅箔を使用した以外は、本発明例１と同様の構成を有するパワーモジュールを製造した。
本発明例５：実施の形態２に記載の製造方法を用いて製造した。具体的には、金属層３を金型に配置せずに封止樹脂４を形成し、その後、２５ｍｍ×３５ｍｍ×０．１５ｍｍのサイズの銅箔よりなる金属層３を封止樹脂４に接着した。
本発明例６：実施の形態２に記載の製造方法を用いて製造した。具体的には、金属層３を金型に配置せずに封止樹脂４を形成し、その後、スパッタリング法を用いて、２５ｍｍ×３５ｍｍ×約１μｍのサイズの銅をよりなる金属層３を封止樹脂４上に蒸着した。
本発明例７：金属層３として、２５ｍｍ×３５ｍｍ×約１μｍのサイズのアルミニウムを蒸着した以外は、本発明例６と同様の構成を有するパワーモジュールを製造した。
本発明例８：金属層３として、２５ｍｍ×３５ｍｍ×約１μｍのサイズのクロムを蒸着した以外は、本発明例６と同様の構成を有するパワーモジュールを製造した。
比較例１：図８および図９に示すような、金属層３の無いパワーモジュール１１０を製造した。このパワーモジュール１１０は、金属層３が無い以外は本発明例１のパワーモジュールと同様の構成を有している。
続いて、本発明例１〜８および比較例１のパワーモジュールの各々について高温バイアス試験を行なった。具体的には、１７５℃および２００℃の温度の下で２０００時間、パワー半導体チップに８００Ｖの直流電圧を印加して、パワーモジュールの動作を評価した。この結果を表１に示す。
Figure 2010123711
表１を参照して、本発明例１〜８のパワーモジュールにおいては、試験終了後に封止樹脂の表面に変色が発生していたが、パワーモジュールとして正常に動作していた。一方、比較例１のパワーモジュールにおいては、２００℃の温度の下では、約１５００時間経過時に電流値が上昇する異常が発生し、２０００時間の試験を継続することができなかった。また、試験終了後には封止樹脂全体が変色していた。以上の結果から、本発明によれば、半導体装置の特性を向上することができる。
以上に開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態および実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
ＳｉＣからなるパワー半導体チップを使用することを想定したトランスファモールド型パワーモジュールおよびその製造方法に特に利用可能である。
本発明の実施の形態１における半導体装置の構成を示す平面図である。 図１のＩＩ−ＩＩ線に沿った断面図である。 本発明の実施の形態１における半導体装置の製造方法の第１工程を示す断面図である。 本発明の実施の形態１における半導体装置の製造方法の第２工程を示す断面図である。 本発明の実施の形態１における半導体装置の製造方法の第３工程を示す断面図である。 本発明の実施の形態１における半導体装置の製造方法の第４工程を示す断面図である。 本発明の実施の形態２における半導体装置の構成を示す断面図である。 本発明の実施例１における比較例１の半導体装置の構成を示す平面図である。 図８のＩＸ−ＩＸ線に沿った断面図である。
符号の説明
１，２ パワー半導体チップ、１ａ，２ａ パワー半導体チップ上面、１ｂ，２ｂ パワー半導体チップ下面、３，７ 金属層、３ａ 金属層下面、４ 封止樹脂、５ ヒートスプレッダ、６ 絶縁シート、８ フレーム、９ ワイヤ、１０，１１０ パワーモジュール、３０，３１ 金型、３２ ピストン、３３ 樹脂、３４ 空間。

Claims (10)

  1. 一の主面を有する半導体チップと、
    前記半導体チップの少なくとも前記一の主面を覆う絶縁層と、
    前記一の主面側であって、かつ前記絶縁層の外表面に形成された金属層とを備えた、半導体装置。
  2. 前記絶縁層は、前記半導体チップが配置された金型内に液体の樹脂を充填し、充填した前記樹脂を硬化させることにより形成される、請求項１に記載の半導体装置。
  3. 前記金属層は銅またはアルミニウムよりなる、請求項１または２に記載の半導体装置。
  4. 前記絶縁層は樹脂よりなる、請求項１〜３のいずれかに記載の半導体装置。
  5. 前記金属層と前記半導体チップとは互いに絶縁されている、請求項１〜４のいずれかに記載の半導体装置。
  6. 前記金属層は前記絶縁層に埋め込まれている、請求項１〜５のいずれかに記載の半導体装置。
  7. 半導体チップの一の主面を被覆する絶縁層を形成する工程と、
    前記一の主面側であって、かつ前記絶縁層の外表面に金属層を形成する工程とを備え、 前記絶縁層を形成する工程は、前記半導体チップを金型内に配置する工程と、前記半導体チップが配置された前記金型内に液体の樹脂を充填する工程と、充填した前記樹脂を硬化させる工程とを含む、半導体装置の製造方法。
  8. 前記金属層を形成する工程は、前記樹脂を充填する工程の前に、前記金型内における前記一の主面と対向する位置に前記金属層を配置する工程を含む、請求項７に記載の半導体装置の製造方法。
  9. 前記金属層を形成する工程は、前記絶縁層を形成する工程の後に行なわれ、かつ前記絶縁層の外表面に前記金属層を蒸着する工程を含む、請求項７に記載の半導体装置の製造方法。
  10. 前記金属層を形成する工程は、前記絶縁層を形成する工程の後に行なわれ、かつ前記絶縁層の外表面に前記金属層を接着する工程を含む、請求項７に記載の半導体装置の製造方法。
JP2008295243A 2008-11-19 2008-11-19 半導体装置 Expired - Fee Related JP5352856B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008295243A JP5352856B2 (ja) 2008-11-19 2008-11-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008295243A JP5352856B2 (ja) 2008-11-19 2008-11-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2010123711A true JP2010123711A (ja) 2010-06-03
JP5352856B2 JP5352856B2 (ja) 2013-11-27

Family

ID=42324801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008295243A Expired - Fee Related JP5352856B2 (ja) 2008-11-19 2008-11-19 半導体装置

Country Status (1)

Country Link
JP (1) JP5352856B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016606A (ja) * 2011-07-04 2013-01-24 Daikin Ind Ltd パワーモジュールの冷却構造

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49106273U (ja) * 1972-12-28 1974-09-11
JPH06275741A (ja) * 1993-03-19 1994-09-30 Toppan Printing Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49106273U (ja) * 1972-12-28 1974-09-11
JPH06275741A (ja) * 1993-03-19 1994-09-30 Toppan Printing Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016606A (ja) * 2011-07-04 2013-01-24 Daikin Ind Ltd パワーモジュールの冷却構造

Also Published As

Publication number Publication date
JP5352856B2 (ja) 2013-11-27

Similar Documents

Publication Publication Date Title
US8674492B2 (en) Power module
KR101915873B1 (ko) 전력용 반도체 장치 및 그 제조 방법
CN107863328B (zh) 使用冷却流体冷却并且包括屏蔽层的封装体
JP6115738B2 (ja) 半導体装置およびその製造方法
KR20090085256A (ko) 반도체 패키지 및 그 제조방법들
JP2016018866A (ja) パワーモジュール
US11251112B2 (en) Dual side cooling power module and manufacturing method of the same
CN108735689A (zh) 具有空间限制的导热安装体的芯片模块
JP2015046476A (ja) 電力用半導体装置およびその製造方法
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
JP6360035B2 (ja) 半導体装置
JP2010192591A (ja) 電力用半導体装置とその製造方法
JP6124810B2 (ja) パワーモジュール
JP4784150B2 (ja) 半導体装置および、半導体装置の製造方法
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP5368492B2 (ja) パワー半導体装置
JP5258825B2 (ja) パワー半導体装置及びその製造方法
JP5352856B2 (ja) 半導体装置
JP2017224689A (ja) 半導体装置
JP2008181922A (ja) 熱伝導基板、その製造方法および熱伝導基板を用いた半導体装置
JP7351102B2 (ja) 半導体装置の製造方法
JP2007027261A (ja) パワーモジュール
JP2015076441A5 (ja)
JP5680011B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130806

R150 Certificate of patent or registration of utility model

Ref document number: 5352856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees